JPH011378A

JPH011378A - 縮小画面用映像信号処理回路

Info

Publication number: JPH011378A
Application number: JP62-155547A
Authority: JP
Inventors: 依田　信治
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Filing date: 1987-06-24
Publication date: 1989-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、親画面内に縮小された子画面を画像表示す
るための映像信号９８理システムに係り、特に子画面の
垂直方向の折り返し歪みを除去するようにした縮小画面
用映像信号処理回路に関する。

（従来の技術）周知のように、画＠機器の分野にあっては、アナログ映
像信号をデジタル化データに変換して信号処理を行なう
ことにより、画質の向上及び特殊再生の多機能化等を図
ることが推進されている。

このうち、特殊再生機能の１つとして、第１の条件で選
択された映像信号で親画面を形成するとともに、第２の
条件で選択された映像信号を垂直方向に間引いて子画面
を形成し、親画面内に縮小された子画面を多重化して表
示する、いわゆる多重化機能が実施されている。

第４図は、このような多重化機能を実現するための映像
信号処理手段を示すものである。すなわち、１１はチュ
ーナ回路で、放送電波を受信１選局及び復調してアナロ
グ映像信号を生成するものである。このチューナ回路１
１から出力されるアナログ映像信号は、同期回路１２に
供給され、アナログ映像信号中に含まれる水平及び垂直
同期信号に基づいて、同期信号５ＹＮＣと基準クロック
信号ＳＣＫとが生成される。

また、上記チューナ回路１１から出力されるアナログ映
像信号は、デコーダ回路１３に供給され、同期回路１２
から出力される同期信号５ＹＮＣに基づいて、輝度信号
成分と色信号成分とが分離されるとともに、色信号の復
調が行なわれる。

そして、上記デコーダ回路１３で生成された輝度信号及
び復調された色信号は、Ａ／Ｄ　（アナログ／デジタル
）変換回路１４に供給され、同期回路１２から出力され
る基準クロック信号ＳＣＫに基づいてデジタル化データ
に変換された後、信号処理回路１５に供給されて例えば
データ変換等のデジタル処理が行なわれる。

一方、図示しない他のチューナ回路により、受信２選局
及び復調されたアナログ映像信号は、入力端子１６を介
して同期回路１７に供給され、アナログ映像信号中に含
まれる水平及び垂直同期信号に基°づいて、同期信号５
ＹＮＣとリセット信号Ｒ３とが生成される。

また、上記入力帽子１６に供給されたアナログ映像信号
は、デコーダ回路１８に供給され、同期回路１７から出
力される同期信号５ＹＮＣに基づいて、輝度信号成分と
色信号成分とが分離されるとともに、色信号の復調が行
なわれる。

そして、上記デコーダ回路１８で生成された輝度信号及
び復調された色信号は、ローパスフィルタ（以下ＬＰＦ
という）１９によって水平方向の折り返し歪み成分が除
去された後、Ａ／Ｄ　（アナログ／デジタル）変換回路
２０に供給され、館記同期回路１２から出力される基準
クロック信号ＳＣＫに基づいてデジタル化データに変換
される。

ここで、上記Ａ／Ｄ変挽変格回路の出力は、フィールド
メモリ２１に供給される。このフィールドメモリ２１は
、上記同期回路１７から出力されるリセット信号Ｒ８で
リセットされる図示しないアドレス発生回路を内蔵した
ＰＩＰ処理回路２２の制罪によって、Ａ／Ｄ変換回路２
０の出力の書き込みや読み出しを行なうようになされて
いる。また、上記Ｐ　ｒ　Ｐ！２！ｌ理回路２２は、子
画面表示位置の制御も行なっている。

すなわら、上記ＰＩＰ処理回路２２の作用により、現画
面及び子画面表示タイミングでは、スイッチ回路２３が
それぞれ図示の切換状態及び図示と逆の切換状態にｉｌ
ｌ　ａｌｌされ、かつ子画面表示タイミングでフィール
ドメモリ２１が読み出し状態となる。この場合、フィー
ルドメモリ２１からは、デジタル化された輝度信号及び
色信号が垂直方向に間引かれて読み出されるようになっ
ている。

このため、上記信号処理回路１５から出力される親画面
信号は、その中にフィールドメモリ２１から読み出され
た子画面信号が挿入される形となって。

Ｄ／Ａ　（デジタル／アナログ）変換回路２４に供給さ
れアナログ信号に変換された後、出力端子２５を介して
図示しない画＠処理系に供給され、ここに親画面内に縮
小された子画面が多重化されるようになるものである。

しかしながら、上記のような多重化機能を実現するため
の従来の映像信号処理手段では、子画面を形成するため
のデコーダ回路１８の出力に対し、水平方向にはＬ　Ｐ
　Ｆ　１９の作用により折り返し歪み成分が除去されて
いるが、垂直方向にはフィールドメモリ２１からの読み
出しに関連させて単純に間引いているだけであるため、
子画面に垂直方向の折り返し歪みが発生するという問題
が生じる。

この場合、従来の多重化機能では、親画面の面積に対す
る子画面の面積比が１／′４の場合と１／１６の場合と
の２種類が実現されていることから、子画面に垂直方向
の折り返し歪みが発生することを防止する手段としても
、両方の面積比のものに共に適用し得るものが要求され
ている。

（発明が解決しようとする問題点）以上のように、多重化機能を行なうための従来の映像信
号処理手段では、子画面に垂直方向の折り返し歪みが発
生するという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、子画面に垂直方向の折り返し歪みが発生することを防
止することができ、しかも親画面の面積に対する子画面
の面積比が変わっても十分に適用可能である極めて良好
な縮小画面用映像信号処理回路を提供することを目的と
する。

［発明の構成］（問題点を解決するための手段〉すなわち、この発明に係る縮小画面用映像信号処理回路
は、第１の条件で選択された映像信号中の同期信号成分
に基づいて、該映像信号の復調及びデジタル化を行なう
親画面用映像信号処理系と、第２の条件で選択された映
椴信号中の同期信号成分に基づいて、該映像信号の復調
及びデジタル化を行なった後垂直方向にデジタル映像信
号の間引き処理を行なう子画面用映像信＠ｌｌ！ｌ理系
とを備え、親画面及び子画面用映像信号処理系からそれ
ぞれ出力されるデジタル映像信号をアナログ映像信号に
変換して、親画面内に縮小された子画面の画像表示を行
ない得る映像信号処理システムを対象としている。

そして、子画面用映像信号処理系における間引き処理の
前段に、核子画面用映像信号処理系から出力される映像
信号の画像表示領域の大きさに対応した遅延珊でデジタ
ル映像信号を遅延させる遅延手段を介在させ、間引き処
理によって垂直方向の折り返し成分を除去するように構
成したものである。

（作用）上記のような構成によれば、子画面用映像信号処理系に
おける間引き処理の前段に遅延手段を介在させ、該子画
面用映像信号処理系から出力される映像信号の画像表示
領域の大きさに対応した遅延漏でデジタル映像信号を遅
延させるようにしたので、その後の間引き処理によって
垂直方向の折り返し成分を除去することができ、子画面
に垂直方向の折り返し歪みが発生することを防止するこ
とができるとともに、親画面の面積に対する子画面の面
積比が変わっても十分に適用可能となるものである。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第４図と同一部分には同
一符号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記Ａ／Ｄ変換回路２０の出力は
、アドレスコントロール回路２Ｇによって１１　ＩＩさ
れるスイッチ回路２７を介してラインメモリ２８に供給
されるとともに、Ｌ　Ｐ　Ｆ　２９に供給される。

ここで、上記ラインメモリ２８は、親画面信号の１水平
走査期間（１Ｈ）分のデータを記憶する容量を有してお
り、アドレスコントロール回路２６よって高き込み及び
読み出しが制御される。そして、上記ラインメモリ２８
に記憶されたデータは、読み出し時にアドレスコントロ
ール回路２６によってスイッチ回路２７が図示と逆の切
換状態に制御されることにより、Ｌ　Ｐ　Ｆ　２９に供
給される。

また、上記Ｌ　Ｐ　Ｆ　２９の出力は、前記フィールド
メモリ２１に供給されており、前記ＰＩＰ処理回路２２
によってアドレスコントロール回路２６が制御されてい
る。

第２図は、上記ＬＰＦ２９の詳細を示すものである。す
なわち、このＬＰＦ２９は、ラッチ回路３０゜３１、加
算回路３２、係数乗算回路３３．３４及びセレクト回路
３５よりなるものである。そして、１画面の面積に対す
る子画面の面積比が１／４の場合Ｌレベルで、１／１６
の場合Ｈレベルの信号が、入力端子３６に供給されるよ
うになされている。なお、第２図において、３７は前記
Ａ／Ｄ変換回路２０の出力が供給される入力端子であり
、３８はフィールドメモリ２１への出力信号を発生する
出力端子である。

ここで、入力端子３７に供給された前記Ａ／Ｄ変換回路
２０の出力は、アドレスコントロール回路２６により制
御されるスイッチ回路２７を介して、ラインメモリ２８
に霞き込まれる。このとき、親画面の面積に対する子画
面の面積比が１／４、つまり入力端子３６にＬレベルの
信号が供給されているとすると、アドレスコントロール
回路２６は、ラインメモリ２８に対して水平方向に　１
／２にサブサンプルさせ、その状態で１水平走査期間分
の遅延が得られる。

また、親画面の面積に対する子画面の面積比が１／１６
、つまり入力端子３６にＨレベルの信号が供給されてい
るとすると、アドレスコントロール回路２６は、第３図
に示すように、ラインメモリ２８に対して水平方向に１
／１６にサブサンプルさせ、４サンプルに１サンプルづ
つ書き込みを行なわせ、得られた１日遅延信号（第３因
Ａ）をフィードバックして再書き込みすることで２ＨＭ
延信号（第３図Ｂ）を得る。同様にして、３Ｈｉｌ延信
号（第３図Ｃ）も得ることができ、ここに子画面の面積
比が１／１６の場合に必要とされる各遅延信号が生成さ
れるものである。

そして、上記のようにして得られた各遅延信号は、ラッ
チ回路３０．３１を介した後、入力端子３７に供給され
た信号とともに加算回路３２で加算され、不要な高域成
分が除去された後、直流ゲインを合わせるための係数乗
算回路３３．３４に供給され、最後にセレクト回路３５
で必要な方が選択される。

すなわち、例えば親画面の面積に対する子画面の面積比
が１／４の場合には、入力端子３６にＬレベルの信号が
供給されるため、ラッチ回路３０．３１はクリア状態と
なるとともに、セレクト回路３５は、係数乗算回路３３
の出力を選択する。このため、しＰＦ２９は、（１＋Ｔ’）／２（ただし、■は１Ｈの遅延）のＬＰＦとなる。

また、親画面の面積に対する子画面の面積比が１／１６
の場合には、入力端子３６にＨレベルの信号が供給され
るため、ラッチ回路３０の入力端に１日遅延信号が得ら
れ、ラッチ回路３０の出力端に２Ｈ遅延信号が得られ、
ラッチ回路３１の出力端に３日遅延信号がそれぞれ得ら
れ、加算回路３２で入力端子３１の信号とともに加算さ
れる。さらに、セレクト回路３５は、係数乗算回路３４
の出力を選択する。

このため、Ｌ　Ｐ　Ｆ　２９は、（１＋Ｔ’　＋Ｔ４　＋Ｔ−３）／４のＬＰＦとなる。

したがって、上記実施例のような構成によれば、子画面
信号に対して垂直方向に間引き処理を行なうためのフィ
ールドメモリ２１の前段に、子画面の画像表示領域の大
きさに対応した遅延量で子画面信号を遅延させるＬＰＦ
２９を介在させるようにしたので、その後の間引き処理
によって垂直方向の折り返し成分を除去することができ
、子画面に垂直方向の折り返し歪みが発生することを防
止することができる。また、親画面の面積に対する子画
面の面積比が１／４や１／１６であっても、１個のライ
ンメモリ２８で対処することができ、構成の簡易化に奇
与し得るものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない節回で種々変形して実施
することができる。

［発明の効果］したがって、以上詳述したようにこの発明によれば、子
画面に垂直方向の折り返し歪みが発生することを防止す
ることができ、しかも親画面の面積に対する子画面の面
積比が変わっても十分に適用可能である極めて良好な縮
小画面用映像信号処理回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る縮小画面用映像信号処理回路の
一実施例を示すブロック構成図、第２図は同実施例のＬ
ＰＦの詳細を示すブロック構成図、第３図は同ＬＰＦに
関連するラインメモリのメモリマツプを示す図、第４図
は従来の映像信号処理手段を示すブロック構成図である
。１１・・・チューナ回路、１２・・・同期回路、１３・
・・デコーダ回路、１４・・・Ａ／Ｄ変換回路、１５・
・・信号処理回路、１６・・・入力端子、１７・・・同
期回路、１８・・・デコーダ回路、１９・・・ＬＰＦ、
２０・・・△／Ｄ変換回路、２１・・・フィールドメモ
リ、２２・・・ＰＩＰ処理回路、２３・・・スイッチ回
路、２４・・・Ｄ／Ａ変換回路、２５・・・出力端子、
２６・・・アドレスコントロール回路、２７・・・スイ
ッチ回路、２８・・・ラインメモリ、２９・・・ＬＰＦ
、３０．３１ラッチ回路、３２・・・加算回路、３３．
３４・・・係数乗算回路、３５・・・セレクト回路、３
６．３７・・・入力端子、３８・・・出力端子。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】

第１の条件で選択された映像信号中の同期信号成分に基
づいて該映像信号の復調及びデジタル化を行なう親画面
用映像信号処理系と、第２の条件で選択された映像信号
中の同期信号成分に基づいて該映像信号の復調及びデジ
タル化を行なつた後垂直方向にデジタル映像信号の間引
き処理を行なう子画面用映像信号処理系とを備え、前記
親画面及び子画面用映像信号処理系からそれぞれ出力さ
れるデジタル映像信号をアナログ映像信号に変換して、
親画面内に縮小された子画面の画像表示を行ない得る映
像信号処理システムにおいて、前記子画面用映像信号処
理系における間引き処理の前段に、前記子画面用映像信
号処理系から出力される映像信号の画像表示領域の大き
さに対応した遅延量でデジタル映像信号を遅延させる遅
延手段を介在させ、前記間引き処理によつて垂直方向の
折り返し成分を除去するように構成してなることを特徴
とする縮小画面用映像信号処理回路。