JPH01138749A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01138749A JPH01138749A JP29808487A JP29808487A JPH01138749A JP H01138749 A JPH01138749 A JP H01138749A JP 29808487 A JP29808487 A JP 29808487A JP 29808487 A JP29808487 A JP 29808487A JP H01138749 A JPH01138749 A JP H01138749A
- Authority
- JP
- Japan
- Prior art keywords
- film
- element isolation
- groove parts
- layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
半導体装置の製造方法のうち、特に、ＳＯｔ構造シリコ
ン基板の素子分離帯形成方法に関し、微少な幅の素子分
離帯を形成して、ＩＣデバイスを高集積化することを目
的とし、 絶縁基板上に設けたシリコン層の素子分離帯形成方法に
おいて、遮蔽マスクを設けて前記シリコン層の露出部の
ほぼ半分の膜厚をエツチング除去して溝部を形成し、次
いで、前記遮蔽マスクをそのままにして該溝部に酸素イ
オンを注入して熱処理し、該処理によって生成された酸
化シリコン膜からなる素子分離帯を形成するようにした
ことを特徴とする。
ン基板の素子分離帯形成方法に関し、微少な幅の素子分
離帯を形成して、ＩＣデバイスを高集積化することを目
的とし、 絶縁基板上に設けたシリコン層の素子分離帯形成方法に
おいて、遮蔽マスクを設けて前記シリコン層の露出部の
ほぼ半分の膜厚をエツチング除去して溝部を形成し、次
いで、前記遮蔽マスクをそのままにして該溝部に酸素イ
オンを注入して熱処理し、該処理によって生成された酸
化シリコン膜からなる素子分離帯を形成するようにした
ことを特徴とする。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、Ｓｏｌ構
造シリコン基板の素子分離帯形成方法に関する。
造シリコン基板の素子分離帯形成方法に関する。
最近、Ｓ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ）技術が開発されており、ビームを照射して
非単結晶性半導体層を再結晶化する結晶基板の形成方法
が知られている。これは従来の平面的なデバイスを三次
元デバイスに配置して高集積化、高性能化することを企
図しているものである。
ｌａｔｏｒ）技術が開発されており、ビームを照射して
非単結晶性半導体層を再結晶化する結晶基板の形成方法
が知られている。これは従来の平面的なデバイスを三次
元デバイスに配置して高集積化、高性能化することを企
図しているものである。
しかし、このようなＳｏｌ技術によって作成されるＳｏ
ｌ基板に、出来るだけ狭い幅の素子分離帯を設けること
が高集積化のために極めて重要なことである。
ｌ基板に、出来るだけ狭い幅の素子分離帯を設けること
が高集積化のために極めて重要なことである。
［従来の技術と発明が解決しようとする問題点］さて、
Ｓｏｌ技術には酸素を高エネルギーでシリコン基板に深
く注入し、熱処理（アニール）して埋没した５ｉ０２
（酸化シリコン）膜を形成させるＳＩＭＯＸ法や陽極
化成によって選択的にシリコン基板を多孔質化し、これ
を酸化するＦＩＰＯ８法が知られているが、三次元デバ
イスに最適な方法は半導体素子の積層プロセスの容易さ
より絶縁性基板上に堆積した非単結晶性のシリコン層を
ビーム照射、ランプ照射によって再結晶する堆積層再結
晶化法である。
Ｓｏｌ技術には酸素を高エネルギーでシリコン基板に深
く注入し、熱処理（アニール）して埋没した５ｉ０２
（酸化シリコン）膜を形成させるＳＩＭＯＸ法や陽極
化成によって選択的にシリコン基板を多孔質化し、これ
を酸化するＦＩＰＯ８法が知られているが、三次元デバ
イスに最適な方法は半導体素子の積層プロセスの容易さ
より絶縁性基板上に堆積した非単結晶性のシリコン層を
ビーム照射、ランプ照射によって再結晶する堆積層再結
晶化法である。
例えば、ビームとして連続発振アルゴンレーザヲ用い、
多結晶シリコン膜やアモルファスシリコン膜（非単結晶
性シリコン層）を再結晶化する方法が採られており、こ
の方法の特徴はビームを照射してシリコン層を一旦溶融
し、その冷却時に結晶成長をおこなって、１つの単結晶
に成長するごとにある。その一般的なＳＯＩ構造シリコ
ン基板の形成方法を説明すると、第２図（ａｌ〜（Ｃ）
にその工程順断面図を示している。
多結晶シリコン膜やアモルファスシリコン膜（非単結晶
性シリコン層）を再結晶化する方法が採られており、こ
の方法の特徴はビームを照射してシリコン層を一旦溶融
し、その冷却時に結晶成長をおこなって、１つの単結晶
に成長するごとにある。その一般的なＳＯＩ構造シリコ
ン基板の形成方法を説明すると、第２図（ａｌ〜（Ｃ）
にその工程順断面図を示している。
第２図（ａｌ参照；シリコン基板１の表面を熱酸化して
膜厚１μｍ程度の５ｉ０２膜２を生成して、絶縁性基板
にする。
膜厚１μｍ程度の５ｉ０２膜２を生成して、絶縁性基板
にする。
第２図（ｂ）参照；次いで、その上面に化学気相成長（
ＣＶ Ｄ）法によって膜厚５０００人程度０多結晶シリ
コン層３′を被着する。
ＣＶ Ｄ）法によって膜厚５０００人程度０多結晶シリ
コン層３′を被着する。
第２図（Ｃ１参照；次いで、連続発振アルゴンレーザビ
ームで多結晶シリコン層３°に照射し、スキャンニング
（走査）して単結晶シリコン層３に変成する。その際、
連続アルゴンレーザ（ＣＷ−＾ｒＬａｓｅｒ）ビームで
走査すると、多結晶シリコン層３°が加熱溶融されて、
凝固時に単結晶シリコン層３に変成されるが、レーザア
ニール条件をレーザスポッ°ト径３３０−１Ｏ０ｐφ、
レーザ出力ｌＯ〜２０ワット走査速度５〜１０ｃｍ／秒
程度、絶縁性基板を温度２００〜５００℃に加熱してお
けば、シリコン層のメルト幅が数十μｍ程度になり、凝
固時に単結晶化される。
ームで多結晶シリコン層３°に照射し、スキャンニング
（走査）して単結晶シリコン層３に変成する。その際、
連続アルゴンレーザ（ＣＷ−＾ｒＬａｓｅｒ）ビームで
走査すると、多結晶シリコン層３°が加熱溶融されて、
凝固時に単結晶シリコン層３に変成されるが、レーザア
ニール条件をレーザスポッ°ト径３３０−１Ｏ０ｐφ、
レーザ出力ｌＯ〜２０ワット走査速度５〜１０ｃｍ／秒
程度、絶縁性基板を温度２００〜５００℃に加熱してお
けば、シリコン層のメルト幅が数十μｍ程度になり、凝
固時に単結晶化される。
しかし、この時、溶融したシリコン層はメルト幅の中央
より冷却して中央部に核ができ、その核より次第に固化
が周囲に及んで結晶が成長し、全体が単結晶化すること
が重要で、そのため、第２図には図示していないが、レ
ーザ走査線の両側に反射防止膜（例えば、Ｓｉ３Ｎ４膜
）を被覆して両側を高温度に溶融させ、走査線の中心よ
り固化が始まるように構成しており、また、レーザビー
ムは円形スポットで、そのエネルギー分布は通常ガウス
分布をしているが、そのビーム形状を変えてドーナツ状
にしてビーム中心のエネルギーを周囲より低くする等の
方法が採られている。
より冷却して中央部に核ができ、その核より次第に固化
が周囲に及んで結晶が成長し、全体が単結晶化すること
が重要で、そのため、第２図には図示していないが、レ
ーザ走査線の両側に反射防止膜（例えば、Ｓｉ３Ｎ４膜
）を被覆して両側を高温度に溶融させ、走査線の中心よ
り固化が始まるように構成しており、また、レーザビー
ムは円形スポットで、そのエネルギー分布は通常ガウス
分布をしているが、そのビーム形状を変えてドーナツ状
にしてビーム中心のエネルギーを周囲より低くする等の
方法が採られている。
このようにして形成したＳｏｌ構造のシリコン基板に集
積回路（ＩＣ）デバイスを作成する場合には、素子間を
電気的に分離するための素子分離帯を形成することが必
要になる。この素子分離帯の形成方法として、例えば、
従前はｐｎ接合分離が用いられていたが、ｐｎ接合分離
は５ｖの電源で３μｍ程度の幅に形成しなければ十分な
絶縁耐圧を得ることができない。これに対して、５ｉ０
２（酸化シリコン）膜などの絶縁膜分離では分離帯の幅
を狭くして一層の高集積化が可能になるため、最近、絶
縁膜分離がおこなわれている。
積回路（ＩＣ）デバイスを作成する場合には、素子間を
電気的に分離するための素子分離帯を形成することが必
要になる。この素子分離帯の形成方法として、例えば、
従前はｐｎ接合分離が用いられていたが、ｐｎ接合分離
は５ｖの電源で３μｍ程度の幅に形成しなければ十分な
絶縁耐圧を得ることができない。これに対して、５ｉ０
２（酸化シリコン）膜などの絶縁膜分離では分離帯の幅
を狭くして一層の高集積化が可能になるため、最近、絶
縁膜分離がおこなわれている。
この従来の絶縁膜による素子分離帯の形成方法を第３図
（ａ）〜（Ｃ）の工程順断面図に示しており、その概要
を説明すると、 第３図（ａ）参照；まず、絶縁基板ｌｌ上に形成した膜
厚５０００人の単結晶シリコンＮ１２の上に、Ｓ ｉ
Ｏ２膜／Ｓｉ３ Ｎ４ （窒化シリコン）膜からなる
保護膜１３を選択的に形成して、素子分離帯形成領域の
み露出させる。
（ａ）〜（Ｃ）の工程順断面図に示しており、その概要
を説明すると、 第３図（ａ）参照；まず、絶縁基板ｌｌ上に形成した膜
厚５０００人の単結晶シリコンＮ１２の上に、Ｓ ｉ
Ｏ２膜／Ｓｉ３ Ｎ４ （窒化シリコン）膜からなる
保護膜１３を選択的に形成して、素子分離帯形成領域の
み露出させる。
第３図（ｂ）参照；次いで、素子分離帯形成領域を表面
から２０００人程度エフチング除去した後、ウェットな
酸素雰囲気中で９００℃、２００分熱処理して露出した
単結晶シリコン層１２を酸化させ、ＳｉＯ□膜１４を生
成して素子分離帯とする。
から２０００人程度エフチング除去した後、ウェットな
酸素雰囲気中で９００℃、２００分熱処理して露出した
単結晶シリコン層１２を酸化させ、ＳｉＯ□膜１４を生
成して素子分離帯とする。
第３図（Ｃ）参照：次いで、５ｉ０２膜／Ｓｉ３ Ｎ４
膜からなる保護膜１３を除去する。
膜からなる保護膜１３を除去する。
そうずれば、５ｉ０２膜１４からなる素子分離帯が形成
され、この形成方法はＬＯＣＯ３法と称して極めて著名
な方法である。
され、この形成方法はＬＯＣＯ３法と称して極めて著名
な方法である。
しかし、このＬＯＣＯ３法はシリコンの酸化を進行させ
るために縦方向にも横方向にも同時に酸化が進行して、
膜厚５０００人の単結晶シリコン層であれば最低幅が０
．５μｍのＳｉＯ３膜となり、それ以上に幅の狭い素子
分離帯を形成することは困難である。
るために縦方向にも横方向にも同時に酸化が進行して、
膜厚５０００人の単結晶シリコン層であれば最低幅が０
．５μｍのＳｉＯ３膜となり、それ以上に幅の狭い素子
分離帯を形成することは困難である。
他方、５ｉ０２膜の電界強度はＱ、ｌ メｒｒｎの厚さ
で５０Ｖ以上になるから、５ｖ電源で駆動するデバイス
はＳｉＯ□膜からなる素子分離帯の幅は０．１ μｍ程
度もあれば十分な絶縁耐圧が得られる。
で５０Ｖ以上になるから、５ｖ電源で駆動するデバイス
はＳｉＯ□膜からなる素子分離帯の幅は０．１ μｍ程
度もあれば十分な絶縁耐圧が得られる。
従って、本発明はＬＯＣＯＳ法などによる素子分離帯よ
りも更に微少な幅のＳｉＯ３膜からなる素子分離帯を形
成して、ＩＣを高集積化することを目的とした製造方法
を提案するものである。
りも更に微少な幅のＳｉＯ３膜からなる素子分離帯を形
成して、ＩＣを高集積化することを目的とした製造方法
を提案するものである。
［問題点を解決するための手段］
その目的は、遮蔽マスクを設けて前記シリコン層の露出
部のほぼ半分の膜厚をエツチング除去して溝部を形成し
、次いで、前記遮蔽マスクをそのままにして該溝部に酸
素イオンを注入して熱処理し、該処理によって生成され
た酸化シリコン膜からなる素子分離帯を形成するように
した半導体装置の製造方法によって達成される。
部のほぼ半分の膜厚をエツチング除去して溝部を形成し
、次いで、前記遮蔽マスクをそのままにして該溝部に酸
素イオンを注入して熱処理し、該処理によって生成され
た酸化シリコン膜からなる素子分離帯を形成するように
した半導体装置の製造方法によって達成される。
［作用］
即ち、本発明は、絶縁基板上に設けたシリコン層の素子
分離帯形成予定領域を、遮蔽マスクを設けてシリコン層
の露出部のほぼ半分の膜厚をエツチング除去し、その遮
蔽マスクを設けたまま溝部の下層に酸素イオンを注入し
て、熱処理する。そうすると、その溝部に５ｉ０２膜が
生成され、ＳｉＯ２膜で埋まった素子分離帯が形成され
る。且つ、その幅はエツチング幅で規制されて、０．１
μｍ程度の微少な幅の素子分離帯が形成できる。
分離帯形成予定領域を、遮蔽マスクを設けてシリコン層
の露出部のほぼ半分の膜厚をエツチング除去し、その遮
蔽マスクを設けたまま溝部の下層に酸素イオンを注入し
て、熱処理する。そうすると、その溝部に５ｉ０２膜が
生成され、ＳｉＯ２膜で埋まった素子分離帯が形成され
る。且つ、その幅はエツチング幅で規制されて、０．１
μｍ程度の微少な幅の素子分離帯が形成できる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（ｄｌは本発明にかかる素子分離帯の形
成方法の工程順断面図である。
成方法の工程順断面図である。
第１図（ａ）参照；まず、シリコン基板上に絶縁膜を形
成した絶縁基板１１上に、膜厚５０００人の多結晶シリ
コン膜を成長し、連続アルゴンレーザでレーザアニール
して単結晶シリコン層１２に変成する。
成した絶縁基板１１上に、膜厚５０００人の多結晶シリ
コン膜を成長し、連続アルゴンレーザでレーザアニール
して単結晶シリコン層１２に変成する。
第１図（ｂ）参照；次いで、５ｉ０２膜／Ｓｉ３Ｎ４膜
等からなる保護膜１５（遮蔽マスク）を被覆し、幅０゜
１μｍの素子分離帯形成領域のみ露出させた後、弗素系
反応ガスを用いたりアクティブイオンエツチング（ＲＩ
Ｅ）によって単結晶シリコン層１２を２５００人 （
半分の厚さ）程度の深さにエツチングして、幅０．１
μｍ、深さ０．２５μｍの溝部１６を形成する。
等からなる保護膜１５（遮蔽マスク）を被覆し、幅０゜
１μｍの素子分離帯形成領域のみ露出させた後、弗素系
反応ガスを用いたりアクティブイオンエツチング（ＲＩ
Ｅ）によって単結晶シリコン層１２を２５００人 （
半分の厚さ）程度の深さにエツチングして、幅０．１
μｍ、深さ０．２５μｍの溝部１６を形成する。
第１図（ｅ）参照；次いで、基板全体を６００℃に加熱
し、酸素イオンビームを加速エネルギー１００にｅＶ
。
し、酸素イオンビームを加速エネルギー１００にｅＶ
。
ドーズ遭２．２ Ｘ １０ ／ ｃａｔの条件で溝部
１６に注入する。なお、この酸素イオンは保護膜１５を
設けたまま注入する。
１６に注入する。なお、この酸素イオンは保護膜１５を
設けたまま注入する。
第１図（ｄ）参照；次いで、窒素雰囲気中において１３
００〜１４００℃、３０分間熱処理すると、溝部の下層
が酸化されて５ｉＯ７膜１７となり、ごの５ｉ０２膜１
７は体積がほぼ倍に膨脂して溝部が埋没され、幅０．１
μｍの微少なＳ ｉ ０２膜１７からなる素子分離帯が
形成される。この際、溝部に酸素イオンを注入すると、
酸素イオン濃度は中心が高く、周囲に次第に低くなった
形状の山形分布になるが、高温に熱処理すると高濃度部
分の酸素は横方向に拡散し、低濃度部分は高濃度部分に
酸素が吸い寄せられる移動が起こって、らようど溝部の
形状に合致した５ｉ０２膜が生成された形状になる。
００〜１４００℃、３０分間熱処理すると、溝部の下層
が酸化されて５ｉＯ７膜１７となり、ごの５ｉ０２膜１
７は体積がほぼ倍に膨脂して溝部が埋没され、幅０．１
μｍの微少なＳ ｉ ０２膜１７からなる素子分離帯が
形成される。この際、溝部に酸素イオンを注入すると、
酸素イオン濃度は中心が高く、周囲に次第に低くなった
形状の山形分布になるが、高温に熱処理すると高濃度部
分の酸素は横方向に拡散し、低濃度部分は高濃度部分に
酸素が吸い寄せられる移動が起こって、らようど溝部の
形状に合致した５ｉ０２膜が生成された形状になる。
従って、本発明にかかる製造方法によれば、従来の幅０
．５μｍよりも幅０．１ μｍ程度に小さくした素子分
離帯を形成することができる。なお、上記方法に代わり
、単結晶シリコン層１２の厚み全部をエツチング除去し
て溝部を形成し、その溝に絶縁膜を気相成長法で埋没す
る方法も考えられるが、外部より被着して幅０．１ μ
ｍ程度の１敦少な溝部を完全に埋没させることは困難で
ある。そのため、本発明にかかる形成方法が最も適して
いるものである。
．５μｍよりも幅０．１ μｍ程度に小さくした素子分
離帯を形成することができる。なお、上記方法に代わり
、単結晶シリコン層１２の厚み全部をエツチング除去し
て溝部を形成し、その溝に絶縁膜を気相成長法で埋没す
る方法も考えられるが、外部より被着して幅０．１ μ
ｍ程度の１敦少な溝部を完全に埋没させることは困難で
ある。そのため、本発明にかかる形成方法が最も適して
いるものである。
［発明の効果］
以上の説明から明らかなように、本発明によれば従来の
１１５程度に微少な幅の素子分離帯を有するＩＣデバイ
スが形成できて、その高ＲＪｎ化。
１１５程度に微少な幅の素子分離帯を有するＩＣデバイ
スが形成できて、その高ＲＪｎ化。
高性能化に大きく貢献するものである。
第１図（ａｌ〜（ｄｌは本発明にかかる形成方法の工程
順断面図、 第２図（ａ）〜（Ｃ）はＳｏ ［５板の形成方法の工程
順断面図、 第３図（ａ）〜（Ｃ）は従来の形成方法の工程順断面図
である。 図において、 Ｕは絶縁基板、 １２は単結晶シリコン層、 １５は保護膜（遮蔽マスク）、 １６は溝部、 １７は５ｉ０２膜（素子分離帯） 不発θ小：？・ｐ−３形八゛方法のエネ呈１傾鉾面の第
１図 第２図
順断面図、 第２図（ａ）〜（Ｃ）はＳｏ ［５板の形成方法の工程
順断面図、 第３図（ａ）〜（Ｃ）は従来の形成方法の工程順断面図
である。 図において、 Ｕは絶縁基板、 １２は単結晶シリコン層、 １５は保護膜（遮蔽マスク）、 １６は溝部、 １７は５ｉ０２膜（素子分離帯） 不発θ小：？・ｐ−３形八゛方法のエネ呈１傾鉾面の第
１図 第２図
Claims (1)
- 絶縁基板上に設けたシリコン層の素子分離帯形成方法
において、遮蔽マスクを設けて前記シリコン層の露出部
のほぼ半分の膜厚をエッチング除去して溝部を形成し、
次いで、前記遮蔽マスクをそのままにして該溝部に酸素
イオンを注入して熱処理し、該処理によつて生成された
酸化シリコン膜からなる素子分離帯を形成するようにし
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29808487A JPH01138749A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29808487A JPH01138749A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138749A true JPH01138749A (ja) | 1989-05-31 |
Family
ID=17854948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29808487A Pending JPH01138749A (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138749A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324642A (ja) * | 1991-04-24 | 1992-11-13 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
| KR970067767A (ko) * | 1996-03-12 | 1997-10-13 | 문정환 | 반도체 소자의 격리막 형성방법 |
-
1987
- 1987-11-25 JP JP29808487A patent/JPH01138749A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324642A (ja) * | 1991-04-24 | 1992-11-13 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
| KR970067767A (ko) * | 1996-03-12 | 1997-10-13 | 문정환 | 반도체 소자의 격리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0041776B2 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| JPH0476503B2 (ja) | ||
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS6359251B2 (ja) | ||
| KR100260574B1 (ko) | Soi 기판의 제조방법 | |
| JPH02126634A (ja) | 半導体装置の製造方法および製造装置 | |
| US4372990A (en) | Retaining wall technique to maintain physical shape of material during transient radiation annealing | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| US7029991B2 (en) | Method for making a SOI semiconductor substrate with thin active semiconductor layer | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH05121540A (ja) | 半導体装置の製造方法 | |
| JPH05326692A (ja) | 半導体装置の製造方法 | |
| JP2922918B2 (ja) | イオン注入方法 | |
| JPH11103034A (ja) | 半導体基板の製造方法 | |
| JPS59124123A (ja) | 半導体装置の製造方法 | |
| JPS58114442A (ja) | 半導体装置の製造方法 | |
| JPS5837919A (ja) | 半導体装置の製造方法 | |
| JPS6257103B2 (ja) | ||
| JPH04139814A (ja) | 半導体素子およびその製造方法 | |
| JPH01319943A (ja) | 半導体酸化薄膜の形成方法 | |
| JPS61174622A (ja) | 半導体装置の製造方法 |