JPS6257103B2 - - Google Patents
Info
- Publication number
- JPS6257103B2 JPS6257103B2 JP55048084A JP4808480A JPS6257103B2 JP S6257103 B2 JPS6257103 B2 JP S6257103B2 JP 55048084 A JP55048084 A JP 55048084A JP 4808480 A JP4808480 A JP 4808480A JP S6257103 B2 JPS6257103 B2 JP S6257103B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- annealing
- film
- present
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置特にMOSLSIの製造方法に
関する。
関する。
従来選択酸化法で選択酸化を行うとき、熱酸化
のマスクのSi3N4膜をパターニングしエツチング
する方法として、ウエツト法（熱燐酸）やドライ
エツチング法があるが後者の中でも反応性スパツ
ターエツチングはパターン変換差が小さく有用で
ある。しかしシリコン基板に対して、放射損傷や
結晶欠陥を生じ半導体装置のリーク電流の発生源
因となる欠点があつた。
のマスクのSi3N4膜をパターニングしエツチング
する方法として、ウエツト法（熱燐酸）やドライ
エツチング法があるが後者の中でも反応性スパツ
ターエツチングはパターン変換差が小さく有用で
ある。しかしシリコン基板に対して、放射損傷や
結晶欠陥を生じ半導体装置のリーク電流の発生源
因となる欠点があつた。
本発明はこの欠点を除去する目的でなされたも
ので、これらの放射損傷と結晶欠陥をレーザー光
又は電子ビームを照射することによつて、これら
の損傷と結晶欠陥の核を緩和（アニール）したの
ちにフイールド熱酸化を行うことにより、酸化に
よる誘起欠陥の発生を抑制し、リーク電流も減少
することの可能な半導体装置の製造方法を提供す
るものである。
ので、これらの放射損傷と結晶欠陥をレーザー光
又は電子ビームを照射することによつて、これら
の損傷と結晶欠陥の核を緩和（アニール）したの
ちにフイールド熱酸化を行うことにより、酸化に
よる誘起欠陥の発生を抑制し、リーク電流も減少
することの可能な半導体装置の製造方法を提供す
るものである。
以下、本発明を選択酸化法によりMOSLSIのフ
イールド形成工程に適用した一実施例により図を
用いて説明する。第１図に示す如くSi基板１上に
Si3N4膜２を厚さ、例えば1000〜2000Åで堆積す
る。そして第２図に示す如く、Si3N4膜２上の所
望部分に設けたレジスト膜３による通常の写真蝕
刻法によりレジストのパターニングを行なう。こ
の全体をリアクテイブスパツターエツチ装置中
で、CF4＋H2ガスをプラズマガスとし、Si3N4膜
をエツチングし、第３図に示す如く形成する。こ
のときプラズマに曝らされたシリコン表面は光学
顕微鏡観察では何ら異常は認められないが、結晶
構造的には第４図に示す如く放射損傷層４が存在
する。このあとフイールドイオン注入を行ない続
いてNd−YAGレーザーで１〜２ジユール／cm2、
パルス巾10ナノ秒〜数100ナノ秒、くり返し周波
数数ＫHz、ウエハーの走査速度１〜10cm／秒でレ
ーザーアニールを行う。このときのSiウエハーは
窒素ガス中か、不活性ガス（He、Ne、Ar等）の
雰囲気中で行う。尚レーザー光源としてはArレ
ーザー、Krレーザー等の連続波で行つても同じ
効果が得られる事は云うまでもない。
イールド形成工程に適用した一実施例により図を
用いて説明する。第１図に示す如くSi基板１上に
Si3N4膜２を厚さ、例えば1000〜2000Åで堆積す
る。そして第２図に示す如く、Si3N4膜２上の所
望部分に設けたレジスト膜３による通常の写真蝕
刻法によりレジストのパターニングを行なう。こ
の全体をリアクテイブスパツターエツチ装置中
で、CF4＋H2ガスをプラズマガスとし、Si3N4膜
をエツチングし、第３図に示す如く形成する。こ
のときプラズマに曝らされたシリコン表面は光学
顕微鏡観察では何ら異常は認められないが、結晶
構造的には第４図に示す如く放射損傷層４が存在
する。このあとフイールドイオン注入を行ない続
いてNd−YAGレーザーで１〜２ジユール／cm2、
パルス巾10ナノ秒〜数100ナノ秒、くり返し周波
数数ＫHz、ウエハーの走査速度１〜10cm／秒でレ
ーザーアニールを行う。このときのSiウエハーは
窒素ガス中か、不活性ガス（He、Ne、Ar等）の
雰囲気中で行う。尚レーザー光源としてはArレ
ーザー、Krレーザー等の連続波で行つても同じ
効果が得られる事は云うまでもない。
この後前記レジスト膜３除去し通常のウエツト
酸化をし第５図に示す如くフイールド酸化膜５を
形成する。
酸化をし第５図に示す如くフイールド酸化膜５を
形成する。
以下は通常のMOSLSIの製造工程によりMOS
装置の製造を行なう。
装置の製造を行なう。
このようなレーザービームアニール又は電子ビ
ームアニールを行うことによりSi表面の放射損傷
層は解消し、ウエツト酸化したときの酸化誘起結
晶欠陥密度はレーザーアニールを行わなかつた場
合105／cm2であつたが、レーザーアニールを行つ
た場合は10-2〜１／cm2に減少した。またフイール
ドリーク電流はレーザーアニールを行わなかつた
ものでは〜10-8A程度であつたものがレーザーア
ニールを行うことにより10-13Aに少なくなるこ
とが分つた。
ームアニールを行うことによりSi表面の放射損傷
層は解消し、ウエツト酸化したときの酸化誘起結
晶欠陥密度はレーザーアニールを行わなかつた場
合105／cm2であつたが、レーザーアニールを行つ
た場合は10-2〜１／cm2に減少した。またフイール
ドリーク電流はレーザーアニールを行わなかつた
ものでは〜10-8A程度であつたものがレーザーア
ニールを行うことにより10-13Aに少なくなるこ
とが分つた。
この他、本発明による利点はイオン注入による
ダメージも同時にアニールされ、拡散炉による熱
アニールによるようなフイールド反転防止の不純
物のしみ出しもなく、したがつて微小トランジス
タを形成したときの有効チヤネル巾を狭まくしな
いと云う利点がある。
ダメージも同時にアニールされ、拡散炉による熱
アニールによるようなフイールド反転防止の不純
物のしみ出しもなく、したがつて微小トランジス
タを形成したときの有効チヤネル巾を狭まくしな
いと云う利点がある。
第１図乃至第５図は、本発明の一実施例方法を
説明するための工程断面図である。 図において、４……放射損傷層、５……フイー
ルド酸化膜。
説明するための工程断面図である。 図において、４……放射損傷層、５……フイー
ルド酸化膜。
Claims (1)
- １ 半導体基板上に被処理層を形成する工程と、
この被処理層の所定部分に対し反応性スパツタエ
ツチングを行なう工程と、前記半導体基板に生じ
た結晶欠陥部分を電子ビームまたはレーザー光を
用いてアニールする工程と、アニールした前記結
晶欠陥部分を熱酸化する工程とを具備したことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4808480A JPS56144544A (en) | 1980-04-14 | 1980-04-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4808480A JPS56144544A (en) | 1980-04-14 | 1980-04-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56144544A JPS56144544A (en) | 1981-11-10 |
| JPS6257103B2 true JPS6257103B2 (ja) | 1987-11-30 |
Family
ID=12793451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4808480A Granted JPS56144544A (en) | 1980-04-14 | 1980-04-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56144544A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JP3066967B2 (ja) * | 1988-05-18 | 2000-07-17 | ソニー株式会社 | 半導体装置の製造方法 |
-
1980
- 1980-04-14 JP JP4808480A patent/JPS56144544A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56144544A (en) | 1981-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292091A (en) | Method of producing semiconductor devices by selective laser irradiation and oxidation | |
| JPH0529133B2 (ja) | ||
| US4098618A (en) | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6359251B2 (ja) | ||
| KR970013198A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| JPS639371B2 (ja) | ||
| JPH0799335A (ja) | 半導体膜の除去加工方法及び光起電力素子の製造方法 | |
| JP3104080B2 (ja) | 半導体基体の処理方法 | |
| JPS59182529A (ja) | 半導体層のパタ−ン形成方法 | |
| US4372990A (en) | Retaining wall technique to maintain physical shape of material during transient radiation annealing | |
| JPS5839014A (ja) | 半導体装置の製造方法 | |
| JPS59126634A (ja) | パタ−ン形成方法 | |
| JPH0410739B2 (ja) | ||
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH023539B2 (ja) | ||
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS6127900B2 (ja) | ||
| JPS56144544A (en) | Manufacture of semiconductor device | |
| JPH01138749A (ja) | 半導体装置の製造方法 | |
| JPH0650739B2 (ja) | 半導体装置のゲッタリング方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS62210627A (ja) | 半導体ウエハの製造方法 | |
| JPS5837983B2 (ja) | 半導体基板の処理方法 | |
| JPH05183050A (ja) | 半導体装置の製造方法 |