JPH01138843A - 符号送受信方式 - Google Patents
符号送受信方式Info
- Publication number
- JPH01138843A JPH01138843A JP29832487A JP29832487A JPH01138843A JP H01138843 A JPH01138843 A JP H01138843A JP 29832487 A JP29832487 A JP 29832487A JP 29832487 A JP29832487 A JP 29832487A JP H01138843 A JPH01138843 A JP H01138843A
- Authority
- JP
- Japan
- Prior art keywords
- code
- level
- circuit
- input
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
一方の複数種類の障害を符号化して他方に送信し、他方
にてこれを解読する符号送受信方式に関し、 同時には1種類の符号しか送信しない、Hレベルは同一
幅で、Lレベルの幅はFHレベルの幅のN (N=0.
1.2,3. ・・・)倍に変わる複数種類の符号を
、1本の信号線を用いて、夫々の符号を解読する符号受
信器に送信出来る符号送受借方式の提供を目的とし、 複数の符号送信器の出力をオア回路を通し一本の信号線
を介して送信するようにし、受信側では、符号が入力す
ると送信される符号を取り込み間違いなくデコード出来
るクロックを発生するクロック発生回路及び、このクロ
ックを用い、入力符号を取り込み直並列変換するシフト
レジスタ及び該シフトレジスタの並列出力を入力しデコ
ードし符号対応の所定の端子位置に出力するデコード回
路を設け、該デコード回路の出力の上記符号対応の所定
端子位置夫々に、夫々の符号を解読する符号受信器を夫
々接続しておく構成とする。
にてこれを解読する符号送受信方式に関し、 同時には1種類の符号しか送信しない、Hレベルは同一
幅で、Lレベルの幅はFHレベルの幅のN (N=0.
1.2,3. ・・・)倍に変わる複数種類の符号を
、1本の信号線を用いて、夫々の符号を解読する符号受
信器に送信出来る符号送受借方式の提供を目的とし、 複数の符号送信器の出力をオア回路を通し一本の信号線
を介して送信するようにし、受信側では、符号が入力す
ると送信される符号を取り込み間違いなくデコード出来
るクロックを発生するクロック発生回路及び、このクロ
ックを用い、入力符号を取り込み直並列変換するシフト
レジスタ及び該シフトレジスタの並列出力を入力しデコ
ードし符号対応の所定の端子位置に出力するデコード回
路を設け、該デコード回路の出力の上記符号対応の所定
端子位置夫々に、夫々の符号を解読する符号受信器を夫
々接続しておく構成とする。
本発明は、2重化システム構成の電子交換機等で、一方
の複数種類の障害を符号化して他方に送信し、他方にて
これを解読する符号送受信方式の改良に関する。
の複数種類の障害を符号化して他方に送信し、他方にて
これを解読する符号送受信方式の改良に関する。
2重化システム構成の電子交換機では、機能別に2重化
されており、ある機能の部分が障害になると、他方のこ
の機能の部分を使用して復旧するようになっている。
されており、ある機能の部分が障害になると、他方のこ
の機能の部分を使用して復旧するようになっている。
この為に、障害種別を示す複数種類の符号の内のある符
号を、他方の装置に送り、この符号を解読する受信器に
て受信し、信号を計算機等で構成された処理部に送り、
その障害種別に対応した機能部分を使用するようにして
障害復旧を行っている。
号を、他方の装置に送り、この符号を解読する受信器に
て受信し、信号を計算機等で構成された処理部に送り、
その障害種別に対応した機能部分を使用するようにして
障害復旧を行っている。
この場合、障害種別を間違いなく送受信する為に、障害
種別を示す符号としては、最初のHレベルを取り逃がし
ても、別の障害種別を示す符号とならないように、Hレ
ベルは同一幅で、Lレベルの幅は該Hレベルの幅のN
(N=0.1,2,3゜・・・)倍に変わる符号を用い
る。
種別を示す符号としては、最初のHレベルを取り逃がし
ても、別の障害種別を示す符号とならないように、Hレ
ベルは同一幅で、Lレベルの幅は該Hレベルの幅のN
(N=0.1,2,3゜・・・)倍に変わる符号を用い
る。
以下は、障害種別を示す符号としては、第4図のレベル
0.レベル1.レベル2.レベル3に示す、NがOで、
Hレベル連続になる符号、Nが1で、Hレベルの幅とL
レベルの幅が同じ符号、Nが2で、Hレベルの幅に比し
Lレベルが2倍となっている符号、Nが3で、Hレベル
の幅に比しLレベルが3倍となっている符号を用いるも
のとする。
0.レベル1.レベル2.レベル3に示す、NがOで、
Hレベル連続になる符号、Nが1で、Hレベルの幅とL
レベルの幅が同じ符号、Nが2で、Hレベルの幅に比し
Lレベルが2倍となっている符号、Nが3で、Hレベル
の幅に比しLレベルが3倍となっている符号を用いるも
のとする。
上記符号送受信方式では、複数種類の符号を用い、夫々
の符号を解読する符号受信器に送信するのに、1本の信
号線にて通知し、夫々の符号受信器にて受信出来るよう
になることが望まれている。
の符号を解読する符号受信器に送信するのに、1本の信
号線にて通知し、夫々の符号受信器にて受信出来るよう
になることが望まれている。
以下従来例を図を用いて説明する。
第5図は従来例の符号送受信方式のブロック図である。
従来は、第4図に示すレベルO〜レベル3の種類別符号
を、夫々の符号を解読する符号受信器に送信するのに、
第5図に示す如く、レベル0符号送信器1、レベル1符
号送信器2、レベル2符号送信器3、レベル3符号送信
器4の夫々の出力を、信号線41,42,43.44を
介して、夫々の符号を解読する、レベルO符号受信器1
0. レベル1符号受信器11.レベル2符号受信器
12゜レベル3符号受信器13に送信するようにしてい
る。
を、夫々の符号を解読する符号受信器に送信するのに、
第5図に示す如く、レベル0符号送信器1、レベル1符
号送信器2、レベル2符号送信器3、レベル3符号送信
器4の夫々の出力を、信号線41,42,43.44を
介して、夫々の符号を解読する、レベルO符号受信器1
0. レベル1符号受信器11.レベル2符号受信器
12゜レベル3符号受信器13に送信するようにしてい
る。
そこで、障害が発生すると、障害の種別に応じた符号送
信器例えばレベル2符号送信器3よりレベル2の符号を
信号線43を介して送信し、レベル2符号受信器12に
てレベル2に示すパターンと比較すること等にて、レベ
ル2の符号が間違いなく送られてきたことを認識し、計
算機等の処理装置に通知している。
信器例えばレベル2符号送信器3よりレベル2の符号を
信号線43を介して送信し、レベル2符号受信器12に
てレベル2に示すパターンと比較すること等にて、レベ
ル2の符号が間違いなく送られてきたことを認識し、計
算機等の処理装置に通知している。
しかしながら、同時には1種類の符号゛しが送信しない
、Hレベルは同一幅で、■7レベルの幅は該Hレベルの
幅のN (N=0.1,2,3. ・・・)倍に変わ
る複数種類の符号を、夫々の符号を解読する受信器に送
信するのに、信号線が符号の種類数だけ必要であり、信
号線の数が多い問題点がある。
、Hレベルは同一幅で、■7レベルの幅は該Hレベルの
幅のN (N=0.1,2,3. ・・・)倍に変わ
る複数種類の符号を、夫々の符号を解読する受信器に送
信するのに、信号線が符号の種類数だけ必要であり、信
号線の数が多い問題点がある。
本発明は、同時には1種類の符号しか送信しない、Hレ
ベルは同一幅で、Lレベルの幅は該Hレベルの幅のN
(N=0.1,2,3. ・・・)倍に変わる複数種
類の符号を、1本の信号線を用いて、夫々の符号を解読
する符号受信器に送信出来る符号送受信方式の提供を目
的としている。
ベルは同一幅で、Lレベルの幅は該Hレベルの幅のN
(N=0.1,2,3. ・・・)倍に変わる複数種
類の符号を、1本の信号線を用いて、夫々の符号を解読
する符号受信器に送信出来る符号送受信方式の提供を目
的としている。
第1図は本発明の原理ブロック図である。
第1図に示す如く1.Hレベルは同一幅で、Lレベルの
幅は該Hレベルの幅のN (N=0.1,2゜3、・・
・)倍に変わる夫々の符号を連続して出力する複数の符
号送信器1,2,3. ・・・の出力をオア回路5を
通し一本の信号線6を介して受信側に送信するようにす
る。
幅は該Hレベルの幅のN (N=0.1,2゜3、・・
・)倍に変わる夫々の符号を連続して出力する複数の符
号送信器1,2,3. ・・・の出力をオア回路5を
通し一本の信号線6を介して受信側に送信するようにす
る。
受信側では、符号が入力すると、送信される符号を取り
込み間違いなくデコード出来るクロックを発生ずるクロ
ック発生回路7及び、このクロックを用い、入力符号を
取り込み直並列変換するシフトレジスタ8及び該シフト
レジスタの並列出力を入力しデコードし符号対応の所定
の端子位置に出力するデコード回路9を設け、 該デコード回路の出力の上記符号対応の所定端子位置夫
々に、夫々の符号を解読する符号受信器1o、11,1
2. ・・・を夫々接続しておき、送信された符号を
夫々対応の符号を解読する符号受信器にて受信するよう
に構成する。
込み間違いなくデコード出来るクロックを発生ずるクロ
ック発生回路7及び、このクロックを用い、入力符号を
取り込み直並列変換するシフトレジスタ8及び該シフト
レジスタの並列出力を入力しデコードし符号対応の所定
の端子位置に出力するデコード回路9を設け、 該デコード回路の出力の上記符号対応の所定端子位置夫
々に、夫々の符号を解読する符号受信器1o、11,1
2. ・・・を夫々接続しておき、送信された符号を
夫々対応の符号を解読する符号受信器にて受信するよう
に構成する。
〔作 用〕1
本発明によれば、同時には1種類の符号しか送信しない
、■ルベルは同一幅で、Lレベルの幅は該Hレベルの幅
のN (N=0.1,2,3. ・・・)倍に変わる
複数種類の符号を、夫々の符号を解読する符号受信器に
送信するのに、−本の信号綿6を介して受信側に送信す
る。
、■ルベルは同一幅で、Lレベルの幅は該Hレベルの幅
のN (N=0.1,2,3. ・・・)倍に変わる
複数種類の符号を、夫々の符号を解読する符号受信器に
送信するのに、−本の信号綿6を介して受信側に送信す
る。
受信側では、クロック発生回路7にて発生したクロック
を用い、送られてきた符号をシフトレジスタ8に取り込
み、並列信号に変換し、デコード回路9にてデコードし
、符号対応の所定の端子位置に接続されている該符号を
解読する符号受信器に入力する。
を用い、送られてきた符号をシフトレジスタ8に取り込
み、並列信号に変換し、デコード回路9にてデコードし
、符号対応の所定の端子位置に接続されている該符号を
解読する符号受信器に入力する。
即ち、信号線は1本で、複数種類の符号を、夫々の符号
を解読出来る符号受信器に入力させることが出来る。
を解読出来る符号受信器に入力させることが出来る。
〔実施例]
以下本発明の1実施例に付き図に従って説明する。
第2図は本発明の実施例の受信側のブロック図、第3図
は第2図の場合の各部の波形のタイムチャートで〔A〕
〔B〕 〔C〕 〔D〕はレベルO。
は第2図の場合の各部の波形のタイムチャートで〔A〕
〔B〕 〔C〕 〔D〕はレベルO。
レベル1.レベル2.レベル3の符号を受(tした場合
を示し、(A)〜(R)は夫々第2図のa〜r点に対応
している。
を示し、(A)〜(R)は夫々第2図のa〜r点に対応
している。
送信側は、従来のレベルO符号送信器l、レベル1符号
送信器2、レベル2符号送信器3、レベル3符号送信器
4を用い、出力を第1図に示す如く、オア回路5に入力
し、オア回路5の出力は1本の信号線6を介して受信側
に送信するようにする。
送信器2、レベル2符号送信器3、レベル3符号送信器
4を用い、出力を第1図に示す如く、オア回路5に入力
し、オア回路5の出力は1本の信号線6を介して受信側
に送信するようにする。
受信側は、第2図に示す如く、まず符号が入力すると、
入力する符号を取り込み正確にデコード出来るクロック
を発生するクロック発生回路7を起動する。
入力する符号を取り込み正確にデコード出来るクロック
を発生するクロック発生回路7を起動する。
このクロック発生回路7につき、第3図(A)の(A)
〜(E)を用いて説明する。
〜(E)を用いて説明する。
受信側では、最初はリセットを行う。
リセットされると、ナンド回路22の出力はHレベルで
、ナンド回路21に入力しており、符号が入力すると、
Hレベルへの立ち上がり点にて、ナンド回路21の出、
力は(A)に示す如くHレベルに立ち上がりナンド回路
23に入力する。
、ナンド回路21に入力しており、符号が入力すると、
Hレベルへの立ち上がり点にて、ナンド回路21の出、
力は(A)に示す如くHレベルに立ち上がりナンド回路
23に入力する。
入力すると、最初は遅延素子24の出力は(D)に示す
如くHレベルであり、ナンド回路23の出力は(B)に
示す如くLレベルとなり、遅延素子24にて(D)に示
す如く遅延されてナンド回路23に入力し、出力を(B
)に示す如くHレベルとする。
如くHレベルであり、ナンド回路23の出力は(B)に
示す如くLレベルとなり、遅延素子24にて(D)に示
す如く遅延されてナンド回路23に入力し、出力を(B
)に示す如くHレベルとする。
この■(レベルは又遅延素子24にて遅延されナンド回
路23に入力しくB)に示す如く出力をLレベルとし、
このLレベルは又遅延素子24にて遅延されナンド回路
23に入力しくB)に示す如(出力をHレベルとする如
き動作を操り返し、(B)に示す如きクロックが生成さ
れる。
路23に入力しくB)に示す如く出力をLレベルとし、
このLレベルは又遅延素子24にて遅延されナンド回路
23に入力しくB)に示す如(出力をHレベルとする如
き動作を操り返し、(B)に示す如きクロックが生成さ
れる。
この場合(B)に示すクロックのHレベルの幅は符号の
Hレベルの幅に等しく、入力する符号を取り込め正確に
デコード出来るように遅延素子24の遅延量は調整しで
ある。
Hレベルの幅に等しく、入力する符号を取り込め正確に
デコード出来るように遅延素子24の遅延量は調整しで
ある。
遅延素子24の遅延量が1/2である中点よりは(C)
に示す如き信号を取り出し、ナンド回路23の(B)に
示すクロックとの排他的否定論理和を排他的否定論理和
回路25にてとると、出力は(E)に示す如き1/2分
周したものとなり、このクロックがシフトレジスタ8及
びデコード回路9に送られる。
に示す如き信号を取り出し、ナンド回路23の(B)に
示すクロックとの排他的否定論理和を排他的否定論理和
回路25にてとると、出力は(E)に示す如き1/2分
周したものとなり、このクロックがシフトレジスタ8及
びデコード回路9に送られる。
次に、入力符号がレベル0の場合について第3図(A)
の(F)〜(R)を用いて説明する。
の(F)〜(R)を用いて説明する。
す
この符号はシフトレジスタ8のフ会ツブフロップ(以下
FF。と称す)26に入力し、次々とFF27.28,
29.30に送られ、夫々の出力は(F)〜(J)に示
す如き波形となり、デコード回路9に入力する。
FF。と称す)26に入力し、次々とFF27.28,
29.30に送られ、夫々の出力は(F)〜(J)に示
す如き波形となり、デコード回路9に入力する。
デコード回路9では、FF26及びFF27の出力はレ
ベルOの符号を出力するアンド回路32に入力しており
、FF26の出力及びFF27の出力をノット回路37
にて反転した出力及びFF28の出力はレベル1の符号
を出力するアンド回路33に入力しており、FF26の
出力及びFF27の出力をノット回路37にて反転した
出力及びFF28の出力をノット回路38にて反転した
出力及びFF29の出力はレベル2の符号を出力するア
ンド回路34に入力しており、FF26の出力及びFF
27の出力をノット回路37にて反転した出力及びFF
28の出力をノット回路38にて反転した出力及びFF
29の出力の出力をソフト回路39にて反転した出力及
びFF30の出力はレベル3の符号を出力するアンド回
路35に入力している。
ベルOの符号を出力するアンド回路32に入力しており
、FF26の出力及びFF27の出力をノット回路37
にて反転した出力及びFF28の出力はレベル1の符号
を出力するアンド回路33に入力しており、FF26の
出力及びFF27の出力をノット回路37にて反転した
出力及びFF28の出力をノット回路38にて反転した
出力及びFF29の出力はレベル2の符号を出力するア
ンド回路34に入力しており、FF26の出力及びFF
27の出力をノット回路37にて反転した出力及びFF
28の出力をノット回路38にて反転した出力及びFF
29の出力の出力をソフト回路39にて反転した出力及
びFF30の出力はレベル3の符号を出力するアンド回
路35に入力している。
又これ等のアンド回路32〜35の出力は、スキュウ歪
を無くする為にFF36を介して夫々レベルO符号受信
器10.レベル1符号受信器11゜レベル2符号受信器
12.レベル3符号受信器13に接続されている。
を無くする為にFF36を介して夫々レベルO符号受信
器10.レベル1符号受信器11゜レベル2符号受信器
12.レベル3符号受信器13に接続されている。
従って、この場合、アンド回路32には(F)(G)に
示す波形が入力するので、アンド回路32の出力は(K
)に示す如きレベルOの符号となりFF36を介して(
L)に示す如きレベル0の符号でレベル0符号受信器1
0に入力し解読される。
示す波形が入力するので、アンド回路32の出力は(K
)に示す如きレベルOの符号となりFF36を介して(
L)に示す如きレベル0の符号でレベル0符号受信器1
0に入力し解読される。
一方アンド回路33,34.35には、FF26〜30
の出力の何れか及びソフト回路37〜39の何れかを介
してLレベルが入力しており、出力は、(M)(0)(
Q)に示す如くLレベルとなり、FF36を介した出力
も(N)(P)(R)に示す如くLレベルで、レベル1
符号受信器11、レベル2符号受信器12.レベル3符
号受信器13には符号は入力しない。
の出力の何れか及びソフト回路37〜39の何れかを介
してLレベルが入力しており、出力は、(M)(0)(
Q)に示す如くLレベルとなり、FF36を介した出力
も(N)(P)(R)に示す如くLレベルで、レベル1
符号受信器11、レベル2符号受信器12.レベル3符
号受信器13には符号は入力しない。
尚クロック発生回路7の動作は、他レベルの信号が入力
した時も同じ動作をするので、以下省略する。
した時も同じ動作をするので、以下省略する。
次にレベル1の符号が入力した場合につき第3図(B)
を用いて説明する。
を用いて説明する。
レベル1の符号がシフトレジスタ8のFFZ6に入力す
ると次々と送られ、出力は第3図CB)の(F)〜(J
)に示す如き波形となる。
ると次々と送られ、出力は第3図CB)の(F)〜(J
)に示す如き波形となる。
この場合は、アンド回路33には、(F)に示す波形、
(G)の反転波形、 (H)に示す波形が入力してお
り、出力は(M)に示す如きレベル1を示す波形となり
、FF36を介して(N)に示す如きレベル10波形で
レベル1符号受信器11に入力し解読される。
(G)の反転波形、 (H)に示す波形が入力してお
り、出力は(M)に示す如きレベル1を示す波形となり
、FF36を介して(N)に示す如きレベル10波形で
レベル1符号受信器11に入力し解読される。
一方アンド回路32.34.35には、FF26〜30
の出力の何れか及びソフト回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(0)(
Q)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベルO符号受信器10.レベル2
符号受信器12、レベル3符号受信器13には符号は入
力しない。
の出力の何れか及びソフト回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(0)(
Q)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベルO符号受信器10.レベル2
符号受信器12、レベル3符号受信器13には符号は入
力しない。
次にレベル2の符号が入力した場合につき第3図(C)
を用いて説明する。
を用いて説明する。
レベル2の符号がシフトレジスタ8のFF26に入力す
ると次々と送られ、出力は第3図(C)の(F)〜(J
)に示す如き波形となる。
ると次々と送られ、出力は第3図(C)の(F)〜(J
)に示す如き波形となる。
この場合は、アンド回路34には、(F)に示す波形、
(G)の反転波形、 (H)の反転波形。
(G)の反転波形、 (H)の反転波形。
(T)に示す波形が入力しており、出力は(0)に示す
如きレベル2を示す波形となり、FF36ヲ介して(P
)に示す如きレベル2の波形でレベル2符号受信器12
に入力し解読される。
如きレベル2を示す波形となり、FF36ヲ介して(P
)に示す如きレベル2の波形でレベル2符号受信器12
に入力し解読される。
一方アンド回路32.33.35には、FF26〜30
の出力の何れか及びノア)回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(M)(
Q)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベル0符号受信器10.レベル1
符号受信器12、レベル3符号受信器13には符号は入
力しない。
の出力の何れか及びノア)回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(M)(
Q)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベル0符号受信器10.レベル1
符号受信器12、レベル3符号受信器13には符号は入
力しない。
次にレベル3の符号が入力した場合につき第3図CD)
を用いて説明する。
を用いて説明する。
レベル3の符号がシフトレジスタ8のFF26に入力す
ると次々と送られ、出力は第3図CD)の(F)〜(J
)に示す如き波形となる。
ると次々と送られ、出力は第3図CD)の(F)〜(J
)に示す如き波形となる。
この場合は、アンド回路35には、(F)に示す波形、
(G)の反転波形、 (H)の反転波形。
(G)の反転波形、 (H)の反転波形。
(1)の反転波形、 (J)に示す波形が入力しており
、出力は(Q)に示す如きレベル3を示す波形となり、
FF36を介して(R)に示す如きレベル3の波形でレ
ベル3符号受信器13に入力し解読される。
、出力は(Q)に示す如きレベル3を示す波形となり、
FF36を介して(R)に示す如きレベル3の波形でレ
ベル3符号受信器13に入力し解読される。
一方アンド回路32,33.34には、FF26〜30
の出力の何れか及びノット回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(M)(
0)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベル0符号受信器10.レベル1
符号受信器12、レベル2符号受信器12には符号は入
力しない。
の出力の何れか及びノット回路37〜39の何れかを介
してLレベルが入力しており、出力は、(K)(M)(
0)に示す如くLレベルとなり、FF36を介した出力
も当然Lレベルで、レベル0符号受信器10.レベル1
符号受信器12、レベル2符号受信器12には符号は入
力しない。
即ち、同時には1種類の符号しか送信しない、Hレベル
は同一幅で、Lレベルの幅は該Hレベルの幅のN (N
=0.1,2,3. ・・・)倍に変わる複数種類の
符号を、1本の信号線を用いて、送信しても、夫々の符
号を解読する符号受信器にて受信出来るようになる。
は同一幅で、Lレベルの幅は該Hレベルの幅のN (N
=0.1,2,3. ・・・)倍に変わる複数種類の
符号を、1本の信号線を用いて、送信しても、夫々の符
号を解読する符号受信器にて受信出来るようになる。
尚符号の種別が増加した場合は、受信側のシフトレジス
タの段数を増加し、デコード回路の論理回路を増加すれ
ばよい。
タの段数を増加し、デコード回路の論理回路を増加すれ
ばよい。
以上詳細に説明せる如く本発明によれば、同時には1種
類の符号しか送信しない、Hレベルは同一幅で、Lレベ
ルの幅は該Hレベルの幅のN (N=0.1,2.3.
・・・)倍に変わる複数種類の符号を、1本の信号
線を用いて、送信しても、夫々の符号を解読する符号受
信器にて受信出来る 、ようになる効果がある。
類の符号しか送信しない、Hレベルは同一幅で、Lレベ
ルの幅は該Hレベルの幅のN (N=0.1,2.3.
・・・)倍に変わる複数種類の符号を、1本の信号
線を用いて、送信しても、夫々の符号を解読する符号受
信器にて受信出来る 、ようになる効果がある。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例の受信側のブロック図、第3図
は第2図の場合の障害種別符号受信時の各部の波形のタ
イムチャート、 第4図は1例の送信符号を示す図、 第5図は従来例の符号送受信方式のブロック図である。 図において、 1は符号送信器、レベル0符号送信器、2は符号送信器
、レベル1符号送信器、3は符号送信器、レベル2符号
送信器、4はレベル3符号送信器、 5はオア回路、 6.41〜44は信号線、 7はクロック発生回路、 8はシフトレジスタ、 9はデコード回路、 10は符号受信器、レベルO符号受信器、11は符号受
信器、レベル1符号受信器、12は符号受信器、レベル
2符号受信器、13はレベル3符号受信器、 20.31.37〜39はノット回路、21〜23はナ
ンド回路、 24は遅延素子、 25は排他的否定論理和回路、 リ 26〜30.36はフ恭ツブフロップ、32〜35はア
ンド回路を示す。
は第2図の場合の障害種別符号受信時の各部の波形のタ
イムチャート、 第4図は1例の送信符号を示す図、 第5図は従来例の符号送受信方式のブロック図である。 図において、 1は符号送信器、レベル0符号送信器、2は符号送信器
、レベル1符号送信器、3は符号送信器、レベル2符号
送信器、4はレベル3符号送信器、 5はオア回路、 6.41〜44は信号線、 7はクロック発生回路、 8はシフトレジスタ、 9はデコード回路、 10は符号受信器、レベルO符号受信器、11は符号受
信器、レベル1符号受信器、12は符号受信器、レベル
2符号受信器、13はレベル3符号受信器、 20.31.37〜39はノット回路、21〜23はナ
ンド回路、 24は遅延素子、 25は排他的否定論理和回路、 リ 26〜30.36はフ恭ツブフロップ、32〜35はア
ンド回路を示す。
Claims (1)
- 【特許請求の範囲】 Hレベルは同一幅で、Lレベルの幅は該Hレベルの幅の
N(N=0、1、2、3、・・・)倍に変わる夫々の符
号を連続して出力する符号送信器(1、2、3、・・・
)を有し、同時には1個の符号送信器の符号を送信し、
受信側では、夫々の符号を解読する符号受信器(10、
11、12、・・・)にて夫々受信する、符号送受信方
式において、 該複数の符号送信器(1、2、3、・・・)の出力をオ
ア回路(5)を通し一本の信号線(6)を介して受信側
に送信するようにし、 受信側では、符号が入力すると送信される符号を取り込
み間違いなくデコード出来るクロックを発生するクロッ
ク発生回路(7)及び、このクロックを用い、入力符号
を取り込み直並列変換するシフトレジスタ(8)及び該
シフトレジスタの並列出力を入力しデコードし符号対応
の所定の端子位置に出力するデコード回路(9)を設け
、 該デコード回路の出力の上記符号対応の所定端子位置夫
々に、夫々の符号を解読する上記符号受信器(10、1
1、12、・・・)を夫々接続しておき、送信された符
号を夫々対応の符号を解読する符号受信器にて受信する
ようにしたことを特徴とする符号送受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29832487A JPH01138843A (ja) | 1987-11-26 | 1987-11-26 | 符号送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29832487A JPH01138843A (ja) | 1987-11-26 | 1987-11-26 | 符号送受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138843A true JPH01138843A (ja) | 1989-05-31 |
Family
ID=17858181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29832487A Pending JPH01138843A (ja) | 1987-11-26 | 1987-11-26 | 符号送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138843A (ja) |
-
1987
- 1987-11-26 JP JP29832487A patent/JPH01138843A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5624781B2 (ja) | 通信システム、データ送信装置、およびデータ受信装置 | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| JPS63195743A (ja) | 遷移の誤りを検出する装置 | |
| CN114362770B (zh) | 数据发送器件、数据接收器件、电子装置以及方法 | |
| US4642810A (en) | Repetitive sequence data transmission system | |
| US5510786A (en) | CMI encoder circuit | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| US4739505A (en) | IC chip error detecting and correcting apparatus with automatic self-checking of chip operation | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JPH1131084A (ja) | パリティチェック回路 | |
| JP2555582B2 (ja) | Cmi符号誤り検出回路 | |
| JPH03297236A (ja) | データ伝送方式 | |
| JPH0865346A (ja) | コード化信号伝送システム | |
| JP3245622B2 (ja) | パターン比較方法 | |
| JPH01101028A (ja) | 符号化回路 | |
| KR100226021B1 (ko) | 패리티 체크 기능을 갖는 코드 변환 회로 | |
| SU1131035A1 (ru) | Устройство дл обмена информацией | |
| JP2759607B2 (ja) | 同期信号検出装置 | |
| JPH02240753A (ja) | 非同期通信用ic | |
| EP0400551B1 (en) | Coded transmission system with initializing sequence | |
| SU1603391A1 (ru) | Универсальный коммутатор магистралей | |
| SU1478218A1 (ru) | Устройство дл контрол информации | |
| JPH0865277A (ja) | シリアルデータ伝送方法 | |
| JPS6160039A (ja) | mB1P符号信号のパリテイビツト同期方式 |