JPH0865346A - コード化信号伝送システム - Google Patents

Abstract

(57)【要約】 【目的】 ユニット間又は装置間等で複数の信号をコー
ド化して伝送するコード化信号伝送システムに関し、回
路規模を縮小する。 【構成】 ユニット又は装置の送信側１は、クロック信
号ＣＬＫと、カウンタ９及びデコーダ１０によるフレー
ム末尾パルスＥＰと、コード化部７により複数の信号を
コード化してシフトレジスタ８により直列化されたコー
ド化信号ＣＳとを送出する構成を有し、受信側２は、ク
ロック信号ＣＬＫによって順次シフトしてコード化信号
ＣＳを受信するシフトレジスタ３と、フレーム末尾パル
スＥＰのタイミングでシフトレジスタ３からの並列のコ
ード化信号を復号して状態受信部５に加える論理処理部
４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ユニット間又は装置間
で各種の信号をコード化して伝送するコード化信号伝送
システムに関する。プリント基板に各種電子部品を搭載
して構成したユニットをバックボードパネル等によって
相互間を接続し、ユニット間で制御信号や警報信号等の
各種信号を伝送する場合、例えば、６４の監視点から得
られた警報信号をユニット間で伝送する場合、監視点対
応に１ビットを割当てると、６４ビットを伝送する必要
があるが、これをコード化すると、６ビットで済むこと
になる。従って、コード化により伝送ビットを削減する
ことができる。又このコード化信号を直列化して伝送す
ることにより、ユニット間の接続回線数を削減すること
ができる。

【０００２】

【従来の技術】図９は従来例の説明図であり、４１，４
２はユニット又は装置等の送信側と受信側、４３はシフ
トレジスタ、４４は論理処理部、４５は状態受信部、４
６は状態伝達元、４７はコード化部、４８はシフトレジ
スタ、４９はカウンタ、５０はデコーダ、５１はカウン
タ、５２はデコーダ、ＣＬＫはクロック信号、ＦＰはフ
レームの先頭を示すフレームパルス、ＥＰはフレームの
末尾を示すフレーム末尾パルス、ＣＳはコード化信号を
示す。

【０００３】ユニット間又は装置間等に於ける送信側４
１から受信側４２に、クロック信号ＣＬＫと、フレーム
パルスＦＰと、コード化信号ＣＳとを送出する。この送
信側４１の状態伝達元４６は、複数の制御信号や監視信
号等をまとめて受信側４２へ伝送する為のもので、複数
種類の信号をコード化部４７に加える。このコード化部
４７は、２ⁿ 種類の信号をｎビットのコード化信号に変
換するものであり、このｎビットの並列のコード化信号
をシフトレジスタ４８にセットし、クロック信号ＣＬＫ
に従って直列のコード化信号ＣＳとして受信側４２に送
出する。

【０００４】又カウンタ４９はクロック信号ＣＬＫをカ
ウントし、シフトレジスタ４８にセットタイミング信号
を加えると共に、デコーダ５０にカウント内容を加え、
デコーダ５０からフレームの先頭を示すフレームパルス
ＦＰを出力する。

【０００５】受信側４２は、コード化信号ＣＳをシフト
レジスタ４３により順次シフトして受信し、並列出力信
号を論理処理部４４に加える。又カウンタ５１はフレー
ムパルスＦＰをリセットパルスとしてクロック信号ＣＬ
Ｋをカウントし、そのカウント内容をデコーダ５２によ
りデコードしてフレーム末尾パルスＥＰを形成し、論理
処理部４４に加える。論理処理部４４は、このフレーム
末尾パルスＥＰが加えられたタイミングでコード化信号
の復号出力信号を、マイクロプロセッサ等からなる状態
受信部４５に加える。

【０００６】図１０は従来例のコードの説明図であり、
ｎ＝４とし、１６種類の状態を４ビットでコード化した
場合を示す。このコードを用いた場合、コード化部４７
は、状態伝達元４６からの１６種類の信号が入力され、
４ビットのコード化信号を出力する。そして、シフトレ
ジスタ４８によって直列に変換されて送出される。受信
側４２では、シフトレジスタ４３によって４ビット並列
のコード化信号に変換し、論理処理部４４に加える。論
理処理部４４はフレーム末尾パルスＥＰのタイミングの
復号出力信号を状態受信部４５に加える。

【０００７】図１１は従来例の動作説明図であり、
（ａ）はクロック信号ＣＬＫ、（ｂ）はフレームパルス
ＦＰ、（ｃ）はフレーム末尾パルスＥＰ、（ｄ）はコー
ド化信号ＣＳを示す。送信側４１から受信側４２へ、
（ａ）に示すクロック信号ＣＬＫと、（ｂ）に示すフレ
ームパルスＦＰと、（ｄ）に示す４ビットを１フレーム
としたコード化信号ＣＳとを送出する。受信側４２で
は、フレームパルスＦＰによってカウンタ５１をリセッ
トし、クロック信号ＣＬＫをカウントして、１フレーム
分のクロック信号ＣＬＫをカウントした時、デコーダ５
２から（ｃ）に示す１フレーム分の受信完了を表すフレ
ーム末尾パルスＥＰが論理処理部４４に加えられ、論理
処理部４４は、このフレーム末尾パルスＥＰのタイミン
グで、１フレーム分の復号出力信号として状態受信部４
５に転送する。

【０００８】

【発明が解決しようとする課題】ユニット間や装置間に
於ける多数種類の制御信号や監視信号を伝送する場合、
信号線数を少なくすることが要望されており、前述のよ
うに、コード化によって伝送ビット数を削減し、且つ直
列化して伝送することにより信号線数を削減することが
できる。この直列のコード化信号は、図１１に示すよう
に、１フレーム分として伝送するものであるから、受信
側ではそのフレームの末尾を認識して、復号出力するこ
とが必要となる。

【０００９】その為に、受信側４２に於いては、カウン
タ５１とデコーダ５２とにより、１フレームの末尾を示
すフレーム末尾パルスＥＰを形成し、論理処理部４４に
於ける復号出力タイミングとするものである。従って、
１フレームのビット数が多くなると、カウンタ５１及び
デコーダ５２の回路規模がそれに伴って大きくなる問題
がある。本発明は、コード化信号の受信回路規模を縮小
することを目的とする。

【００１０】

【課題を解決するための手段】本発明のコード化信号伝
送システムは、図１を参照して説明すると、ユニット間
又は装置間で複数の信号をコード化し、このコード化し
た信号を直列にクロック信号ＣＬＫと共に送信側１から
受信側２へ伝送するコード化信号伝送システムに於い
て、送信側１は、クロック信号ＣＬＫと、直列化された
コード化信号ＣＳと、このコード化信号のフレーム末尾
パルスＥＰとを送出する構成を有し、又受信側２は、ク
ロック信号ＣＬＫを基にコード化信号ＣＳを並列化する
シフトレジスタ３と、このシフトレジスタ３により並列
化されたコード化信号をフレーム末尾パルスＥＰのタイ
ミングで復号化して出力する論理処理部４とを備えてい
る。

【００１１】又ユニット間又は装置間で複数の信号をコ
ード化し、このコード化した信号を直列にクロック信号
ＣＬＫと共に送信側１から受信側２へ伝送するコード化
信号伝送システムに於いて、送信側１は、一つのコード
化信号の循環シフトによって得られる単一又は複数のパ
ターンを同一のコードに割当てたコード化信号を直列に
クロック信号ＣＬＫと共に送出する構成を有し、受信側
２は、コード化信号をクロック信号ＣＬＫによって順次
シフトするシフトレジスタ３と、このシフトレジスタ３
の並列出力信号を復号化して出力する論理処理部とを備
えている。

【００１２】又ユニット間又は装置間で複数の信号をコ
ード化し、このコード化した信号を直列にクロック信号
ＣＬＫと共に送信側１から受信側２へ伝送するコード化
信号伝送システムに於いて、送信側１は、一つのコード
化信号の循環シフトによって得られる単一又は複数のパ
ターンで、且つ“１”（又は“０”） のビットが奇数
（又は偶数）のパターンを同一のコードに割当てたコー
ド化信号を直列にクロック信号ＣＬＫと共に送出する構
成を有し、受信側２は、コード化信号をクロック信号に
よって順次シフトするシフトレジスタ３と、このシフト
レジスタの並列出力信号を復号化して出力する論理処理
部とを備えている。

【００１３】

【作用】送信側１では、状態伝達元６からの信号をコー
ド化部７によってコード化し、シフトレジスタ８に於い
てクロック信号ＣＬＫに従って直列に変換したコード化
信号ＣＳを送出する。又カウンタ９及びデコーダ１０等
によってフレームの末尾を示すフレーム末尾パルスＥＰ
を生成して受信側２へ送出する。受信側２は、コード化
信号ＣＳをシフトレジスタ３に加え、クロック信号ＣＬ
Ｋに従ってシフトして受信し、並列出力信号を論理処理
部４に加え、送信側１からのフレーム末尾パルスＥＰの
タイミングで復号化出力信号を状態受信部５に加える。
従って、受信側２に於いては、フレーム末尾パルスＥＰ
を形成する為のカウンタやデコーダを必要としないの
で、回路規模を縮小することができる。

【００１４】又送信側１のコード化部７に於いて、一つ
のコード化信号を循環シフトした時に得られる単一又は
複数のパターンを同一のコードに割当てる。例えば、４
ビットの“０１０１”は、循環シフトにより“１０１
０”となる。従って、この二つのパターンを同一のコー
ドとする。そして、このコード化信号を連続的に送信す
る。受信側２では、シフトレジスタ３によってコード化
信号ＣＳを並列化するものであるが、その並列出力タイ
ミングが送信側１と同期がとれない場合でも、復号する
ことができる。即ち、前述の場合、“０１０１”又は１
クロック信号ＣＬＫ分のずれによる“１０１０”も同一
のコードとして復号する。従って、送信側１は、フレー
ムパルス及びフレーム末尾パルスを形成する構成を必要
としないことになる。

【００１５】又送信側１のコード化部７に於いて、一つ
のコード化信号を循環シフトした時に得られる単一又は
複数のパターンで且つ“１”（又は“０”）が奇数（又
は偶数）のパターンを同一のコードとして割当てる。例
えば、“１”を偶数とした場合に、前述の“０１０
１”，“１０１０”を一つのコードとして割当て、又
“０１１１”，“００１０”等は、“１”が奇数である
から使用しない。従って、受信側２に於いては、シフト
レジスタ３による並列化のタイミングの制約が緩和され
ると共に、伝送ビット誤りによる誤復号を回避すること
ができる。

【００１６】

【実施例】図１は本発明の第１の実施例の説明図であ
り、１は送信側、２は受信側で、それぞれユニット又は
装置に設けられ、バックボードパネル等の配線を介して
相互に接続される。送信側１は、複数種類の制御信号や
監視信号等をまとめる状態伝達元６からコード化部７に
２ⁿ 種類の信号を入力し、ｎビットのコード化信号に変
換する。このｎビットのコード化信号をシフトレジスタ
８に加え、クロック信号ＣＬＫをカウントするカウンタ
９の出力信号によってセットし、クロック信号ＣＬＫに
従って直列に変換したコード化信号ＣＳを受信側２へ伝
送する。

【００１７】又カウンタ９はシフトレジスタ８へセット
タイミングを示すパルスを加えると共に、１フレーム分
のクロック信号ＣＬＫをカウントした時にフレーム末尾
パルスＥＰがデコーダ１０から出力されるように、クロ
ック信号ＣＬＫのカウントの制御を行う。送信側１から
受信側２へは、このフレーム末尾パルスＥＰと、クロッ
ク信号ＣＬＫと、コード化信号ＣＳとが伝送される。

【００１８】受信側２は、シフトレジスタ３によりコー
ド化信号ＣＳをクロックＣＬＫに従って順次シフトして
受信し、並列出力信号を論理処理部４に加え、フレーム
末尾パルスＥＰによって復号出力信号を状態受信部５に
加える。従って、従来例に於ける送信側のカウンタ４９
とデコーダ５０とを流用し、且つ受信側のカウンタ５１
とデコーダ５２（図９参照）を省略することができる。
即ち、回路規模を縮小することができる。

【００１９】図２は本発明の第１の実施例の動作説明図
であり、（ａ）はクロック信号ＣＬＫ、（ｂ）はフレー
ム末尾パルスＥＰ、（ｃ）はコード化信号ＣＳを示す。
コード化信号ＣＳは、４ビットで１フレームを構成した
場合を示し、シフトレジスタ８からクロック信号ＣＬＫ
に同期して直列に送出され、受信側２のシフトレジスタ
３によって並列に変換され、そのフレームの末尾を送信
側からのフレーム末尾パルスＥＰによって表すことがで
きる。なお、フレーム間に空きを形成した場合を示す
が、空きを生じないように、送信側からコード化信号Ｃ
Ｓを連続的に送出し、それぞれのフレームの末尾を示す
フレーム末尾パルスＥＰを送出することも可能である。

【００２０】図３は本発明の第１の実施例の論理処理部
の説明図であり、前述のように、コード化信号ＣＳを４
ビット構成とし、１６種類の状態を表す場合について示
す。同図に於いて、１１₁ 〜１１₁₆及び１２₁ 〜１２₁₆
はアンド回路、１３はインバータ、３はシフトレジス
タ、５は状態受信部である。

【００２１】シフトレジスタ３はクロック信号ＣＬＫに
従ってコード化信号ＣＳを順次シフトして受信し、４ビ
ット並列にして出力する。この４ビット並列出力のコー
ド化信号が例えば“００００”であると、４個のインバ
ータ１３が接続されたアンド回路１１₁ の出力信号が
“１”となり、フレーム末尾パルスＥＰが“１”のタイ
ミングに於いてアンド回路１２₁ の出力信号が“１”と
なる。その時、他のアンド回路１２₂ 〜１２₁₆の出力信
号は“０”となる。従って、状態受信部５は、状態１と
して受信処理することになる。

【００２２】又コード化信号が“０００１”であると、
３個のインバータ１３が接続されたアンド回路１１₂ の
出力信号が“１”となり、フレーム末尾パルスＥＰが
“１”のタイミングに於いてアンド回路１２₂ の出力信
号のみが“１”となる。従って、状態受信部５は状態２
として受信処理することになる。又コード化信号が“１
１１１”であると、インバータ１３が接続されていない
アンド回路１１₁₆の出力信号が“１”となり、フレーム
末尾パルスＥＰが“１”のタイミングに於いてアンド回
路１２₁₆の出力信号のみが“１”となる。従って、状態
受信部５は状態１６として受信処理することになる。

【００２３】図４は本発明の第２の実施例の説明図であ
り、２１は送信側、２２は受信側、２３はシフトレジス
タ、２４は論理処理部、２５は状態受信部、２６は状態
伝達元、２７はコード化部、２８はシフトレジスタ、２
９はカウンタである。

【００２４】この実施例は、送信側２１のコード化部２
７に於いて、一つのコード化信号を循環シフトした時に
得られる単一又は複数のパターンを同一のコードを割当
て、送信側２１から受信側２２へクロック信号ＣＬＫと
コード化信号ＣＳとを連続的に送出するものである。

【００２５】図５は本発明の第２の実施例のコードの説
明図であり、４ビット構成の場合を示し、例えば、“０
０００”は、循環シフトしても同一のパターンであり、
これを状態１とし、又“０００１”を循環シフトする
と、“００１０”，“０１００”，“１０００”の４種
類のパターンとなり、これらを同一の状態２とする。又
“００１１”を循環シフトすると、“０１１０”，“１
１００”，“１００１”の４種類のパターンとなり、こ
れらを同一の状態３とする。又“０１０１”を循環シフ
トすると、“１０１０”となり、２種類のパターンとな
る。この２種類のパターンを状態４とする。又“０１１
１”を循環シフトすると、“１１１０”，“１１０
１”，“１０１１”の４種類のパターンとなり、これら
を同一の状態５とする。同様に、“１１１１”を循環シ
フトしても同一のパターンであり、これを状態６とす
る。

【００２６】図６は本発明の第２の実施例の動作説明図
であり、（ａ）はクロック信号ＣＬＫ、（ｂ）はコード
化信号ＣＳを示す。コード化信号ＣＳはクロック信号Ｃ
ＬＫと共に連続的に伝送するもので、例えば、４ビット
構成のコード化信号ＣＳの場合、先頭から１ビット毎に
シフトしながら、４ビット分を取り出していくと、必ず
正しいコード化信号を抽出することができる。従って、
フレームパルスＦＰ及びフレーム末尾パルスＥＰを用い
ることなく、コード化信号の受信復号が可能となる。

【００２７】図７は本発明の第２の実施例の論理処理部
の説明図であり、２３はシフトレジスタ、２５は状態受
信部、３１₁ 〜３１₆ はアンド回路、３３はインバータ
である。送信側からのクロック信号ＣＬＫとコード化信
号ＣＳとがシフトレジスタ２３に加えられ、コード化信
号ＣＳは４ビット並列に変換される。

【００２８】この場合、アンド回路３１₁ 〜３１₆ は状
態１〜６に対応し、シフトレジスタ２３の並列出力信号
がクロック信号ＣＬＫに従って１ビット分毎にシフトし
たものとなる。従って、例えば、状態２のコード化信号
を受信した時の並列出力信号は、最大３ビット分のシフ
トによってアンド回路３１₂ の出力信号が“１”とな
り、その間は他のアンド回路の出力信号は“０”を継続
する。そして、一つのアンド回路の出力信号が“１”と
なると、それ以後は同期がとれた状態となり、連続的に
伝送されるコード化信号ＣＳを復号することができる。

【００２９】図８は本発明の第３の実施例のコードの説
明図であり、図５に示すコードに対して更に制約を加
え、伝送誤りによる復号誤りを防止するものである。即
ち、循環シフトしたパターンであると共に、“１”又は
“０”が奇数又は偶数となるパターンを同一のコードと
して割当てるものである。例えば、４ビット構成で、偶
数の“１”又は“０”を含むパターンとすると、４種類
の状態１〜４を表すことができる。

【００３０】この場合、論理処理部は、図７に於いて、
インバータ３３を４個接続したアンド回路３１₁ と、イ
ンバータ３３を接続しないアンド回路３１₆ と、インバ
ータ３３を隣接した端子に２個接続したアンド回路と、
インバータ３３を一つおきの端子にそれぞれ接続したア
ンド回路とからなる構成とする。それによって、伝送誤
りにより“１”が“０”に、又はその反対に“０”が
“１”に変化したコード化信号は、復号されないことに
なる。従って、状態受信部２５は誤動作を生じることが
なくなる。

【００３１】前述の各実施例は、コード化信号ＣＳを４
ビット構成とした場合を示すが、更に多数のビット構成
として、多数種類の信号を伝送することも可能である。
又受信側の論理処理部は、図３又は図７に示す構成に限
定されるのではなく、送信側のコード化部のコード化論
理に対応した構成とすることができるものである。

【００３２】

【発明の効果】以上説明したように、本発明は、ユニッ
ト間又は装置間でコード化信号を伝送するシステムに於
いて、送信側１からフレーム末尾パルスＥＰを、クロッ
ク信号ＣＬＫとコード化信号ＣＳと共に受信側２へ伝送
することにより、受信側２に、フレーム末尾パルスＥＰ
を生成する為のカウンタやデコーダを省略することが可
能となり、受信側２の回路規模を縮小することができる
利点がある。

【００３３】又一つのコード化信号の循環シフトによっ
て得られる単一又は複数のパターンを同一のコードに割
当てたコード化信号を伝送することにより、フレームパ
ルスＦＰ及びフレーム末尾パルスＥＰを用いることな
く、受信側に於いて復号することができる。従って、信
号線を１本省略することが可能となり、且つ論理処理部
の構成を簡単化することが可能となる。

【００３４】又一つのコード化信号の循環シフトによっ
て得られる単一又は複数のパターンで且つ“１”のビッ
ト数が奇数又は偶数或いは“０”のビット数が奇数又は
偶数となるパターンを同一のコードに割当てたコード化
信号を伝送することにより、ノイズ等による１ビット誤
りが発生しても、誤認識が生じないので、信頼性を向上
することができる利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の説明図である。

【図２】本発明の第１の実施例の動作説明図である。

【図３】本発明の第１の実施例の論理処理部の説明図で
ある。

【図４】本発明の第２の実施例の説明図である。

【図５】本発明の第２の実施例のコードの説明図であ
る。

【図６】本発明の第２の実施例の動作説明図である。

【図７】本発明の第２の実施例の論理処理部の説明図で
ある。

【図８】本発明の第３の実施例のコードの説明図であ
る。

【図９】従来例の説明図である。

【図１０】従来例のコードの説明図である。

【図１１】従来例の動作説明図である。

【符号の説明】

１ 送信側 ２ 受信側 ３ シフトレジスタ ４ 論理処理部 ５ 状態受信部 ６ 状態伝達元 ７ コード化部 ８ シフトレジスタ ９ カウンタ １０ デコーダ ＣＬＫ クロック信号 ＣＳ コード化信号 ＥＰ フレーム末尾パルス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ユニット間又は装置間で複数の信号をコ
   ード化し、該コード化信号を直列にクロック信号と共に
   送信側から受信側へ伝送するコード化信号伝送システム
   に於いて、 前記送信側は、前記クロック信号と、直列化された前記
   コード化信号と、該コード化信号のフレーム末尾パルス
   とを送出する構成を有し、 前記受信側は、前記クロック信号を基に前記コード化信
   号を並列化するシフトレジスタと、該シフトレジスタに
   より並列化されたコード化信号を前記フレーム末尾パル
   スのタイミングで復号化して出力する論理処理部とを備
   えたことを特徴とするコード化信号伝送システム。
2. 【請求項２】 ユニット間又は装置間で複数の信号をコ
   ード化し、該コード化信号を直列にクロック信号と共に
   送信側から受信側へ伝送するコード化信号伝送システム
   に於いて、 前記送信側は、一つのコード化信号の循環シフトによっ
   て得られる単一又は複数のパターンを同一のコードに割
   当てたコード化信号を直列に前記クロック信号と共に送
   出する構成を有し、 前記受信側は、前記コード化信号を前記クロック信号に
   よって順次シフトするシフトレジスタと、該シフトレジ
   スタの並列出力信号を復号化して出力する論理処理部と
   を備えたことを特徴とするコード化信号伝送システム。
3. 【請求項３】 ユニット間又は装置間で複数の信号をコ
   ード化し、該コード化信号を直列にクロック信号と共に
   送信側から受信側へ伝送するコード化信号伝送システム
   に於いて、 前記送信側は、一つのコード化信号の循環シフトによっ
   て得られる単一又は複数のパターンで、且つ“１”（又
   は“０”）のビットが奇数（又は偶数）のパターンを同
   一のコードに割当てたコード化信号を直列に前記クロッ
   ク信号と共に送出する構成を有し、 前記受信側は、前記コード化信号を前記クロック信号に
   よって順次シフトするシフトレジスタと、該シフトレジ
   スタの並列出力信号を復号化して出力する論理処理部と
   を備えたことを特徴とするコード化信号伝送システム。