JPH01139628U - - Google Patents
Info
- Publication number
- JPH01139628U JPH01139628U JP3463588U JP3463588U JPH01139628U JP H01139628 U JPH01139628 U JP H01139628U JP 3463588 U JP3463588 U JP 3463588U JP 3463588 U JP3463588 U JP 3463588U JP H01139628 U JPH01139628 U JP H01139628U
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- delay circuit
- circuit
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
第１図及び第２図は本考案の一実施例を示し、
第１図は回路図、第２図はタイムチヤートである
。第３図は、従来の回路図である。 １…Ｐチヤンネル型ＭＯＳＦＥＴ、２…Ｎチヤ
ンネル型ＭＯＳＦＥＴ、３ａ，３ｂ…出力保護抵
抗、５…第１の遅延回路、６…第２の遅延回路、
７…ＮＡＮＤゲート、８…ＭＯＳＦＥＴ。
第１図は回路図、第２図はタイムチヤートである
。第３図は、従来の回路図である。 １…Ｐチヤンネル型ＭＯＳＦＥＴ、２…Ｎチヤ
ンネル型ＭＯＳＦＥＴ、３ａ，３ｂ…出力保護抵
抗、５…第１の遅延回路、６…第２の遅延回路、
７…ＮＡＮＤゲート、８…ＭＯＳＦＥＴ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 一対の相補型ＭＯＳＦＥＴが電源・接地間
に直列接続され、その接続点が出力保護抵抗を介
して出力端子に接続される出力回路に於いて、上
記一対の相補型ＭＯＳＦＥＴのゲートに接続され
る第１の遅延回路と、直列接続される第１及び第
２の出力保護抵抗と、その第１の出力保護抵抗に
並列接続されるＭＯＳＦＥＴと、上記第１の遅延
回路より遅延量の大なる第２の遅延回路と、この
遅延回路が入力の一方に接続されて出力が上記Ｍ
ＯＳＦＥＴのゲートに接続される論理ゲートと、
を備え、上記第１の遅延回路に信号が入力される
と共に、上記第２の遅延回路と上記論理ゲートの
他方の入力とに信号が入力され、出力端子から出
力される出力信号が変化するときに上記ＭＯＳＦ
ＥＴをオフさせることを特徴とする出力回路。 (2) 上記論理ゲートをＮＡＮＤゲートで構成す
ることを特徴とする請求項第１項記載の出力回路
。 (3) 上記論理ゲートをＮＯＲゲートで構成する
ことを特徴とする請求項第１項記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3463588U JPH01139628U (ja) | 1988-03-16 | 1988-03-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3463588U JPH01139628U (ja) | 1988-03-16 | 1988-03-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01139628U true JPH01139628U (ja) | 1989-09-25 |
Family
ID=31261335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3463588U Pending JPH01139628U (ja) | 1988-03-16 | 1988-03-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01139628U (ja) |
-
1988
- 1988-03-16 JP JP3463588U patent/JPH01139628U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036327U (ja) | ||
| JPH0476736U (ja) | ||
| JPH0224634U (ja) | ||
| JPH0191337U (ja) | ||
| JPS63125423U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS62151223U (ja) | ||
| JPS6172933U (ja) | ||
| JPS61163420U (ja) | ||
| JPH0172729U (ja) | ||
| JPS6178437U (ja) | ||
| JPS59104217U (ja) | 安定化電源回路 | |
| JPS5535570A (en) | Amplifier circuit using field effect transistor | |
| JPS62177128U (ja) | ||
| JPS6251825U (ja) | ||
| JPS61195127U (ja) | ||
| JPH0373039U (ja) | ||
| JPS5942051U (ja) | 集積回路 | |
| JPS62201532U (ja) | ||
| JPH03130625U (ja) | ||
| JPS61103931U (ja) | ||
| JPH0434748U (ja) | ||
| JPH0165530U (ja) | ||
| JPS63107052U (ja) | ||
| JPH02147934U (ja) |