JPH01140089A - 電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受光素子を利用した電子時計の信号入力装置に
関するものである。

〔従来の技術〕

従来電子時計の信号入力装置としては、リューズや押し
ボタン等の外部操作部材と、この外部操作部材によって
制御されるスイッチによって構成されているものが主流
となっているが、これとは別に時計ケースの防水性能を
考慮してケースを貫通する外部操作部材を使用せず、時
計ケース内に受光素子を配設し、この受光素子への入射
光を外部より制御してスイッチ機能を行わせる構成の信
号入力装置について本出願人は特願昭６１’−１９３０
８号により提案している。

上記先願の入力装置は、受光素子の光入力を一定のレベ
ルで検出して電気信号に変換する受光償−１ｌｌＥ回路
には、コンパレータ等のアナログ回路が使用されるが、
このアナログ回路はデジタル回路に比べて消費電流が多
いため、複数の受光素子に対してそれぞれ受光信号発生
回路を設けることは消費電流の著しい増加となり、小型
のボタン電池を電源とする電子時計では電池寿命が短く
なってしまうという問題に対し、１つの受光信号発生回
路を複数の受光素子に対して時分割に切換えて使用する
ことによって消費電流の低減を図りている。

〔発明が解決しようとする問題点〕

上記先願の入力装置では受光信号発生回路を時分割によ
って間欠的に動作させることにより、可成りの消費電流
低減を行っているが、しかし前記間欠勤作建よる受光素
子の検出は常時性われているので、１回１回の検出動作
に於ける消費電流はわずかでありても長時間に渡る消費
電流は多大なものとなり電子時計の電池寿命に大きな影
響を与える結果となっていた。

本発明の目的は、上記欠点を解決し、受光素子を用いて
外部操作部材を無くするとともに消費電流の増加を最小
限とした信号入力装置を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため本発明に於ける電子時計は下記
構成を有する。

時計ケースの外部光を受光可能に配設された複数の受光
素子と、前記複数の受光素子の光入力を電気信号に変換
する受光信号発生回路と、該受光信号発生回路から出力
される各受光信号の条件に従って制御信号を発生する受
光条件判別回路と、前記制御信号によって制御される被
制御回路を備えた電子時計に於いて、衝撃信号を発生す
るための圧電素子と該圧電素子からの衝撃信号を入力す
ることにより前記受光信号発生回路に対して電源制御信
号を出力する電源制御回路を設け、該電源制御回路は前
記衝撃信号をセット信号として電源供給状態を記憶する
記憶手段と、一定時間経過後にリセット信号を発生して
前記記憶手段をリセットするためのタイマと、前記受光
条件判別回路より出力される制御許可信号を入力するこ
とにより前記記憶手段に対するリセット信号の供給を阻
止する信号阻止手段とを備えてなることを特徴とする。

〔実施例〕

以下図面により本発明の信号入力装置を時刻修正装置に
応用した実施例について説明する。

第１図〜第７図は本発明による電子時計の実施例を示す
ものであり、第２図及び第３図は外観を示す平面図、第
１図はシステムブロック図、第４図は第１図に示す受光
条件判別回路のブロック図、第５図は第１図に示す受光
信号発生回路のブロック図、第６図は第１図に示す電源
制御回路のブロック図、第７図は各部の波形図である。

第２図に於いて、１は電子時計、２はデジタル表示装置
であり、時表示部Ｚ　ａ　ｓ分表示部２ｂ、秒表示部２
ｃを有する。さらにデジタル表示装置２の下部には、３
個の受光素子５．６．７が並べて配設されており、受光
素子５の近傍には「選択スイッチ」を意味する文字ｒｓ
　Ｅ　Ｌ　ＣＴＪが印刷され、又受光素子６の近傍には
「修正スイッチ」を意味する文字ｒｓＥＴＪが印刷され
ている。又本実施例に於いては前記受光素も５．６．７
は、それぞれ太陽電池ブロックによって構成されており
、制御スイッチとしての機能と、エネルギー源としての
機能を兼備しており、しかも受光素子５．６は制御スイ
ッチであることを明示するために、その輪郭部を異る色
彩にて枠取りしている。

第３図は修正制御状態を示すものであり、−点鎖線で示
すごとく、手の指にて受光素子への入射光を制御するこ
とによって後述するごとく信号入力を行うことが出来る
。

第１図は、信号入力装置を時刻修正に応用した電子時計
の構成を示すシステムブロック図であり、１０は基準発
振器、１１は分周回路であり、１秒周期の計時信号ｆｔ
と、高速のクロック信号ｆｃと、３つの分周信号ｆ１、
ｆ２、ｆ３を出力している。

１２は、公知の計時回路であり、秒カウンタ１３、分カ
ウンタ１４、時カウンタ１５と、各カウンタの修正を行
うための修正制御回路１６により構成され、前記計時信
号ｆｔを入力として、時、分、秒の各時刻情報を発生し
、表示駆動回路１７に供給するとともに秒カウンタ１６
は正秒から２秒間だけＯＮとなる正秒信号Ｓｔを出力す
る。２は第２図に示すデジタル表示装置であり、前記表
示駆動回路１７からの信号を入力して時刻表示を行う。

５０はサンプリングパルス発生回路であり、第７図（イ
）、仲）、（ハ）に示すごとく前記分周回路１１の各分
周段よりの分周信号ｆ、、ｆ２を入力し、周期がｆ、で
パルス巾がｆ２のサンプリングパルスＰ、を出力する。

６０は受光信号発生回路であり、入力端チエ３、Ｉ、、
Ｉ７に前記３個の受光素子５．６．７からの光起電圧Ｅ
ｈを入力するとともに入力端子Ｉ８に供給されるサンプ
リング信号Ｐｇに従って出力端子Ｏｓ　、Ｏａ　、Ｏ？
から受光信号Ｐ５、Ｐ、、Ｐ、を出力する。

９０は前記電子時計１の裏蓋に固着された圧電素子であ
り、電子時計１に外部より衝撃を加えることによって衝
撃信号ｐｐを発生する。９１は電源制御回路であり、該
電源制御回路９１は４つの入力端子Ｉ　Ｐ、Ｉ　ｆ、Ｉ
　ｔ、　Ｉ　ｃにそれぞれ圧電素子９０からの衝撃信号
ｐｐ、分周回路１１からの分周信号ｆ３、秒カウンタ１
３からの正秒信号Ｓ【と、後述する受光条件判別回路か
らの修正許可信号Ｐｃを入力するとともに出力端子Ｏｅ
より電源制御信号Ｓｅを出力して前記受光信号発生回路
６００Å力端子Ｉｅに供給する。

２０は受光条件判別回路であり、入力端子Ｉ３、Ｉ６、
Ｉｔに前記受光信号発生回路６０からの受光信号Ｐｓ　
、Ｐａ　、　Ｐ’ｒを入力し、出力端子Ｏｃ、Ｏｓｓ、
Ｏｓｔより、それぞれ、制御許可信号Ｐｃ、修正桁選択
信号Ｐｓｔ、及び修正信号Ｐｓｔを出力し、又入力端子
ＩＣ及びＩｔには後述するごとく修正制御回路１６より
の修正終了信号Ｐｅと、前記分周回路１１よりのクロッ
ク信号ｆｃを入力する。

第５図は、第１図に示す受光信号発生回路６０の構成を
示すブロック図である。

６１は受光量検出回路であり、コンパレータ６２と基準
電圧発生部６６とコンパレータ６２の出力端子をプルダ
ウンする抵抗６４により構成され、コンパレータ６２の
十端子に供給される基準電圧Ｅｒｒと一端子に供給され
る前記受光素子５．６．７からの光起電圧Ｅｈとを比較
し、Ｅｈ　＞　Ｅｒ　ｔの場合の論理１の出力電圧Ｅ、
を発生する。尚前記基準電圧発生部６６はスイッチ動作
を行わせる光起電圧Ｅｈのレベルを任意に設定出来るよ
うに基準電圧Ｅｒｔが可変出来るよう構成されている。

６５は切換回路であり、３個のトランスミッションゲー
ト（以後ＴＧと略記する）６６．６７．６８と、該ＴＧ
６６．６７．６８にサンプリングパルスＰ、を供給する
ためのＡＮＤゲート６９．７０．７１と、該ＡＮＤゲー
ト６９．７０．７１を時分割的に開閉するためのシフト
レジスタ７２とにより構成されている。

上記切換回路６５の動作を第７図に示す各波形に従って
説明する。まずシフトレジスタ７２が第７図に）のごと
く出力端子Ｏ，を指定している状態を考えると、ＡＮＤ
ゲート６９がＯＮされているためサンプリングパルスＰ
、がＡＮＤゲート６９を通過してＰｓ＋となりＴＧ６６
をサンプリングパルスＰ、のパルス巾に相当する時間だ
けＯＮ状態とし、この時間巾だけ前記入力端子Ｉ、に供
給されている光起電圧Ｅｈを前記コンパレータ６２の一
端子に供給する。さらにこのサンプリングパルスＰｓ＋
はシフトレジスタ７２のクロック端子φに供給されてお
り、このサンプリングパルスＰｓ＋の立下りのタイミン
グにてシフトレジスタ７２がシフトされ、第７図（ホ）
のごとく出力端子０２０指定状態に切換られることによ
りＡＮＤゲート７ｏがＯＮとなる。したがって次のサン
プリングパルスＰ３はＡＮＤゲート７０を通過してＰａ
２　となりＴＧ６７をＯＮさせることにより入力端子■
、に供給されている光起電圧Ｅｈをコンパレータ６２の
一端子に供給し、その立下りのタイミングでシフトレジ
スタ７２を第７図（へ）のごとく出力端子０３０指定状
態にシフトさせる。

以下同様にシフトレジスタ７２がＴンプリングパルスＰ
５の供給ごとにシフトされ、その出力端子０１〜０．を
第７図に）、（（ホ）、（へ）のごとく循環指定するこ
とによって、前記入力端子Ｉ、、１．、Ｉ７に供給され
ている光起電圧Ｅｈは、コンパレータ６２の一端子に対
して時分割的に切換供給される。７５．７６．７７は受
光信号記憶用のデータタイプ−フリップフロップ（以後
Ｄ−ＦＦと略記する）である。各Ｄ−ＦＦ７５．７６．
７７の各データ端子りはいずれも前記コンパレータ６２
の出力端子に接続され、Ｄ−ＦＦ７５のクロック端子φ
には、前記ＡＮＤゲート６９を通過したサンプリングパ
ルスＰ　ｓ　＋が、又Ｄ−ＦＦ７６．７７のクロック端
子φには、それぞれＡＮＤゲート７０及びＡＮＤゲート
７１を通過したサンプリングパルスＰ８２、Ｐｓｓが供
給されている。

８０は電源供給用のスイッチトランジスタであり、電源
端子■。。〜■０間に前記受光量検出回路６１と直列接
続され、入力端子１．に供給される電源制御信号Ｓｅに
よってＡＮＤゲート８１がＯＮの時、ゲート端子に供給
されるサンプリングパルスＰ、によってスイッチングさ
れることにより、前記受光量検出回路６１には第７図（
ト）に示すごと（サンプリングパルスＰｓの時間巾だけ
、電源電圧ＥＤＤが供給される。

次に上記構成を有する受光信号発生回路６０の信号変換
動作を説明する。

まず入力端子Ｉｅに電源制御信号Ｓ、が供給されていな
い状態ではＡＮＤゲート８１がＯＦＦとなってスイッチ
トランジスタ８０がＯＦＦ状態となっているため受光量
検出回路６１には電源電圧Ｅｏｏの供給が行われていな
い。この状態に於いてコンパレータ６２は非動作状態と
なっており、その出力端子は抵抗６４によってプルダウ
ンされ、その出力信号Ｅ。は論理０に保持されたいる。

又シフトレジスタ７２は第７図に）に示すごとく出力端
子０１が論理１となっている。この状態に於いて入力端
子１．に電源制御信号Ｓ、が供給されると、サンプリン
グパルスＰ、はＯＮ状態となったＡＮＤゲート８１を介
してスイッチングトランジスタ８０をＯＮにして受光量
検出回路６１を動作状態にすると同時にＡＮＤゲート６
９を通過してサンプリングパルスＰｓ＋となり、ＴＧ６
６をＯＮさせることにより入力端子Ｉ、に供給されてい
る光起電圧Ｅｈをコンパレータ６２の一端子に供給スル
。この結果コンパレータ６２は、基準電圧Ｅｒｆと光起
電圧Ｅｈとの比較を行いＥ　ｒ　ｔ　＞　Ｅ　ｈの場慣
圧Ｅ。を出力し、この出力電圧ＥｏをＤ−ＦＦ７５．７
６．７７の各データ端子りに供給する。そしてこのサン
プリングパルスＰ　ｓ　＋の立下りのタイミングでＤ−
ＦＦ７５のデータ端子りに供給されているＥ、の論理状
態を出力端子Ｑに書込んで記憶させるとともにシフトレ
ジスタ７２をシフトさせ、さらにスイッチングトランジ
スタ８０とＴＧ６６をＯＦＦに復帰させることにより１
回目の受光量検出動作が終了する。そしてこの動作によ
り前記受光素子５の受光量が予め設定された値より多け
ればＤ−ＦＦ７５の出力端子Ｑより受光信号Ｐ、が出力
される。

次に第７図（ハ）に示すサンプリングパルスＰ　Ｓ　２
が供給されるとＴＧ６７がＯＮされることによりコンパ
レータ６２は入力端チエ、に供給されている光起電圧Ｅ
ｈと基準電圧Ｅ　ｒ　ｆとの比較を行℃・、その結果を
Ｄ−ＦＦ７６に記憶させることにより、２回目の受光量
検出動作が終了する。

さらに第７図（／−）に示すサンプリングパルスＰ８３
が供給されるとＴＧ６８がＯＮされることによりコンパ
レータ６２は入力端子■７に供給されている光起電圧Ｅ
ｈと基準電圧Ｅ　ｒ　ｔとの比較を行い、その結果をＤ
−ＦＦ７７に記憶させることにより３回目の受光量検出
動作が終了する。

そして上記１回目〜３回目の受光量検出動作は、サンプ
リングパルスＰｓの供給によって周期的に繰返され、こ
の繰返しごとにＤ−Ｆ　Ｆ　７５．７６．７７の書替え
が行われる。上記動作により受光信号発生回路６０の出
力端子０５、Ｏｏ、０７には前記受光素子５．６．７の
受光量に応じて入力端子Ｉ５、Ｉ。、Ｉ７に供給される
光起電圧Ｅｈのレベルに従って受光信号Ｐ５、Ｐ、、Ｐ
、が出力される。そして上記受光量検出動作は、入力端
チエ。に電源制御信号Ｓｓが供給されてる間繰返される
。

第４図は第１図に示す受光条件判別回路２０の構成を示
すブロック図である。

２４はＮＯＲゲートで受光信号Ｐ、　、Ｐ、が共にＯＦ
Ｆの条件の場合にのみ論理１の信号を発生する。２５は
、Ａ、　Ｎ　Ｄゲートであり、その出力は常時論理０と
なっていて、受光信号Ｐ７とＮＯＲゲート２４の出力信
号とが共に論理１になった場合にのみその出力に論理１
０条件信号Ｓｏを出力する。２６は入力端子Ｉｔよりの
クロック信号ｆＣを入力とするカウンタ、２７は前記カ
ウンタ２６の出力信号にてセットされるＲＳタイプフリ
ップフロップ（以下Ｒ３−ＦＦと略記する）であり、カ
ウンタ２６、Ｒ８−ＦＦ２７によりタイマー回路２８を
構成し、又前記ＮＯＲゲート２４、ＡＮＤゲート２５と
タイマー回路２８により制御許可信号ＰＣを発生する許
可信号発生部３５を構成している。

３０．３１は、パルス化回路、３２．３６はＡＮＤゲー
トであり、該パルス化回路６０．６１とＡＮＤゲート６
２．６６とにより前記修正桁選択信号Ｐｓｉと修正信号
Ｐ　ｓ　ｔを発生する制御信号発生部４０を構成してい
る。

次に第４図に示す受光条件判別回路２０の動作を説明す
る。まず初期条件としてＲ３−ＦＦ２７はリセットされ
ており、その出力Ｑは論理０に保持されているため、出
力端子Ｏｃからの制御許可信号ＰＣは出力されず、又Ｒ
３−ＦＦ２７の出力Ｑを入力とするＡＮＤゲート６２．
６６はＯＦＦ状態となっているため、出力端子Ｏｓｔ及
びＯｓｔからの修正桁選択信号Ｐｓｉ及び修正信号Ｐｓ
ｔも出力されない状態となっている。

次に第２図に示すごとく３個の受光素子５．６．７に対
する受光条件を考えると、中央の受光素子７に入射光が
存在し、両側の２個の受光素子５．６に入射光が存在し
ないという受光条件は、通常の時計の携帯時には、はと
んど存在しない条件である。すなわち通常携帯時の受光
条件としては、３個全部に入射光が存在する場合と３個
全部に存在しない場合がほとんどであり、又洋服の袖な
どによって部分的に被わる場合でも、中央の受光素子７
と両側の２個の受光素子５．６のいずれか一方のみが被
われる結果となり、前記の様に受光素子７のみに入射光
が存在する受光条件は第３図に示すごとく２本の指にて
受光素子５．６を意図的に遮光するか、又は遮光用治具
等を使用しない限り満足し得ないものである。従って第
４図に於いて指等による遮光が行われていない通常時は
各受光信号Ｐ、　、Ｐ、　、Ｐ７はいずれも論理１とな
っているためＮＯＲゲート２４の出力が論理Ｏとなり、
ＡＮＤゲート２５からは条件信号Ｓｏが発生されず論理
Ｏとなっている。

したがってタイマー回路２８は、カウンタ２６がリセッ
トされているため動作を停止している。

（カウンタ２６はリセット端子Ｒが論理００時はりセッ
トされており、論理１０条件信号Ｓｏの供給によってリ
セットが解除されるように構成されている。） 同様に、洋服の袖によって受光素子７に入射光が存在し
ない場合には、受光信号Ｐ７が論理Ｏとなっているため
他の受光素子５．６０条件に関わらず条件信号Ｓｏが発
生されることがない。

上記のごとく通常携帯条件に於いてはＩｔｓ−ＦＦ２７
はリセット端子となって、その出力Ｑが論理０となり、
制御信号発生手段４０のＡＮＤゲート６２．３６は閉じ
られている。

この状態より第３図に一点鎖線で示すごとく２本の指を
セットすると受光素子７のみが入射状態で受光素子５．
６は共に非入射状態となるため、受光信号Ｐ７がＯＮで
、受光信号Ｐ、、Ｐ、が共にＯＦＦとなる。

従って、ＮＯＲゲート２４の出力が論理１となり、ＡＮ
Ｄゲート２５には論理１の条件信号Ｓ。

が発生する。そして、この条件信号Ｓｏは、タイマー回
路２８に供給され、カウンタ２６のリセットを解除する
ことによりカウンタ２６は入力端子Ｉｔより供給される
クロック信号ｆｃの計数を開始し、予め定められたータ
イマー時間（本実施例では１０秒間）が経過すると出力
信号を発生し、Ｒ３−ＦＦ２７をセント状態に反転させ
る。この結果Ｒ８−ＦＦ２７の出力端子Ｑが論理１に反
転することにより出力端子ＯＣより制御許可信号ＰＣが
出力されるとともにＡＮＤゲート６２．６３がＯＮ状態
となって制御信号発生部４０は、制御信号発生状態とな
る。そして、この制御信号発生状態に於いては、第２図
に示す５ＥＬＣＴ用の受光素子５を指によって明暗させ
ると、この明暗によって断続的に出力される受光信号Ｐ
、はパルス化回路６０によってパルス化された後、ｔ’
−Ｎ　Ｄゲート６２を通過して出力端子Ｏｓｔより修正
桁選択信号Ｐ８Ｊとして出力される。又第２図に於ける
ＳＥＴ用の受光素子６を指によって明暗させると、この
明暗による受光信号Ｐ６はパルス化回路３１によってパ
ルス化された後、ＡＮＤゲート６３を通過して出力端子
０８【より修正信号Ｐ　ｍ　ｔとして出力される。

すなわち受光条件判別回路２０は、第３図に示すごとく
、受光素子５．６を暗、受光素子７を明の状態を１０秒
間継続させることによって修正許可状態となり、この状
態に於いては、受光素子５を明暗させることによって修
正桁選択信号Ｐ　ｍ　ｔを発生し、又受光素子６を明暗
させることによって修正信号Ｐｓｔを発生するように動
作し、この修正許可状態は、後述するごとく入力端子Ｉ
ｅに修正終了信号Ｐｅが供給されることによってＲ８−
ＦＦ２７がリセット状態に復帰する迄継続される。

第６図は第１図に示す電源制御回路９１の構成を示すブ
ロック線図である。９２はパルス化回路であり、入力端
子Ｉｐに供給される衝撃信号Ｐ、）のチャタリングを除
去するとともに一定レベル以上の入力に対してパルス信
号Ｐ′ｐを出力する。

９３はＡＮＤゲートであり、入力端子Ｉｔに供給される
正秒信号ＳｔによりてＯＮとなる正秒から２秒間の間に
発生するパルス信号Ｐ′、を通過させる。９４は電源供
給状態゛の記憶手段となる１８−ＦＦであり、該Ｒ３拳
ＦＦ９４はＡＮＤゲート９３を通過するパルス信号ｐ／
ｐをセット信号として出力端子Ｏｃｌに電源制御信号Ｓ
ｅを出力する。９５はタイマーであり前記入力端子■ｆ
に供給される分周信号ｆ３をクロック信号とし、リセッ
ト端子Ｒの解除から一定時間経過後にリセット信号Ｐｒ
を発生して前記Ｒ８−ＦＦ９４のリセット端子Ｒに供給
する。９６はリセット信号の阻止手段となるＯＲゲート
であり、前記入力端子ＩＣに供給される修正許可信号Ｐ
Ｃを通過させてタイマー９５をリセットすることにより
タイマー９５からのリセット信号Ｐ、の発生を阻止する
。

次に第６図に示す電源制御回路９１の動作を説明する。

まず非制御モードに於いてはＲ８−ＦＦ９４がリセット
されており、その出力Ｑは論理０に保持されているため
出力端子Ｏｅからの電源制御信号Ｓｅは出力されず、又
出力Ｑが論理１に保持されているためＯＲゲート９６を
介してタイマー９５はリセットされている。

この状態から第２図に示す電子時計１を、そのデジタル
表示装置２に於ける秒表示部２Ｃが０秒〜１秒の表示状
態にあるときに携帯者の手によって衝撃を加えると第１
図に示す圧電素子９０より衝撃信号Ｐ、が発生し、電源
制御回路９１の入力端子Ｉ、に供給される。

前記パルス化回路９２によってパルス化されたパル艮信
号ｐ／、は入力端子Ｉｔに供給された正秒信号Ｓｔによ
ってＯＮ状態にあるＡＮＤゲート９３を通過し、Ｒ８−
ＦＦ９４の端子Ｓにセット信号として供給されることに
よりＲ８−ＦＦ９２がセットされ、出力Ｑが論理１、出
力Ｑが論理０に反転する。この結果出力Ｑに接続された
出力端子Ｏｅには電源制御信号Ｓｅが出力されることに
よって予備制御モードとなり同時に出力Ｑに接続された
タイマー９５はりセントが解除されることにより計数動
作を開始し、一定時間後にリセット信号Ｐ、を出力して
Ｒ３−ＦＦ９５をリセットすることにより出力端子Ｏｅ
からの電源制御信号Ｓｅの発生が停止され、゛さらに前
記タイマー９５がリセット状態に保持されることにより
非制御モードに復帰する。

以上が前記受光信号発生回路６０に対しタイマー９５に
よって規制された一定時間だけ電源を供給して起動を促
すための予備制御モードであり、この予備制御モードの
期間内に前記受光条件判別回路２０が前記受光素子５．
６．７の制御に基づく制御許可条件を判別出来なかった
場合には前記圧電素子９０からの衝撃信号が該動作によ
って発生したものと認定して非制御モードに復帰するよ
うにしている。

次に制御モードについて説明する。

前記予備制御モードの期間内に前記受光条件判別回路２
０が制御許可条件を判別して制御許可信号Ｐｃを出力す
ると前記電源制御回路９１は入力端子ＩＣに供給された
制御許可信号ＰＣがＯＲゲート９６を介してタイマー９
５をリセット状態に保持してしまうため、タイマー９５
はリセット信号Ｐ「を出力することが出来ず、前記Ｒ３
−ＦＦ９４がセット状態を記憶しつづける。この結果出
力端子Ｏｅからの電源制御信号Ｓｅが出力されつづける
制御モードとなる。

そして、この制御モードは入力端子ＩＣへの制御許可信
号Ｐｃの供給が終了することによってタイマー９５のリ
セットが解除された後、タイマー９５が計数動作を行っ
てリセット信号Ｐ、を出力することにより非制御モード
に復帰する迄継続される。

尚前記タイマー９５の動作時間は前記受光条件判別回路
２０に於けるタイマー回路２８のタイマー時間が１０秒
であることを考慮して本実施例では２０秒としている。

次に第１図により前記受光条件判別回路２０にもとすく
電子時計１の時刻修正動作を説明する。

前述のごとく電源制御回路９１の出力端子Ｏｅより電源
制御信号Ｓｅが出力されていない通常動作状態に於いて
は、受光条件判別回路２０の出力端子Ｏｃより修正許可
信号ＰＣが出力されていないため修正制御回路１６及び
表示駆動回路１７は非修正モードに保たれ・ており、計
時回路１２によって作成された時刻情報は表示駆動回路
１７を介してデジタル表示装置２に時刻表示を行ってい
る。

この状態より時刻修正を行う場合の動作について説明す
る。

前述のごとく携帯者が時刻修正を行う必要が生じた時は
、まず電子時計１のデジタル表示装置２を見ながら秒表
示部２Ｃが０秒〜１秒の表示状態にあるとき前記電子時
計１を手でたたくと前記電源制御回路９１の出力端子Ｏ
ｅに電源制御信号Ｓ８が発生し前記受光信号発生回路６
０を２０秒間だけ動作状態にする。そしてこの受光信号
発生回路６０が動作状態にある２０秒の間に前述のごと
く携帯者が指によって受光素子を制御し、受光素子５．
６を暗、受光素子７を明の状態をつくると出力端子Ｏ６
，０７に論理０１出力端子０６に論理１の各信号Ｐ、〜
Ｐ７が発生し受光条件判別回路２０に供給される。そし
てこの状態を１０秒間継続させることによって受光条件
判別回路２０の出力端子Ｏｃより修正許可信号Ｐｃが発
生し、前記修正制御回路１６と表示駆動回路１７の修正
指定端子ＩＣに供給されることにより修正可能状態とな
る。この状態に於いて修正制御回路１６は、秒修正端子
Ｏ５が指定され、又表示駆動回路１７は第３図に示すご
とくデジタル表示装置２の秒表示部２Ｃをフラッシング
させて、秒修正モードであることを明示する。

この状態に於いて正秒になった時、前記修正用の受光素
子６を１回、明暗させると受光条件判別回路２０の出力
端子Ｏｓｔより出力された修正信号Ｐｓｔが修正制御回
路１６０入力端子Ｉｓｔより秒修正端子Ｏ３を介して秒
カウ′ンタ１６をリセットすることにより秒帰零が行わ
れる。

次に桁選択用の受光素子５を１回、明暗させると受光条
件判別回路２０の出力端子Ｏｓｚより出力された修正桁
選択信号Ｐｓｉが修正制御回路１６０入力端子Ｉｓｚに
供給されることによって分修正端子Ｏｍの指定状態に切
換えられると同時に、表示駆動回路１７０入力端子Ｉｓ
ｊに供給されることにより表示装置２０分表示部２ｂを
フラッシングさせて分修正モードであることを明示する
。この状態に於いて修正用の受光素子６を明暗させると
受光条件判別回路２０より出力された修正信号Ｐ　ｓ　
ｔは修正制御回路１６の出力端子Ｉｓｔより分修正端子
Ｏｍを介して分カウンタ１４に供給され、その修正信号
Ｐｓｔのパルス数だげ歩進修正されろ。同様に分桁の修
正が終ったら再度桁選択用の受光素子５を明暗させて時
修正モードに設定し、修正用の受光素子６を明暗させて
時桁の修正を行う。そして時、分、秒の修正がすべて終
了したら、再度桁選択用の受光素子５を明暗させて修正
桁選択信号Ｐ　ｓ　ｔを出力し、修正制御回路１６に供
給する。

この結果修正制御回路１６は時修正端子Ｏｈの指定状態
から修正終了端子Ｏｅの指定状態に切換わり、修正終了
信号Ｐｅを出力して受光信号発生回路２０の入力端子Ｉ
ｅに供給する。そして第４図に示すごと（受光条件判別
回路２０は入力端子Ｉｅに供給された修正終了信号Ｐｅ
によってＲ８−ＦＦ２７がリセットされ、その出力Ｑが
論理０に復帰して出力端子Ｏｃの修正許可信号ＰＣが消
えることにより修正制御回路１６と表示駆動回路１７は
通常動作状態に復帰し、修正動作が終了する。

又前記電源制御回路９１は、入力端子Ｉｅへの修正許可
信号Ｐｃの供給が終了することによってタイマー９５の
リセットが解除される。この結果タイマー９５は計数動
作を開始し、２０秒後にリセット信号Ｐｒを出力してＲ
３−ＦＦ９４をリセットすることにより出力端子Ｏｅか
らの電源制御信号Ｓｅの出力を終了し、非制御モードに
復帰する。

そして前記受光信号発生回路６０は電源制御信号Ｓｅの
供給が終了することによってスイッチングトランジスタ
８０がＯＦＦに復帰し、コンパレータ６２への電源供給
を停止して非動作状態となる。

又、前記圧電素子９０からの衝撃信号Ｐ、が入力される
こ、とによって電源制御回路９１が予備制御モードにな
った後、携帯者が受光素子の制御による修正モード設定
を行わなかった場合には、タイマー９５によって２０秒
後には非制御モードに復帰させることによって誤動作に
よる消費電流の増加を低減させていることは前述の通り
であるが、さらに本実施例に於いては、正秒信号Ｓｔに
て制御されるＡＮＤゲート９６を設けることによってパ
ルス信号ｐ／ｐの通過を２秒間だけに制限することによ
り誤動作の確率を極めて小さくしている。

〔発明の効果〕 上記のごとく本発明に於いては受光素子と受光信号発生
回路及び受光条件判別回路を設けることにより外部操作
部材なしに電子時計の制御を可能にするとともに、前記
受光信号発生回路を必要な時のみ動作モードにするため
の電源制御回路と、該電源制御回路を起動するための圧
電素子を設けることによって外部操作部材を必要とせず
、かつ消費電流の増加を最小限とした信号入力装置を提
供することが可能となり、前記外部操作部材を除去する
ことによって電子時計の小型、薄型化や防水性の向上環
に犬なる効果を有する。

【図面の簡単な説明】

図面はいずれも本発明の電子時計に関するものであり、
第１図は電子時計のシステムブロック図、第２図、第３
図は電子時計の外観を示す平面図、第・１図は受光条件
判別回路のブロック図、第５図は受光信号発生回路のブ
ロック図、第６図は電源制御回路のブロック図、第７図
は各部の波形図である。 １・・・・・・電子時計、 ５．６．７・・・・・・受光素子、 ２０・・・・・・受光条件判別回路、 ６０・・・・・・受光信号発生回路、 ６１・・・・・・受光量検出回路、 ９０・・・・・・圧電素子、 ９１・・・・・・電源制御回路。 第２図 第　３　図 第４図 第６図 Ｓ　ε　二　ご　葺　ｚ　Ｅ

Claims (1)

【特許請求の範囲】
1. 時計ケースの外部光を受光可能に配設された複数の受光
   素子と、前記複数の受光素子の光入力を電気信号に変換
   する受光信号発生回路と、該受光信号発生回路から出力
   される各受光信号の条件に従って制御信号を発生する受
   光条件判別回路と、前記制御信号によって制御される被
   制御回路を備えた電子時計に於いて、衝撃信号を発生す
   るための圧電素子と該圧電素子からの衝撃信号を入力す
   ることにより前記受光信号発生回路に対して電源制御信
   号を出力する電源制御回路を設け、該電源制御回路は前
   記衝撃信号をセット信号として電源供給状態を記憶する
   記憶手段と、一定時間経過後にリセット信号を発生して
   前記記憶手段をリセットするためのタイマと、前記受光
   条件判別回路より出力される制御許可信号を入力するこ
   とにより前記記憶手段に対するリセット信号の供給を阻
   止する信号阻止手段とを備えてなることを特徴とする電
   子時計。