JPH01140102A - Process for forming color separation filter for color solid image pickup element - Google Patents
Process for forming color separation filter for color solid image pickup elementInfo
- Publication number
- JPH01140102A JPH01140102A JP62298637A JP29863787A JPH01140102A JP H01140102 A JPH01140102 A JP H01140102A JP 62298637 A JP62298637 A JP 62298637A JP 29863787 A JP29863787 A JP 29863787A JP H01140102 A JPH01140102 A JP H01140102A
- Authority
- JP
- Japan
- Prior art keywords
- color separation
- vernier
- separation filter
- main scale
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Filters (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は色分解フィルター用透明基板又は固体撮像素子
を形成した半導体ウェーハ上に色分解フィルターを良好
な位置精度を以って形成する方法に関する。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a method for forming color separation filters with good positional accuracy on a transparent substrate for color separation filters or a semiconductor wafer on which a solid-state imaging device is formed. .
（従来の技術および問題点ン
透明基板又は固体撮像素子を形成した半導体ウェーバに
色分解フィルターを形成する場合、数層の色分解フィル
ターを重ね合せる必要があり、その際の位置合せ精度も
０．５なｔｎ ｔ、 １．０μｍ以下の誤差範囲に抑え
ることが要求されている。(Prior art and problems) When forming a color separation filter on a transparent substrate or a semiconductor wafer on which a solid-state image pickup device is formed, it is necessary to overlay several layers of color separation filters, and the alignment accuracy at that time is also 0.5. 5, it is required to suppress the error range to 1.0 μm or less.
従来、この色分解フィルター形成時の位置合せは、主と
して色分解フィルターのメインパターン部のずれを目測
で判断しておこなわれていた。そのため、位置合せに長
時間を要するとともに、ズレ量の確認が不明瞭とな）、
歩留シの低下および品質の安定化等の点で問題があった
。Conventionally, alignment during the formation of color separation filters has been mainly performed by visually determining the deviation of the main pattern portion of the color separation filters. Therefore, it takes a long time to align, and it is unclear to check the amount of misalignment).
There were problems with reduction in yield and stabilization of quality.
したがって、本発明は色分解フィルターを透明基板又は
固体撮像素子上に高精度を以って迅速に位置ずれ量を検
査することができるカラ一固体撮像素子用色分解フィル
ターの形成方法を提供することを目的とする。Therefore, it is an object of the present invention to provide a method for forming a color separation filter for a solid-state image sensor, which allows the amount of positional shift of the color separation filter to be quickly and accurately inspected on a transparent substrate or a solid-state image sensor. With the goal.
（問題点を解決するための手段）
本発明は上記問題点を解決するため、色分解フィルター
形成時の位置合せにバーニアを利用するという手段を講
じた。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention takes a measure of using a vernier for positioning when forming color separation filters.
さらに詳述すると、本発明は、色分解フィルター用透明
基板、又は固体撮ま素子を形成した半導体ウェーバの余
白部に主尺（又はパーニラ）を形成し、色分解フィルタ
ー形成用マスクに上記バーニア（又は主尺）を形成し、
これら主尺とバーニアとの組合せにより、上記透明基板
又は半導体ウェーバと、上記マスクとの位置精度を確認
しつつ、上記透明基板又は半導体ウェーバ上に色分解フ
ィルターを形成することを特徴とするカラー固体撮像素
子用色分解フィルターの形成方法を提供するものである
。More specifically, in the present invention, a main scale (or pernilla) is formed in the margin of a transparent substrate for a color separation filter or a semiconductor wafer on which a solid-state image pickup device is formed, and the vernier (or pernilla) is formed on a mask for forming a color separation filter. or main scale),
A color solid state characterized in that a color separation filter is formed on the transparent substrate or semiconductor wafer by a combination of these main scales and a vernier while confirming the positional accuracy of the transparent substrate or semiconductor wafer and the mask. A method of forming a color separation filter for an image sensor is provided.
主尺またはバーニアが形成される半導体ウェーバの余白
部としてはチップ間のスクライブライン等を利用するこ
とができる。A scribe line between chips or the like can be used as the margin of the semiconductor wafer on which the main length or vernier is formed.
又、上記透明基板又は半導体ウェー７１には各チップの
中央部を示す補助マークを設けるようにしてもよい。Further, the transparent substrate or semiconductor wafer 71 may be provided with an auxiliary mark indicating the center of each chip.
（作用）
本発明によれば、主尺の目盛ル関隔をＸＩＮＢとしたと
き、バーニアの目盛間隔を例えばｘ ＋ ０．１μｍ。(Function) According to the present invention, when the scale interval of the main scale is XINB, the scale interval of the vernier is, for example, x + 0.1 μm.
ｘ −０，１ｐｍ 、 ｘ ＋ ０．２ Ｊｉｍ又はｘ
−０，２μｍとすることにより、色分解フィルターの
位置合せ精度を０．１μｍ又は０．２μｍオーダーの精
度を以って管理することが可能となる。x −0.1pm, x + 0.2 Jim or x
By setting it to -0.2 μm, it becomes possible to manage the alignment accuracy of the color separation filters with an accuracy on the order of 0.1 μm or 0.2 μm.
（実施例）
図面の本発明の一実施例に係わる主尺とバーニア（副尺
）との関係を説明するための平面図であって、主尺１は
透明基板、又は固体撮像素子が形成されている半導体ウ
ェーバ上面の余白部分、例えばスクライブライン等の邪
魔にならない部分に、アルミニウム蒸着膜等により予め
形成されたものである。この主尺１を構成する単位パタ
ーンの中心部相互間、例えば＠０”を示す単位Ｉくター
ンと。(Example) FIG. 1 is a plan view for explaining the relationship between a main scale and a vernier (vernier scale) according to an embodiment of the present invention, in which the main scale 1 is formed with a transparent substrate or a solid-state image sensor. An aluminum vapor-deposited film or the like is formed in advance on a blank area on the upper surface of the semiconductor wafer, for example, in an area that does not interfere with scribe lines or the like. Between the centers of the unit patterns constituting this main scale 1, for example, a unit I turn indicating @0''.
＠１１を示す単位パターンの中心部の間隔、あるいは＠
０”を示す単位パターンと、”−１”を示す単位パター
ンの中心部の間隔等は全て、Ｘμｍの間隔を以って離間
されている。The interval between the centers of the unit pattern indicating @11, or @
The interval between the centers of the unit pattern indicating 0" and the unit pattern indicating "-1" is all X .mu.m apart.
他方、バーニア２は各々の色分解フィルター形成用マス
クに例えば開ロバターン（色分解フィルター構成材料が
ネガタイプの場合）で形成される。On the other hand, the vernier 2 is formed on each mask for forming a color separation filter, for example, with an open pattern (when the material constituting the color separation filter is a negative type).
このバーニア２を構成する単位パターンは主尺１を構成
する単位パターンを少なくとも同−巾を以って形成され
、かつ、単位パターンの中心部相互間、例えば＠０”を
示す単位パターンと、″１”を示す単位パターンの中心
部の間隔、あるいは＠０”を示す単位パターンと、”−
１”を示す単位パターンの中心部の間隔等は全て（ｘ＋
０．１）μｍあるいは（ｘ＋ｏ、２）ｓｎの間隔を以っ
て離間されている。The unit pattern constituting the vernier 2 is formed to have at least the same width as the unit pattern constituting the main scale 1, and the unit pattern indicating @0'' and the unit pattern `` The interval between the centers of the unit patterns that indicate 1" or the unit patterns that indicate @0" and "-
The spacing between the centers of the unit patterns that indicate 1" are all (x+
They are spaced apart by a distance of 0.1) μm or (x+o, 2) sn.
したがって、主尺１の＠０“の単位パターンに色分解フ
ィルター形成用マスクのバーニア２の＠０”の単位パタ
ーンを合せるようにして、色分解フィルターの色素層を
透明基板等の上面に形成し、同時にバーニア２を形成す
ることにより、これら＠０”の単位パターン相互間のず
れの有無、程度を数値的に読み取ることができる。すな
わち、バーニア２の目盛）間隔が（ｘ＋０．１）Ｊ＆ｎ
の場合、例えば主尺１の＠２”の単位パターンと、／４
−ニア２の＠２″の単位パターンとが位置的に合致して
いたとすれば、この色分解フィルターの色素層は左に０
．２μｍのずれを以って形成されていることが判断でき
る。このようにして読み取られ九情報はフィードバック
されることＫより位置合せの正確性を期することができ
る。Therefore, the dye layer of the color separation filter is formed on the top surface of the transparent substrate, etc. by aligning the @0" unit pattern of the main scale 1 with the @0" unit pattern of the vernier 2 of the color separation filter forming mask. By forming the vernier 2 at the same time, it is possible to numerically read the existence and degree of deviation between these @0'' unit patterns.In other words, the scale interval of the vernier 2 is (x+0.1)J&n
In the case of, for example, the unit pattern of main scale 1 @2" and /4
-If the unit pattern of Near 2 @2″ matches positionally, the dye layer of this color separation filter is 0 on the left.
．． It can be determined that they are formed with a deviation of 2 μm. Since the information read in this manner is fed back, the accuracy of alignment can be ensured.
以上の操作は色分解フィルターの各色素層についておこ
なわれ、これら相互間の位置合せがおこなわれる。The above operations are performed for each dye layer of the color separation filter, and alignment between these layers is performed.
なお、上記実施例ではバーニア２の目盛シ間隔を（ｘ＋
０．１）、ｍ又は（ｘ ＋ ０．２ ）μのとする例に
ついて述べたが、このプラスする数値は必要に応じ適宜
選ぶことができるとともに、（ｘ−０，１）μｍ、（ｘ
−Ｑ、２）ｔｕｂ等のマイナス数値を加えるものであっ
てもよい。また、主尺とバーニアの単位パターンを±５
の単位までのものを用いる例について説明したが、この
単位パターンの数を必要により増減してもよい。In the above embodiment, the scale interval of the vernier 2 is set to (x+
0.1), m, or (x + 0.2) μm, but the value to be added can be selected as necessary, and (x-0,1) μm, (x
-Q, 2) A negative value such as tub may be added. In addition, the unit pattern of the main scale and vernier is ±5
Although an example has been described in which units of up to 200 units are used, the number of unit patterns may be increased or decreased as necessary.
との主尺とバーニアの組合せは必要に応じ、透明基板あ
るいは半導体ウェーハ、ならびに色分解フィルター形成
用マスクに適数組成される。An appropriate number of combinations of the main scale and vernier are formed on the transparent substrate or semiconductor wafer and the mask for forming the color separation filter, as required.
また、主尺を色分解フィルター形成用マスク上に形成し
、バーニアを透明基板あるいは半導体ウェーハ上に形成
するようにしてもよい。主尺又はバーニアを透明基板又
は半導体ウェーハのスクライブライン上に形成した場合
は、位置合せ確認の対象となるチップの位置を示す補助
マーク（例えば矢印）をスクライブライン上に主尺又は
バーニアと同時にパターニングすることが望ましい。Alternatively, the main scale may be formed on a mask for forming a color separation filter, and the vernier may be formed on a transparent substrate or a semiconductor wafer. When the main scale or vernier is formed on the scribe line of a transparent substrate or semiconductor wafer, an auxiliary mark (for example, an arrow) indicating the position of the chip to be checked for alignment is patterned on the scribe line at the same time as the main scale or vernier. It is desirable to do so.
（発明の効果）
本発明によれば色分層フィルターを透明基板又は固体撮
は素子が形成された半導体ウェーハ上に形成するに際し
、主尺およびバーニアをそれぞれに形成し、これを利用
して目視するだけ位置ずれ量を０．１．ａｍ程度の精度
で直ちにｐこなうようにしたから、各色素層の位置ずれ
を数値的に管理、検査することが可能となるため、これ
らのデータをフィードバックして工程管理に−おいて位
置合せ操作を高精度を以っておこなうことができる。(Effects of the Invention) According to the present invention, when a color separation layer filter is formed on a transparent substrate or a semiconductor wafer on which elements are formed, a main scale and a vernier are formed respectively, and these are used for visual inspection. The amount of positional deviation is set to 0.1. Since we have made it possible to perform P immediately with an accuracy on the order of am, it is possible to numerically manage and inspect the positional deviation of each dye layer, so this data can be fed back and the position can be adjusted in process control. The alignment operation can be performed with high precision.
図面は本発明の一実施例を説明するための主尺とバーニ
アとの組合せを示す平面図である。
図中、１・・・主尺、２・・・バーニア。
出願人代理人 弁理士 鈴 江 武 彦１ξＭロロロロ
ロロロロロロ
手続補正書坊式）
昭和 年９３・青°−７日The drawing is a plan view showing a combination of a main scale and a vernier for explaining one embodiment of the present invention. In the figure, 1...Main scale, 2...Vernier. Applicant's agent Patent attorney Takehiko Suzue 1ξM Rororororororororororo procedure amendment form) Showa 1993/Ao°-7
Claims (6)
を形成した半導体ウェーハの余白部に主尺（又はバーニ
ア）を形成し、色分解フィルター形成用マスクに上記バ
ーニア（又は主尺）を形成し、これら主尺とバーニアと
の組合せにより、上記透明基板又は半導体ウェーハと、
上記マスクとの位置精度を確認しつつ、上記透明基板又
は半導体ウェーハ上に色分解フィルターを形成すること
を特徴とするカラー固体撮像素子用色分解フィルターの
形成方法。(1) A main scale (or vernier) is formed in the margin of a transparent substrate for a color separation filter or a semiconductor wafer on which a solid-state image sensor is formed, and the vernier (or main scale) is formed on a mask for forming a color separation filter. , By combining these main scales and verniers, the above-mentioned transparent substrate or semiconductor wafer,
A method for forming a color separation filter for a color solid-state image sensor, characterized in that the color separation filter is formed on the transparent substrate or semiconductor wafer while confirming positional accuracy with the mask.
数の同一形状の単位パターンからなり、バーニアが主尺
の単位パターンより所定寸法だけ大きく又は小さく互い
に等間隔を以って離間して並列した複数の主尺と同一形
状の単位パターンからなることを特徴とする特許請求の
範囲第１項記載の形成方法。(2) The main scale consists of a plurality of unit patterns of the same shape arranged in parallel at equal intervals, and the verniers are arranged at equal intervals and larger or smaller than the unit patterns of the main scale by a predetermined dimension. 2. The forming method according to claim 1, wherein the forming method comprises a plurality of unit patterns having the same shape as a plurality of main scales arranged in parallel.
たとき、バーニアの単位パターンの中心間の間隔をｘ±
０．１μｍとする特許請求の範囲第２項記載の形成方法
。(3) When the distance between the centers of the unit patterns of the main scale is xμm, the distance between the centers of the unit patterns of the vernier is x±
The forming method according to claim 2, wherein the thickness is 0.1 μm.
たとき、バーニアの単位パターンの中心間の間隔をｘ±
０．２μｍとする特許請求の範囲第２項記載の形成方法
。(4) When the distance between the centers of the unit patterns of the main scale is xμm, the distance between the centers of the unit patterns of the vernier is x±
The forming method according to claim 2, wherein the thickness is 0.2 μm.
る特許請求の範囲第１項記載の形成方法。(5) The forming method according to claim 1, wherein the margin of the semiconductor wafer is a scribe line.
中央部を示す補助マークが予め施されているものである
特許請求の範囲１項記載の形成方法。(6) The forming method according to claim 1, wherein the transparent substrate or the semiconductor wafer is provided with an auxiliary mark indicating the center of each chip in advance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298637A JPH01140102A (en) | 1987-11-26 | 1987-11-26 | Process for forming color separation filter for color solid image pickup element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298637A JPH01140102A (en) | 1987-11-26 | 1987-11-26 | Process for forming color separation filter for color solid image pickup element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140102A true JPH01140102A (en) | 1989-06-01 |
Family
ID=17862314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298637A Pending JPH01140102A (en) | 1987-11-26 | 1987-11-26 | Process for forming color separation filter for color solid image pickup element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140102A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05503171A (en) * | 1990-02-14 | 1993-05-27 | イーストマン・コダック・カンパニー | Determining web position |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59194433A (en) * | 1983-04-20 | 1984-11-05 | Oki Electric Ind Co Ltd | Mask aligning method |
| JPS6095435A (en) * | 1983-10-28 | 1985-05-28 | Nippon Kogaku Kk <Nikon> | Mask for exposure |
-
1987
- 1987-11-26 JP JP62298637A patent/JPH01140102A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59194433A (en) * | 1983-04-20 | 1984-11-05 | Oki Electric Ind Co Ltd | Mask aligning method |
| JPS6095435A (en) * | 1983-10-28 | 1985-05-28 | Nippon Kogaku Kk <Nikon> | Mask for exposure |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05503171A (en) * | 1990-02-14 | 1993-05-27 | イーストマン・コダック・カンパニー | Determining web position |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423127A (en) | Method of manufacturing a semiconductor device | |
| US5545570A (en) | Method of inspecting first layer overlay shift in global alignment process | |
| KR100303743B1 (en) | An exposure method | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| JPH0444307A (en) | Manufacture of semiconductor device | |
| JPH02143544A (en) | Semiconductor device provided with vernier pattern for mesh matching use | |
| JP2754609B2 (en) | Method for manufacturing semiconductor device | |
| JPH0321901B2 (en) | ||
| JPS62145103A (en) | High-precision position measurement method of two-dimensional pattern and reference mask | |
| US5668042A (en) | Method for aligning micro patterns of a semiconductor device | |
| US6275621B1 (en) | Moire overlay target | |
| JPS62501390A (en) | Alignment and/or alignment evaluation using alignment marks | |
| JPH01140102A (en) | Process for forming color separation filter for color solid image pickup element | |
| JPS5983167A (en) | Registering method of multilayer printing | |
| JPH06324475A (en) | Reticle | |
| KR960004644B1 (en) | Superposition error measurement mark manufacturing method | |
| JP2764925B2 (en) | Method for manufacturing semiconductor device | |
| JP2921129B2 (en) | Calibration method of imaging device | |
| JPH01196822A (en) | Semiconductor integrated circuit device | |
| JPS59134826A (en) | Vernier pattern | |
| JPS6111461B2 (en) | ||
| JPS588132B2 (en) | Integrated circuit manufacturing method | |
| JPS59194433A (en) | Mask aligning method | |
| JPS63311798A (en) | Alignment mark | |
| JPS5858807B2 (en) | photo mask |