JPH01140751A - Bonding of lead pin to ceramic substrate for semiconductor mounting use - Google Patents
Bonding of lead pin to ceramic substrate for semiconductor mounting useInfo
- Publication number
- JPH01140751A JPH01140751A JP29767287A JP29767287A JPH01140751A JP H01140751 A JPH01140751 A JP H01140751A JP 29767287 A JP29767287 A JP 29767287A JP 29767287 A JP29767287 A JP 29767287A JP H01140751 A JPH01140751 A JP H01140751A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- brazing material
- ceramic substrate
- lead pins
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000000919 ceramic Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000005219 brazing Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005304 joining Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000001311 chemical methods and process Methods 0.000 abstract 2
- 235000011837 pasties Nutrition 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体搭載用セラミック基板、特にその裏面側
即ち半導体素子取り付は面とは反対側の面に設けられた
金属層とリードピンとをロウ付は接合する型の半導体搭
載用セラミック基板における金属層とり−ドビンとのロ
ウ付は方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a ceramic substrate for mounting a semiconductor, in particular, a metal layer and lead pins provided on the back side thereof, that is, the side opposite to the side on which the semiconductor element is mounted. Brazing relates to a method for forming a metal layer on a bonding type ceramic substrate for mounting a semiconductor and a dobbin.
（従来の技術）
半導体搭載用セラミック基板は、セラミックの特性であ
る優れた耐熱性、耐薬品性、あるいは熱放散性等を有し
ているため、近年多用されてきている。この半導体搭載
用セラミック基板には、その表面の所望箇所に半導体素
子を取り付けてこれを当該半導体搭載用セラミック基板
に設けた金属層と電気的に接続する必要がある。また、
近年この種半導体搭載用セラミ’７り基板では、その表
面側に半導体素子を取り付け、その裏面側にリードピン
を設けて、これら半導体素子及びリードピンを導通可能
に形成したスルーホール等を介して電気的に接続する型
のものが提案されてきている。(Prior Art) Ceramic substrates for mounting semiconductors have been widely used in recent years because they have excellent heat resistance, chemical resistance, heat dissipation properties, etc., which are characteristics of ceramics. It is necessary to attach a semiconductor element to a desired location on the surface of this ceramic substrate for mounting a semiconductor, and to electrically connect the semiconductor element to a metal layer provided on the ceramic substrate for mounting a semiconductor. Also,
In recent years, in this type of ceramic substrate for mounting semiconductors, a semiconductor element is mounted on the front side, lead pins are provided on the back side, and electrical connection is made through a through hole formed to enable conduction between the semiconductor element and the lead pin. Types that connect to
このようなリードピンを使用する型の半導体搭載用セラ
ミック基板においては、リードピンを何等かの方法によ
って基板表面又はその裏面に設けられている金属層に固
定し、かつ電気的に接続する必要がある。この接続の方
法としては次に示すようなものが考えられる。その第一
は、導通可能に形成されたスルーホール内にリードピン
の先端を嵌合して固定する方法である（特開昭６２−１
９６８５５号公報）。この第一の方法は、リードピンを
嵌合する際に基板に亀裂を生ぜしめるおそれがある等の
問題があるため、近年においては余り採用されていない
。その第二は、リードピンをスルーホール内に嵌合しな
いで、このスルーホールと電気的に接続する金属層を基
板の裏面に設けておき、この金属層にリードピンをロウ
付けする方法である。この第二の方法は、基板自体をリ
ードピンの嵌合の際に亀裂せしめるような問題は生じな
いが、基板側に金属層を強固に接続することが必須条件
となるものである。しかし、従来の方法ではリードピン
を接合するための金属層とセラミック基板との密着強度
が不足している。In a semiconductor mounting ceramic substrate using such lead pins, the lead pins must be fixed and electrically connected to a metal layer provided on the front surface or the back surface of the substrate by some method. The following methods can be considered for this connection. The first method is to fit and fix the tip of a lead pin into a through hole formed to allow conduction (Japanese Patent Laid-open No. 62-1
96855). This first method has not been widely adopted in recent years because of problems such as the risk of cracking the substrate when fitting the lead pins. The second method is to provide a metal layer on the back surface of the substrate that is electrically connected to the through hole without fitting the lead pin into the through hole, and then braze the lead pin to this metal layer. Although this second method does not cause the problem of cracking the substrate itself when the lead pins are fitted, it is an essential condition that the metal layer is firmly connected to the substrate side. However, in the conventional method, the adhesion strength between the metal layer and the ceramic substrate for joining the lead pins is insufficient.
これを解決するために、リードピンを接合するための金
属層とセラミック基板との密着を化学的に行うことによ
り、両者の密着強度を優れたものとすることができる半
導体搭載用セラミック基板の製造方法を先に提案した（
特願昭６２−２４７４３２号明細書）。In order to solve this problem, a method for manufacturing a ceramic substrate for mounting a semiconductor can achieve excellent adhesion strength between the metal layer for bonding lead pins and the ceramic substrate by chemically bonding the metal layer and the ceramic substrate. I proposed earlier (
(Japanese Patent Application No. 62-247432).
すなわち、この製造方法では、第４図（ａ）及び（ｂ）
に示すように半導体搭載用セラミック基板の、リードピ
ン１５が接合される側の面に対して、アルカリ溶液を用
いて表面平滑化の処理を行うようにすると共に、この表
面処理が行われた面に薄膜法により金属層１４を形成す
るようにすることにある。さらに詳細には、この金属層
１４を、セラミック基板１１側から拡散防止層１４ａ、
導体層１４ｂ及び活性金属層１４Ｃの三層構造に構成す
るようにしている。That is, in this manufacturing method, FIGS. 4(a) and (b)
As shown in the figure, the surface of the semiconductor mounting ceramic substrate on which the lead pins 15 are to be bonded is subjected to surface smoothing treatment using an alkaline solution, and the surface that has been subjected to this surface treatment is The purpose is to form the metal layer 14 by a thin film method. More specifically, this metal layer 14 is applied from the ceramic substrate 11 side to the diffusion prevention layer 14a,
It has a three-layer structure including a conductor layer 14b and an active metal layer 14C.
かように形成した金属層１４にはり一ドビン１５をロウ
付けにより固着するが、この半導体搭載用セラミック基
板へのロウ付けはリードピン１５の基板接合部先端にロ
ウを付けておいてリードピン配列後軽圧し還元雰囲気で
溶融接合するようにしている。The dowel 15 is fixed to the metal layer 14 formed in this manner by brazing, but this brazing to the semiconductor mounting ceramic substrate is done by applying solder to the tips of the lead pins 15 to which they are joined to the substrate, and then lightly tightening the dowels after arranging the lead pins. Melting and joining is carried out in a pressing and reducing atmosphere.
（発明が解決しようとする問題点）
かかる半導体搭載用セラミック基板は通常の集積回路の
半導体装置では極めて好適であるが、近年急速に発展し
て来た大規模集積回路（ＬＳ Ｉ）や超大規模集積回路
（ＶＬＳｒ）では配線密度の極めて高い半導体搭載用セ
ラミック基板が要求されるようになり、それに併せてピ
ン目体も極小、極細のリードピンを使用する要求が高ま
っている。(Problems to be Solved by the Invention) Such ceramic substrates for mounting semiconductors are extremely suitable for ordinary integrated circuit semiconductor devices, but they are suitable for use in large-scale integrated circuits (LSI) and ultra-large scale integrated circuits, which have rapidly developed in recent years. In integrated circuits (VLSr), ceramic substrates for mounting semiconductors with extremely high wiring density are now required, and along with this, there is an increasing demand for the use of extremely small lead pins with extremely small pin eyes.
しかし、上述した半導体搭載用セラミック基板では、使
用するリードピンが極小、極細であるため上述したロウ
付は接合は不可能である。However, in the above-mentioned ceramic substrate for mounting a semiconductor, the lead pins used are extremely small and extremely thin, so the above-mentioned soldering is impossible.
本発明は上述した半導体搭載用セラミック基板の金属層
に上述した極小、極細のリードピンを良好に接合し得る
半導体搭載用セラミック基板へのリードピンの接合方法
を提供することを目的とする。An object of the present invention is to provide a method for joining lead pins to a ceramic substrate for mounting a semiconductor, which allows the above-mentioned extremely small and ultra-fine lead pins to be satisfactorily joined to the metal layer of the ceramic substrate for mounting a semiconductor.
（問題点を解決するための手段）
本発明方法はセラミック基板を形成し、このセラミック
基板の半導体搭載面とは反対側の面に対して、アルカリ
溶液などによる表面平滑化処理を施し、この表面平滑化
処理面に薄膜法により金属層を形成した半導体搭載用セ
ラミック基板にり−ドビンを接合するに当たり、前記金
属層上に選択的にロウ材を設ける工程と、このロウ材の
上に治具を用いてリードピンを配置する工程と、これら
金属層及びリードピンを還元雰囲気でロウ付けする工程
とを備えることを特徴とする
本発明方法では第１図（ａ）に示すように、セラミック
基板Ｉに設けた金属層４上に種々の手段でロウ材６を選
択的に被着し、竿１図（ｂ）に示すように、このロウ材
６に対し極小、極細のり一ドビン５を配置し、次いで、
還元雰囲気中で溶融接合して第１図（ｃ）に示すように
、ロウ材のフィレット７により金属層４とリードピン５
とを剛固に固着する。(Means for Solving the Problems) The method of the present invention forms a ceramic substrate, performs a surface smoothing treatment using an alkaline solution or the like on the surface of the ceramic substrate opposite to the semiconductor mounting surface, and then When bonding a dobbin to a semiconductor mounting ceramic substrate on which a metal layer is formed by a thin film method on a smoothed surface, there is a step of selectively providing a brazing material on the metal layer, and a jig is placed on the brazing material. In the method of the present invention, which is characterized by comprising a step of arranging lead pins using a metal layer and a step of brazing these metal layers and lead pins in a reducing atmosphere, as shown in FIG. A brazing material 6 is selectively deposited on the provided metal layer 4 by various means, and as shown in FIG. Then,
As shown in FIG. 1(c), the metal layer 4 and the lead pin 5 are bonded by melting in a reducing atmosphere using the fillet 7 of the brazing material.
and be firmly fixed.
（作用）
かように、本発明方法によればリードピン５の先端にロ
ウ材を被着しないで、金属層４にあらかじめロウ材を被
着し、これにリードピン５を取り付けて化学的処理によ
りこのリードピンを金属層４に固着する為、リードピン
が極小、極細であっても容易に金属層に固着することが
出来る。(Function) As described above, according to the method of the present invention, the soldering material is not applied to the tip of the lead pin 5, but the soldering material is applied to the metal layer 4 in advance, the lead pin 5 is attached to this, and the soldering material is chemically treated. Since the lead pin is fixed to the metal layer 4, even if the lead pin is extremely small or extremely thin, it can be easily fixed to the metal layer.
（実施例）
次に、本発明方法の実施例を説明する。本発明ではセラ
ミック基板１に設けた金属層４に対しペースト状のロウ
材６をスクリーン、メタルマスクなどでパターン印刷す
る（第１図（ａ））。次いで、適当な治具（図示せず）
を用いて第１図（ｂ）に示すように、極小、極細のリー
ドピン５をロウ材６上に配置し、還元雰囲気中で化学的
処理によりロウ材６をフィレット化し、金属層４に極小
、極細のリードピン５を固着する（第１図（Ｃ））。(Example) Next, an example of the method of the present invention will be described. In the present invention, a paste-like brazing material 6 is pattern-printed on a metal layer 4 provided on a ceramic substrate 1 using a screen, a metal mask, etc. (FIG. 1(a)). Next, a suitable jig (not shown)
As shown in FIG. 1(b), a very small and very thin lead pin 5 is placed on the solder material 6, and the solder material 6 is made into a fillet by chemical treatment in a reducing atmosphere, and the metal layer 4 is filled with very small, very fine lead pins. An extremely thin lead pin 5 is fixed (FIG. 1(C)).
本発明方法の他の実施例では第２図（ａ）に示すように
、セラミック基板１に金属層４を設けた後に、基板全面
に亘りペースト状のロウ材６′をベタ印刷する。次いで
フォトリソグラフ法により第２図（ｂ）に示すように、
前記金属層４上にロウ材６を選択的に残存させる。その
後の処理は第１図に示す第１例につき説明する所と同様
である。In another embodiment of the method of the present invention, as shown in FIG. 2(a), after a metal layer 4 is provided on a ceramic substrate 1, a paste-like brazing material 6' is printed all over the entire surface of the substrate. Then, as shown in FIG. 2(b), by photolithography,
The brazing material 6 is selectively left on the metal layer 4. The subsequent processing is similar to that described for the first example shown in FIG.
本発明方法の他の実施例では第３図に示すようｉこ、セ
ラミック基板１に金属層４を設けた後に、この金属層４
上にロウ材のシート６′を載せて熱圧着し、その後フォ
トリソグラフ法により第２図（ｂ）に示すように、前記
金属層４上にロウ材６を選択的に残存させる。その後の
処理は第１図に示す第１例につき説明する所と同様であ
る。In another embodiment of the method of the invention, as shown in FIG.
A sheet 6' of brazing material is placed on top and thermocompression bonded, and then the brazing material 6 is left selectively on the metal layer 4 by photolithography, as shown in FIG. 2(b). The subsequent processing is similar to that described for the first example shown in FIG.
本例によれば、他の実施例の場合と相違しロウ材の印刷
時にペースト中のバインダーの残部による炭素の汚染が
全く生じない利点がある。According to this example, unlike the other examples, there is an advantage that no contamination of carbon by the remainder of the binder in the paste occurs during printing of the brazing material.
本発明方法で使用するロウ材としては、銀ロウなどが好
適である。Silver solder or the like is suitable as the brazing material used in the method of the present invention.
本発明は上述した例にのみ限定されるものではなく、例
えば第２及び第３実施例において、金属層を形成する過
程において同時にフォトリソグラフ法でロウ材及び金属
層を形成する事も出来る。The present invention is not limited to the above-described examples; for example, in the second and third embodiments, the brazing material and the metal layer can be formed simultaneously in the process of forming the metal layer by photolithography.
（発明の効果）
上述したように、本発明によればシリコン基板に設けた
接続用金属層にロウ材を設ける事により化学的処理を用
いて極小、極細のリードピンを上記金属層に剛固に固着
することが出来、従ってＶＬ］Ｉに極めて好適である。(Effects of the Invention) As described above, according to the present invention, by providing a brazing material on the connection metal layer provided on the silicon substrate, extremely small and ultra-fine lead pins can be firmly attached to the metal layer using chemical treatment. can be fixed and is therefore very suitable for VL]I.
第１図（ａ）、（ｂ）及び（ｃ）は本発明半導体搭載用
セラミック基板へのリードピンの接合方法の１例を示す
断面図；
第２図（ａ）及び（ｂ）は、本発明方法の他の例を示す
断面図；
第３図は本発明方法の更に他の例を示す断面図第４図（
ａ）、（ｂ）は、従来の半導体搭載用セラミック基板へ
のリードピンの接合方法を示す断面図ならびにＡ矢視部
詳細図である。
１ ・・・ セラミック基板
４ ・・・ 金属層
５ ・・・ リードピン
６．６’ 、６’ ・・・ ロウ材
７ ・・・ フィレット
特許出願人 イビデン株式会社
代理人 弁理士 小 川 順 三
同 弁理士 村 １）政 治
第１図
（Ｇ） ロウ材
（ｂ）
（Ｃ）
第２図（Ｇ）
第２図（ｂ）
第３図FIGS. 1(a), (b), and (c) are cross-sectional views showing an example of a method for joining lead pins to a ceramic substrate for mounting a semiconductor according to the present invention; FIGS. 3 is a sectional view showing still another example of the method of the present invention; FIG. 4 is a sectional view showing still another example of the method of the present invention;
1A and 2B are a cross-sectional view and a detailed view taken in the direction of arrow A, respectively, showing a conventional method of joining a lead pin to a ceramic substrate for mounting a semiconductor. 1 ... Ceramic substrate 4 ... Metal layer 5 ... Lead pins 6.6', 6' ... Brazing material 7 ... Fillet patent applicant Ibiden Co., Ltd. agent Patent attorney Jun Ogawa Sando Patent attorney Shimura 1) Politics Figure 1 (G) Brazing material (b) (C) Figure 2 (G) Figure 2 (b) Figure 3
Claims (1)
導体搭載面とは反対側の面に対して表面平滑化処理を施
し、この表面平滑化処理面に薄膜法により金属層を形成
した半導体搭載用セラミック基板にリードピンを接合す
るに当たり、前記金属層上に選択的にロウ材を設ける工
程と、このロウ材の上にリードピンを配置する工程と、
これら金属層及びリードピンを還元雰囲気でロウ付けす
る工程とを備えることを特徴とする半導体搭載用セラミ
ック基板へのリードピンの接合方法。 ２、前記金属層上に選択的にロウ材を設ける工程は、基
板上にペースト状のロウ材をスクリーン、メタルマスク
などを用いて選択的にパターン印刷することを特徴とす
る特許請求の範囲第１項に記載の半導体搭載用セラミッ
ク基板へのリードピンの接合方法。 ３、前記金属層上に選択的にロウ材を設ける工程は、基
板上にペースト状のロウ材をベタ印刷し、次いでフォト
リソグラフ法により前記金属層上にロウ材を残存させる
ようにしたことを特徴とする特許請求の範囲第１項に記
載の半導体搭載用セラミック基板へのリードピンの接合
方法。 ４、前記金属層上に選択的にロウ材を設ける工程は、基
板上にロウ材のシートを載置し、このシートを前記金属
層に熱圧着し、次いでフォトリソグラフ法により前記金
属層上にロウ材を残存させるようにしたことを特徴とす
る特許請求の範囲第１項に記載の半導体搭載用セラミッ
ク基板へのリードピンの接合方法。[Claims] 1. A ceramic substrate is formed, a surface of the ceramic substrate opposite to the semiconductor mounting surface is subjected to surface smoothing treatment, and a metal layer is formed on this surface smoothed surface by a thin film method. In joining the lead pins to the formed semiconductor mounting ceramic substrate, a step of selectively providing a brazing material on the metal layer, a step of arranging the lead pins on the brazing material,
A method for joining lead pins to a ceramic substrate for mounting a semiconductor, comprising the step of brazing the metal layer and the lead pins in a reducing atmosphere. 2. The step of selectively providing a brazing material on the metal layer includes selectively printing a pattern of a paste-like brazing material on the substrate using a screen, a metal mask, etc. A method for joining lead pins to a ceramic substrate for mounting a semiconductor according to item 1. 3. The step of selectively providing the brazing material on the metal layer includes printing a paste-like brazing material on the substrate, and then leaving the brazing material on the metal layer using a photolithography method. A method for joining lead pins to a ceramic substrate for mounting a semiconductor according to claim 1. 4. The step of selectively providing a brazing material on the metal layer involves placing a sheet of brazing material on a substrate, thermocompression bonding this sheet to the metal layer, and then applying the brazing material onto the metal layer using a photolithography method. 2. The method of joining lead pins to a ceramic substrate for mounting a semiconductor according to claim 1, wherein the soldering material is left to remain.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29767287A JPH01140751A (en) | 1987-11-27 | 1987-11-27 | Bonding of lead pin to ceramic substrate for semiconductor mounting use |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29767287A JPH01140751A (en) | 1987-11-27 | 1987-11-27 | Bonding of lead pin to ceramic substrate for semiconductor mounting use |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140751A true JPH01140751A (en) | 1989-06-01 |
Family
ID=17849642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29767287A Pending JPH01140751A (en) | 1987-11-27 | 1987-11-27 | Bonding of lead pin to ceramic substrate for semiconductor mounting use |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140751A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193473A (en) * | 1985-02-21 | 1986-08-27 | Fujitsu Ltd | Pin lead of laminated circuit board |
| JPS62105987A (en) * | 1985-11-01 | 1987-05-16 | 日産化学工業株式会社 | Surface smoothening process for ceramic substrate |
-
1987
- 1987-11-27 JP JP29767287A patent/JPH01140751A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193473A (en) * | 1985-02-21 | 1986-08-27 | Fujitsu Ltd | Pin lead of laminated circuit board |
| JPS62105987A (en) * | 1985-11-01 | 1987-05-16 | 日産化学工業株式会社 | Surface smoothening process for ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000509203A (en) | Method of forming solder bumps | |
| JPH05218229A (en) | Ceramic circuit board | |
| JPH0613726A (en) | Ceramics circuit board | |
| JP2708322B2 (en) | Method of manufacturing connection pad of wiring board | |
| JPH01140751A (en) | Bonding of lead pin to ceramic substrate for semiconductor mounting use | |
| JPH0536754A (en) | Semiconductor device | |
| JP2912308B2 (en) | Soldering structure for surface mount components | |
| JPH03218644A (en) | Connection structure of circuit board | |
| JPS60130132A (en) | Manufacture of semiconductor device | |
| JP3337068B2 (en) | Method for joining electronic components using flux sheet | |
| JPH0585849A (en) | Method for joining aluminum nitride substrate and metallic plate | |
| JPH05347473A (en) | Wiring board | |
| JPH06140540A (en) | Heat sink and method of mounting semiconductor device using the heat sink | |
| JP2000022321A (en) | Paste layer forming method and manufacture of electronic component mounting board | |
| JPS60171763A (en) | Connection structure of ceramic circuit board and lead terminal | |
| TWI249212B (en) | Chip package manufacturing process | |
| JPH02130845A (en) | Electronic circuit device | |
| JPH05226385A (en) | Packaging of semiconductor device | |
| JPH03214655A (en) | Lead pin | |
| JPH0513061U (en) | Power semiconductor device | |
| JP2002171062A (en) | Electronic component and manufacturing method thereof | |
| JPS63132464A (en) | Lead of integrated circuit | |
| JPH02231737A (en) | Method of connecting electrode | |
| JPS63211655A (en) | Solder-buried resist sheet | |
| JP2000133920A (en) | Printed wiring board and printing unit structure |