JPH01140751A - 半導体搭載用セラミック基板へのリードピン接合方法 - Google Patents
半導体搭載用セラミック基板へのリードピン接合方法Info
- Publication number
- JPH01140751A JPH01140751A JP29767287A JP29767287A JPH01140751A JP H01140751 A JPH01140751 A JP H01140751A JP 29767287 A JP29767287 A JP 29767287A JP 29767287 A JP29767287 A JP 29767287A JP H01140751 A JPH01140751 A JP H01140751A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- brazing material
- ceramic substrate
- lead pins
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000000919 ceramic Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000005219 brazing Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005304 joining Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000001311 chemical methods and process Methods 0.000 abstract 2
- 235000011837 pasties Nutrition 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体搭載用セラミック基板、特にその裏面側
即ち半導体素子取り付は面とは反対側の面に設けられた
金属層とリードピンとをロウ付は接合する型の半導体搭
載用セラミック基板における金属層とり−ドビンとのロ
ウ付は方法に関するものである。
即ち半導体素子取り付は面とは反対側の面に設けられた
金属層とリードピンとをロウ付は接合する型の半導体搭
載用セラミック基板における金属層とり−ドビンとのロ
ウ付は方法に関するものである。
(従来の技術)
半導体搭載用セラミック基板は、セラミックの特性であ
る優れた耐熱性、耐薬品性、あるいは熱放散性等を有し
ているため、近年多用されてきている。この半導体搭載
用セラミック基板には、その表面の所望箇所に半導体素
子を取り付けてこれを当該半導体搭載用セラミック基板
に設けた金属層と電気的に接続する必要がある。また、
近年この種半導体搭載用セラミ’7り基板では、その表
面側に半導体素子を取り付け、その裏面側にリードピン
を設けて、これら半導体素子及びリードピンを導通可能
に形成したスルーホール等を介して電気的に接続する型
のものが提案されてきている。
る優れた耐熱性、耐薬品性、あるいは熱放散性等を有し
ているため、近年多用されてきている。この半導体搭載
用セラミック基板には、その表面の所望箇所に半導体素
子を取り付けてこれを当該半導体搭載用セラミック基板
に設けた金属層と電気的に接続する必要がある。また、
近年この種半導体搭載用セラミ’7り基板では、その表
面側に半導体素子を取り付け、その裏面側にリードピン
を設けて、これら半導体素子及びリードピンを導通可能
に形成したスルーホール等を介して電気的に接続する型
のものが提案されてきている。
このようなリードピンを使用する型の半導体搭載用セラ
ミック基板においては、リードピンを何等かの方法によ
って基板表面又はその裏面に設けられている金属層に固
定し、かつ電気的に接続する必要がある。この接続の方
法としては次に示すようなものが考えられる。その第一
は、導通可能に形成されたスルーホール内にリードピン
の先端を嵌合して固定する方法である(特開昭62−1
96855号公報)。この第一の方法は、リードピンを
嵌合する際に基板に亀裂を生ぜしめるおそれがある等の
問題があるため、近年においては余り採用されていない
。その第二は、リードピンをスルーホール内に嵌合しな
いで、このスルーホールと電気的に接続する金属層を基
板の裏面に設けておき、この金属層にリードピンをロウ
付けする方法である。この第二の方法は、基板自体をリ
ードピンの嵌合の際に亀裂せしめるような問題は生じな
いが、基板側に金属層を強固に接続することが必須条件
となるものである。しかし、従来の方法ではリードピン
を接合するための金属層とセラミック基板との密着強度
が不足している。
ミック基板においては、リードピンを何等かの方法によ
って基板表面又はその裏面に設けられている金属層に固
定し、かつ電気的に接続する必要がある。この接続の方
法としては次に示すようなものが考えられる。その第一
は、導通可能に形成されたスルーホール内にリードピン
の先端を嵌合して固定する方法である(特開昭62−1
96855号公報)。この第一の方法は、リードピンを
嵌合する際に基板に亀裂を生ぜしめるおそれがある等の
問題があるため、近年においては余り採用されていない
。その第二は、リードピンをスルーホール内に嵌合しな
いで、このスルーホールと電気的に接続する金属層を基
板の裏面に設けておき、この金属層にリードピンをロウ
付けする方法である。この第二の方法は、基板自体をリ
ードピンの嵌合の際に亀裂せしめるような問題は生じな
いが、基板側に金属層を強固に接続することが必須条件
となるものである。しかし、従来の方法ではリードピン
を接合するための金属層とセラミック基板との密着強度
が不足している。
これを解決するために、リードピンを接合するための金
属層とセラミック基板との密着を化学的に行うことによ
り、両者の密着強度を優れたものとすることができる半
導体搭載用セラミック基板の製造方法を先に提案した(
特願昭62−247432号明細書)。
属層とセラミック基板との密着を化学的に行うことによ
り、両者の密着強度を優れたものとすることができる半
導体搭載用セラミック基板の製造方法を先に提案した(
特願昭62−247432号明細書)。
すなわち、この製造方法では、第4図(a)及び(b)
に示すように半導体搭載用セラミック基板の、リードピ
ン15が接合される側の面に対して、アルカリ溶液を用
いて表面平滑化の処理を行うようにすると共に、この表
面処理が行われた面に薄膜法により金属層14を形成す
るようにすることにある。さらに詳細には、この金属層
14を、セラミック基板11側から拡散防止層14a、
導体層14b及び活性金属層14Cの三層構造に構成す
るようにしている。
に示すように半導体搭載用セラミック基板の、リードピ
ン15が接合される側の面に対して、アルカリ溶液を用
いて表面平滑化の処理を行うようにすると共に、この表
面処理が行われた面に薄膜法により金属層14を形成す
るようにすることにある。さらに詳細には、この金属層
14を、セラミック基板11側から拡散防止層14a、
導体層14b及び活性金属層14Cの三層構造に構成す
るようにしている。
かように形成した金属層14にはり一ドビン15をロウ
付けにより固着するが、この半導体搭載用セラミック基
板へのロウ付けはリードピン15の基板接合部先端にロ
ウを付けておいてリードピン配列後軽圧し還元雰囲気で
溶融接合するようにしている。
付けにより固着するが、この半導体搭載用セラミック基
板へのロウ付けはリードピン15の基板接合部先端にロ
ウを付けておいてリードピン配列後軽圧し還元雰囲気で
溶融接合するようにしている。
(発明が解決しようとする問題点)
かかる半導体搭載用セラミック基板は通常の集積回路の
半導体装置では極めて好適であるが、近年急速に発展し
て来た大規模集積回路(LS I)や超大規模集積回路
(VLSr)では配線密度の極めて高い半導体搭載用セ
ラミック基板が要求されるようになり、それに併せてピ
ン目体も極小、極細のリードピンを使用する要求が高ま
っている。
半導体装置では極めて好適であるが、近年急速に発展し
て来た大規模集積回路(LS I)や超大規模集積回路
(VLSr)では配線密度の極めて高い半導体搭載用セ
ラミック基板が要求されるようになり、それに併せてピ
ン目体も極小、極細のリードピンを使用する要求が高ま
っている。
しかし、上述した半導体搭載用セラミック基板では、使
用するリードピンが極小、極細であるため上述したロウ
付は接合は不可能である。
用するリードピンが極小、極細であるため上述したロウ
付は接合は不可能である。
本発明は上述した半導体搭載用セラミック基板の金属層
に上述した極小、極細のリードピンを良好に接合し得る
半導体搭載用セラミック基板へのリードピンの接合方法
を提供することを目的とする。
に上述した極小、極細のリードピンを良好に接合し得る
半導体搭載用セラミック基板へのリードピンの接合方法
を提供することを目的とする。
(問題点を解決するための手段)
本発明方法はセラミック基板を形成し、このセラミック
基板の半導体搭載面とは反対側の面に対して、アルカリ
溶液などによる表面平滑化処理を施し、この表面平滑化
処理面に薄膜法により金属層を形成した半導体搭載用セ
ラミック基板にり−ドビンを接合するに当たり、前記金
属層上に選択的にロウ材を設ける工程と、このロウ材の
上に治具を用いてリードピンを配置する工程と、これら
金属層及びリードピンを還元雰囲気でロウ付けする工程
とを備えることを特徴とする 本発明方法では第1図(a)に示すように、セラミック
基板Iに設けた金属層4上に種々の手段でロウ材6を選
択的に被着し、竿1図(b)に示すように、このロウ材
6に対し極小、極細のり一ドビン5を配置し、次いで、
還元雰囲気中で溶融接合して第1図(c)に示すように
、ロウ材のフィレット7により金属層4とリードピン5
とを剛固に固着する。
基板の半導体搭載面とは反対側の面に対して、アルカリ
溶液などによる表面平滑化処理を施し、この表面平滑化
処理面に薄膜法により金属層を形成した半導体搭載用セ
ラミック基板にり−ドビンを接合するに当たり、前記金
属層上に選択的にロウ材を設ける工程と、このロウ材の
上に治具を用いてリードピンを配置する工程と、これら
金属層及びリードピンを還元雰囲気でロウ付けする工程
とを備えることを特徴とする 本発明方法では第1図(a)に示すように、セラミック
基板Iに設けた金属層4上に種々の手段でロウ材6を選
択的に被着し、竿1図(b)に示すように、このロウ材
6に対し極小、極細のり一ドビン5を配置し、次いで、
還元雰囲気中で溶融接合して第1図(c)に示すように
、ロウ材のフィレット7により金属層4とリードピン5
とを剛固に固着する。
(作用)
かように、本発明方法によればリードピン5の先端にロ
ウ材を被着しないで、金属層4にあらかじめロウ材を被
着し、これにリードピン5を取り付けて化学的処理によ
りこのリードピンを金属層4に固着する為、リードピン
が極小、極細であっても容易に金属層に固着することが
出来る。
ウ材を被着しないで、金属層4にあらかじめロウ材を被
着し、これにリードピン5を取り付けて化学的処理によ
りこのリードピンを金属層4に固着する為、リードピン
が極小、極細であっても容易に金属層に固着することが
出来る。
(実施例)
次に、本発明方法の実施例を説明する。本発明ではセラ
ミック基板1に設けた金属層4に対しペースト状のロウ
材6をスクリーン、メタルマスクなどでパターン印刷す
る(第1図(a))。次いで、適当な治具(図示せず)
を用いて第1図(b)に示すように、極小、極細のリー
ドピン5をロウ材6上に配置し、還元雰囲気中で化学的
処理によりロウ材6をフィレット化し、金属層4に極小
、極細のリードピン5を固着する(第1図(C))。
ミック基板1に設けた金属層4に対しペースト状のロウ
材6をスクリーン、メタルマスクなどでパターン印刷す
る(第1図(a))。次いで、適当な治具(図示せず)
を用いて第1図(b)に示すように、極小、極細のリー
ドピン5をロウ材6上に配置し、還元雰囲気中で化学的
処理によりロウ材6をフィレット化し、金属層4に極小
、極細のリードピン5を固着する(第1図(C))。
本発明方法の他の実施例では第2図(a)に示すように
、セラミック基板1に金属層4を設けた後に、基板全面
に亘りペースト状のロウ材6′をベタ印刷する。次いで
フォトリソグラフ法により第2図(b)に示すように、
前記金属層4上にロウ材6を選択的に残存させる。その
後の処理は第1図に示す第1例につき説明する所と同様
である。
、セラミック基板1に金属層4を設けた後に、基板全面
に亘りペースト状のロウ材6′をベタ印刷する。次いで
フォトリソグラフ法により第2図(b)に示すように、
前記金属層4上にロウ材6を選択的に残存させる。その
後の処理は第1図に示す第1例につき説明する所と同様
である。
本発明方法の他の実施例では第3図に示すようiこ、セ
ラミック基板1に金属層4を設けた後に、この金属層4
上にロウ材のシート6′を載せて熱圧着し、その後フォ
トリソグラフ法により第2図(b)に示すように、前記
金属層4上にロウ材6を選択的に残存させる。その後の
処理は第1図に示す第1例につき説明する所と同様であ
る。
ラミック基板1に金属層4を設けた後に、この金属層4
上にロウ材のシート6′を載せて熱圧着し、その後フォ
トリソグラフ法により第2図(b)に示すように、前記
金属層4上にロウ材6を選択的に残存させる。その後の
処理は第1図に示す第1例につき説明する所と同様であ
る。
本例によれば、他の実施例の場合と相違しロウ材の印刷
時にペースト中のバインダーの残部による炭素の汚染が
全く生じない利点がある。
時にペースト中のバインダーの残部による炭素の汚染が
全く生じない利点がある。
本発明方法で使用するロウ材としては、銀ロウなどが好
適である。
適である。
本発明は上述した例にのみ限定されるものではなく、例
えば第2及び第3実施例において、金属層を形成する過
程において同時にフォトリソグラフ法でロウ材及び金属
層を形成する事も出来る。
えば第2及び第3実施例において、金属層を形成する過
程において同時にフォトリソグラフ法でロウ材及び金属
層を形成する事も出来る。
(発明の効果)
上述したように、本発明によればシリコン基板に設けた
接続用金属層にロウ材を設ける事により化学的処理を用
いて極小、極細のリードピンを上記金属層に剛固に固着
することが出来、従ってVL]Iに極めて好適である。
接続用金属層にロウ材を設ける事により化学的処理を用
いて極小、極細のリードピンを上記金属層に剛固に固着
することが出来、従ってVL]Iに極めて好適である。
第1図(a)、(b)及び(c)は本発明半導体搭載用
セラミック基板へのリードピンの接合方法の1例を示す
断面図; 第2図(a)及び(b)は、本発明方法の他の例を示す
断面図; 第3図は本発明方法の更に他の例を示す断面図第4図(
a)、(b)は、従来の半導体搭載用セラミック基板へ
のリードピンの接合方法を示す断面図ならびにA矢視部
詳細図である。 1 ・・・ セラミック基板 4 ・・・ 金属層 5 ・・・ リードピン 6.6’ 、6’ ・・・ ロウ材 7 ・・・ フィレット 特許出願人 イビデン株式会社 代理人 弁理士 小 川 順 三 同 弁理士 村 1)政 治 第1図 (G) ロウ材 (b) (C) 第2図(G) 第2図(b) 第3図
セラミック基板へのリードピンの接合方法の1例を示す
断面図; 第2図(a)及び(b)は、本発明方法の他の例を示す
断面図; 第3図は本発明方法の更に他の例を示す断面図第4図(
a)、(b)は、従来の半導体搭載用セラミック基板へ
のリードピンの接合方法を示す断面図ならびにA矢視部
詳細図である。 1 ・・・ セラミック基板 4 ・・・ 金属層 5 ・・・ リードピン 6.6’ 、6’ ・・・ ロウ材 7 ・・・ フィレット 特許出願人 イビデン株式会社 代理人 弁理士 小 川 順 三 同 弁理士 村 1)政 治 第1図 (G) ロウ材 (b) (C) 第2図(G) 第2図(b) 第3図
Claims (1)
- 【特許請求の範囲】 1、セラミック基板を形成し、このセラミック基板の半
導体搭載面とは反対側の面に対して表面平滑化処理を施
し、この表面平滑化処理面に薄膜法により金属層を形成
した半導体搭載用セラミック基板にリードピンを接合す
るに当たり、前記金属層上に選択的にロウ材を設ける工
程と、このロウ材の上にリードピンを配置する工程と、
これら金属層及びリードピンを還元雰囲気でロウ付けす
る工程とを備えることを特徴とする半導体搭載用セラミ
ック基板へのリードピンの接合方法。 2、前記金属層上に選択的にロウ材を設ける工程は、基
板上にペースト状のロウ材をスクリーン、メタルマスク
などを用いて選択的にパターン印刷することを特徴とす
る特許請求の範囲第1項に記載の半導体搭載用セラミッ
ク基板へのリードピンの接合方法。 3、前記金属層上に選択的にロウ材を設ける工程は、基
板上にペースト状のロウ材をベタ印刷し、次いでフォト
リソグラフ法により前記金属層上にロウ材を残存させる
ようにしたことを特徴とする特許請求の範囲第1項に記
載の半導体搭載用セラミック基板へのリードピンの接合
方法。 4、前記金属層上に選択的にロウ材を設ける工程は、基
板上にロウ材のシートを載置し、このシートを前記金属
層に熱圧着し、次いでフォトリソグラフ法により前記金
属層上にロウ材を残存させるようにしたことを特徴とす
る特許請求の範囲第1項に記載の半導体搭載用セラミッ
ク基板へのリードピンの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29767287A JPH01140751A (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用セラミック基板へのリードピン接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29767287A JPH01140751A (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用セラミック基板へのリードピン接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140751A true JPH01140751A (ja) | 1989-06-01 |
Family
ID=17849642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29767287A Pending JPH01140751A (ja) | 1987-11-27 | 1987-11-27 | 半導体搭載用セラミック基板へのリードピン接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140751A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193473A (ja) * | 1985-02-21 | 1986-08-27 | Fujitsu Ltd | 積層回路基板のピンリ−ド |
| JPS62105987A (ja) * | 1985-11-01 | 1987-05-16 | 日産化学工業株式会社 | セラミツク基板の表面平滑化方法 |
-
1987
- 1987-11-27 JP JP29767287A patent/JPH01140751A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193473A (ja) * | 1985-02-21 | 1986-08-27 | Fujitsu Ltd | 積層回路基板のピンリ−ド |
| JPS62105987A (ja) * | 1985-11-01 | 1987-05-16 | 日産化学工業株式会社 | セラミツク基板の表面平滑化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000509203A (ja) | はんだバンプの形成方法 | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP2708322B2 (ja) | 配線基板の接続パッドの製造方法 | |
| JPH01140751A (ja) | 半導体搭載用セラミック基板へのリードピン接合方法 | |
| JPH0536754A (ja) | 半導体装置 | |
| JP2912308B2 (ja) | 表面実装部品の半田付け構造 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JP3337068B2 (ja) | フラックスシートを用いる、電子部品の接合方法 | |
| JPH0585849A (ja) | 窒化アルミニウム基板と金属板の接合方法 | |
| JPH05347473A (ja) | 配線基板 | |
| JPS6030195A (ja) | リ−ド接続方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP2000022321A (ja) | ペースト層形成方法、電子部品搭載基板の製造方法 | |
| JPS60171763A (ja) | セラミツク回路基板とリ−ド端子との接続構造 | |
| TWI249212B (en) | Chip package manufacturing process | |
| JPH02130845A (ja) | 電子回路装置 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH03214655A (ja) | リードピン | |
| JPH0513061U (ja) | 電力半導体装置 | |
| JP2002171062A (ja) | 電子部品およびその製造方法 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPH0653396A (ja) | 半導体装置の組立方法 | |
| JPH02231737A (ja) | 電極の接続方法 |