JPH01141475A - 薄型表示装置 - Google Patents
薄型表示装置Info
- Publication number
- JPH01141475A JPH01141475A JP29954687A JP29954687A JPH01141475A JP H01141475 A JPH01141475 A JP H01141475A JP 29954687 A JP29954687 A JP 29954687A JP 29954687 A JP29954687 A JP 29954687A JP H01141475 A JPH01141475 A JP H01141475A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- display
- gray scale
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶などの薄型表示装置のインターフェー
ス回路に関し、特にビデオ信号を利用してグレースケー
ルの薄型表示装置を構成し、ＣＲＴデイスプレィ端末に
代替することにより、軽薄短小な表示端末を供給できる
様に構成したビデオインターフェース回路に関するもの
である。
ス回路に関し、特にビデオ信号を利用してグレースケー
ルの薄型表示装置を構成し、ＣＲＴデイスプレィ端末に
代替することにより、軽薄短小な表示端末を供給できる
様に構成したビデオインターフェース回路に関するもの
である。
本発明は、ビデオ信号及び同期信号などのインターフェ
ース信号を利用して、薄型表示装置にグレースケール表
示し、多情報の表示機能の拡大を促すためのインターフ
ェース回路に関するものである。
ース信号を利用して、薄型表示装置にグレースケール表
示し、多情報の表示機能の拡大を促すためのインターフ
ェース回路に関するものである。
但し、記述を簡単にするために、これ以降からは液晶表
示装置を薄型表示装置とするが、他の表示装置例えば、
ＬＥＤ、ＥＬ、プラズマなどにも適用できるものである
。
示装置を薄型表示装置とするが、他の表示装置例えば、
ＬＥＤ、ＥＬ、プラズマなどにも適用できるものである
。
゛ 液晶表示装置は、薄型、低電圧８低消費電力の特
性を有するため、大型ドツトマトリックスパネルによっ
て、パーソナルコンピュータ、ワードプロセッサなどの
表示端末として実用化されるに至っている。又、今日で
はＣＲＴの代わりに携帯用パーソナルコンピュータの表
示端末として使うためＣＲＴコントロール回路と直結で
きる液晶用インターフェース回路が開発されるに至った
。
性を有するため、大型ドツトマトリックスパネルによっ
て、パーソナルコンピュータ、ワードプロセッサなどの
表示端末として実用化されるに至っている。又、今日で
はＣＲＴの代わりに携帯用パーソナルコンピュータの表
示端末として使うためＣＲＴコントロール回路と直結で
きる液晶用インターフェース回路が開発されるに至った
。
しかしながら、従来のインターフェース回路は、表示の
ＯＮ１０ Ｆ Ｆ表示データを取り扱うインターフェー
ス回路であるため、映像信号などのアナログ信号を処理
する構成となっていないので、単純に各表示ドツトをＯ
Ｎ１０ Ｆ Ｆ表示するのみであった。それ故に、グレ
ースケール表示をすることができなかった。しかし、本
発明は液晶表示に必要なタイミング信号、グレースケー
ル表示データを出力することができる簡単なシステム構
成のコントロール回路を提供し、従来できなかった大゛
型液晶表示装置のグレースケール表示を可能にすること
を目的とするものである。
ＯＮ１０ Ｆ Ｆ表示データを取り扱うインターフェー
ス回路であるため、映像信号などのアナログ信号を処理
する構成となっていないので、単純に各表示ドツトをＯ
Ｎ１０ Ｆ Ｆ表示するのみであった。それ故に、グレ
ースケール表示をすることができなかった。しかし、本
発明は液晶表示に必要なタイミング信号、グレースケー
ル表示データを出力することができる簡単なシステム構
成のコントロール回路を提供し、従来できなかった大゛
型液晶表示装置のグレースケール表示を可能にすること
を目的とするものである。
次に、本発明の一実施例について説明する。
第１図は、本発明の一実施例を示す回路図である”、第
１図において、Ｈｓｙｃは水平同期信号、Ｖｓｙｃは垂
直同期信号、ＶＤはビデオ信号である。２８はビデオ信
号ＶＤのアナログ量産の振幅値をディジタル信号に変換
するためのＡ／Ｄ変換回路である。
１図において、Ｈｓｙｃは水平同期信号、Ｖｓｙｃは垂
直同期信号、ＶＤはビデオ信号である。２８はビデオ信
号ＶＤのアナログ量産の振幅値をディジタル信号に変換
するためのＡ／Ｄ変換回路である。
２９．３０は、Ａ／Ｄ変換回路２８のディジタル値を、
時系列的に、ラッチするためのランチ回路、３１は前記
、ランチ回路２９ 、３０の出力をランチするための第
２のラッチ回路である。２４は、水平同期信号Ｈｓｙｃ
を外部入力として、ドツトクロック信号を発生させるた
めのフェーズロックドループ（ＰＬＬ）回路である。１
，２．４はＤ型フリソブフロフプ回路であり、３，５は
ＮＯＲ回路である。水平同期信号Ｈｓｙｃが入力される
と、Ｄ型フリップフロップとＮＯＲ回路３は、水平同期
信号Ｈｓｙｃの立上がり時に、パルス信号を発生し、Ｄ
型フリフプフロップ回路４とＮＯＲ回路５は、水平同期
信号Ｈｓｙｃの立下がり時に、パルス信号を発生するも
のである。７は、Ｄ型フリップフロップ回路９と、カウ
ンタ回路１１、及び一致回路１２により構成された。Ｘ
軸表示位置（Ｘ軸ホームポジシッン）調整回路である。
時系列的に、ラッチするためのランチ回路、３１は前記
、ランチ回路２９ 、３０の出力をランチするための第
２のラッチ回路である。２４は、水平同期信号Ｈｓｙｃ
を外部入力として、ドツトクロック信号を発生させるた
めのフェーズロックドループ（ＰＬＬ）回路である。１
，２．４はＤ型フリソブフロフプ回路であり、３，５は
ＮＯＲ回路である。水平同期信号Ｈｓｙｃが入力される
と、Ｄ型フリップフロップとＮＯＲ回路３は、水平同期
信号Ｈｓｙｃの立上がり時に、パルス信号を発生し、Ｄ
型フリフプフロップ回路４とＮＯＲ回路５は、水平同期
信号Ｈｓｙｃの立下がり時に、パルス信号を発生するも
のである。７は、Ｄ型フリップフロップ回路９と、カウ
ンタ回路１１、及び一致回路１２により構成された。Ｘ
軸表示位置（Ｘ軸ホームポジシッン）調整回路である。
１５は、前記、Ｘ輪表示位置（Ｘ軸ホームボジシッン）
調整回路と同様に、Ｄ型フリップフロップ回路１６、カ
ウンタ回路１７、一致回路１８により構成されたＹ軸表
示位置（Ｙ軸ホームボジシッン）調整回路である。
調整回路と同様に、Ｄ型フリップフロップ回路１６、カ
ウンタ回路１７、一致回路１８により構成されたＹ軸表
示位置（Ｙ軸ホームボジシッン）調整回路である。
２３と２４は、Ｄ型フリフブフロソプ回路とＮＯＲ回路
であり、宵効な表示データを駆動回路のシフトレジスタ
に、転送するためのシフトクロックＳＫである。 ３３
．３４は、Ｄ型フリフブフロソプ回路であり、フレーム
信号ＦＲＭを発生する回路である。３５は、フリップフ
ロップ回路であり、前記、フレーム信号ＦＲＭを１／２
分周し、極性反転化信号Ｍを発生し、液晶を交流駆動す
るためのものである。３６は、バリアプルカウンタ回路
であり、パルス幅変調駆動するためのパルス幅制御用ク
ロック信号ＰＷＫを発生する回路である。３７は、カウ
ンタ回路であり、縦続接続された駆動回路を順次選択し
ていくためのチップセレクト信号ｃｓを発生するための
ものである。３８は、゛セット・リセットのフリップフ
ロップ回路であり、縦続された駆動回路の最初の駆動回
路にスタートデータＳＤを出力するためのものである。
であり、宵効な表示データを駆動回路のシフトレジスタ
に、転送するためのシフトクロックＳＫである。 ３３
．３４は、Ｄ型フリフブフロソプ回路であり、フレーム
信号ＦＲＭを発生する回路である。３５は、フリップフ
ロップ回路であり、前記、フレーム信号ＦＲＭを１／２
分周し、極性反転化信号Ｍを発生し、液晶を交流駆動す
るためのものである。３６は、バリアプルカウンタ回路
であり、パルス幅変調駆動するためのパルス幅制御用ク
ロック信号ＰＷＫを発生する回路である。３７は、カウ
ンタ回路であり、縦続接続された駆動回路を順次選択し
ていくためのチップセレクト信号ｃｓを発生するための
ものである。３８は、゛セット・リセットのフリップフ
ロップ回路であり、縦続された駆動回路の最初の駆動回
路にスタートデータＳＤを出力するためのものである。
ＯＤ０〜０Ｄｆｆは、奇数番目の表示データ、ＥＤ０〜
ＥＤ３は、偶数番目の表示データであり、各々は、４ビ
ー／ ト構成のパラレルデータになっているので、１６
階調のグレースケール表示データである。
ＥＤ３は、偶数番目の表示データであり、各々は、４ビ
ー／ ト構成のパラレルデータになっているので、１６
階調のグレースケール表示データである。
次に、本発明の動作について説明する。
水平同期信号Ｈｓｙｃが、入力されるとＰＬＬ回路２４
は、ビデオ信号ＶＤと同期するドツトクロック信号Ｐ１
を出力する。常に、位相及び周波数が、ビデオ信号ＶＤ
と同一タイミングとなるように、調整しながら発振し、
ドツトクロック信号ＰＩを発生するのである。ドツトク
ロック信号Ｐ１は、フリップフロップ回路２５により、
１／２分周される。
は、ビデオ信号ＶＤと同期するドツトクロック信号Ｐ１
を出力する。常に、位相及び周波数が、ビデオ信号ＶＤ
と同一タイミングとなるように、調整しながら発振し、
ドツトクロック信号ＰＩを発生するのである。ドツトク
ロック信号Ｐ１は、フリップフロップ回路２５により、
１／２分周される。
Ａ／Ｄ変換回路２８のサンプリング信号は、前記、ドツ
トクロック信号Ｐ１であるため、１クロツク毎にアナロ
グ電圧は、４ピントのディジタル信号に変換されて出力
する。この４ビツト・パラレルのディジタル信号は、ラ
ンチ回路２９ 、３０に入力される。ラッチ回路２９．
３０のランチ信号は、前記、フリップフロップ回路２５
の１ノ２分周出力Ｐ２．Ｐ３であるため、時系列的に記
憶されて、ラッチ回路３１に出力する。ラッチ回路３１
は、前記ラッチ回路２９ 、３０の出力を同時に、８ビ
ツトパラレルデータとして記憶し、奇数番の表示データ
ＯＤ、〜ＯＤａ、偶数番目の表示データＥ Ｄ ｏ〜Ｅ
Ｄ ｓを出力する。ランチ回路３１のランチ信号は、
前記、ラッチ回路３０のランチ信号Ｐ３を入力データと
するＤ型フリソプフロフプ回路２７の出力Ｐ４であるた
め、ランチ信号Ｐ３に対し、ドツトクロック信号Ｐ１の
半周期骨、遅延されたランチ信号である。
トクロック信号Ｐ１であるため、１クロツク毎にアナロ
グ電圧は、４ピントのディジタル信号に変換されて出力
する。この４ビツト・パラレルのディジタル信号は、ラ
ンチ回路２９ 、３０に入力される。ラッチ回路２９．
３０のランチ信号は、前記、フリップフロップ回路２５
の１ノ２分周出力Ｐ２．Ｐ３であるため、時系列的に記
憶されて、ラッチ回路３１に出力する。ラッチ回路３１
は、前記ラッチ回路２９ 、３０の出力を同時に、８ビ
ツトパラレルデータとして記憶し、奇数番の表示データ
ＯＤ、〜ＯＤａ、偶数番目の表示データＥ Ｄ ｏ〜Ｅ
Ｄ ｓを出力する。ランチ回路３１のランチ信号は、
前記、ラッチ回路３０のランチ信号Ｐ３を入力データと
するＤ型フリソプフロフプ回路２７の出力Ｐ４であるた
め、ランチ信号Ｐ３に対し、ドツトクロック信号Ｐ１の
半周期骨、遅延されたランチ信号である。
次に、ラッチ信号Ｐ４の信号は、インバータ６により反
転され、Ｄ型フリップフロンプ回路１のクロック端子と
して入力される。Ｄ型フリップフロップ回路１の出力Ｐ
５とＰ６は、各々Ｄ型フリップフロップ回路２，４に入
力されるので、ＮＯＲ回路３は、水平同期信号Ｈｓｙｃ
の立上がり時に、単一パルス信号Ｐ７を出力し、立下が
り時に、単一パルス信号Ｐ８を、ＮＯＲ回路５より出力
する。
転され、Ｄ型フリップフロンプ回路１のクロック端子と
して入力される。Ｄ型フリップフロップ回路１の出力Ｐ
５とＰ６は、各々Ｄ型フリップフロップ回路２，４に入
力されるので、ＮＯＲ回路３は、水平同期信号Ｈｓｙｃ
の立上がり時に、単一パルス信号Ｐ７を出力し、立下が
り時に、単一パルス信号Ｐ８を、ＮＯＲ回路５より出力
する。
前記、単一パルス信号Ｐ７は、Ｘ軸表示位置調整回路７
のＤ型フリップフロンプ回路９をリセットするので、Ｎ
ＯＲ回路１０は、前記、ラッチ信号Ｐ４と同一タイミン
グのパルス信号Ｐ９を、カウンタ回路１１に出力するこ
とを開始する。カウンタ回路１１は、パルス信号Ｐ９を
カウントし、そのカウント値と、外部設定用スイッチ１
３のディジタル設定値との一致を、−数回路１２によっ
て検出する。
のＤ型フリップフロンプ回路９をリセットするので、Ｎ
ＯＲ回路１０は、前記、ラッチ信号Ｐ４と同一タイミン
グのパルス信号Ｐ９を、カウンタ回路１１に出力するこ
とを開始する。カウンタ回路１１は、パルス信号Ｐ９を
カウントし、そのカウント値と、外部設定用スイッチ１
３のディジタル設定値との一致を、−数回路１２によっ
て検出する。
カウンタ回路１１のカウント値と、外部設定スイッチ１
３の設定値と一致した時、−数回路１２は、一致信号を
発生し、前記、Ｄ型フリップフロップ回路９のクロック
端子に入力するので、Ｄ型フリップフロップ回路９の出
力を反転し、ＮＯＲ回路ｌＯは、パルス信号Ｐ９の出力
をストップする。一方、垂直同期信号Ｖｓｙｃが入力さ
れるとＹ軸表示位置調整回路１５は、前記、Ｘ軸表示位
置調整回路７と同一の構成となっているため、Ｄ型フリ
フプフロフブ回路１６は、リセットされる。それ故に、
ＮＯＲ回路２１は、前記、単一パルス信号Ｐ７と同一タ
イミングのパルス信号ＰＩＯを、カウンタ回路１７に出
力する。外部設定スイッチ１９とカウンタ回路１７のカ
ウンタ値が一致すると、−数回路１８は、一致信号を発
生し、前記、Ｄ型フリフブフロップ回路１６のクロック
端子に人力するので、Ｄ型フリップフロップ回路１６の
出力を反転する。前記、フリップフロップ回路９と１６
の反転された出力は、ＮＯＲ回路２２に入力されるので
、Ｘ軸及びＹ軸表示位置調整が、外部設定スイッチ１３
及び１９によって調整された時、すなわち、水平バンク
ポーチ及び、垂直バンクポーチの経過後、ランチ信号Ｐ
４と同−周波数のシフトクロック信号ＳＫを出力するこ
とを開始する。このシフトクロック信号ＳＫは、駆動回
路に内蔵されている。８ビツトパラレルシフトレジスタ
のシフトクロック信号となり、前記、表示データｏＤｅ
〜ＯＤ、及びＥ Ｄ ｏ ＝ Ｅ Ｄ ＊を転送する
ものである。そして、前記、水平同期信号Ｈｓｙｃの立
下がり時の単一パルス信号Ｐ８は、駆動回路に内蔵され
たラッチ回路のランチ信号ＬＫとして出力される。
３の設定値と一致した時、−数回路１２は、一致信号を
発生し、前記、Ｄ型フリップフロップ回路９のクロック
端子に入力するので、Ｄ型フリップフロップ回路９の出
力を反転し、ＮＯＲ回路ｌＯは、パルス信号Ｐ９の出力
をストップする。一方、垂直同期信号Ｖｓｙｃが入力さ
れるとＹ軸表示位置調整回路１５は、前記、Ｘ軸表示位
置調整回路７と同一の構成となっているため、Ｄ型フリ
フプフロフブ回路１６は、リセットされる。それ故に、
ＮＯＲ回路２１は、前記、単一パルス信号Ｐ７と同一タ
イミングのパルス信号ＰＩＯを、カウンタ回路１７に出
力する。外部設定スイッチ１９とカウンタ回路１７のカ
ウンタ値が一致すると、−数回路１８は、一致信号を発
生し、前記、Ｄ型フリフブフロップ回路１６のクロック
端子に人力するので、Ｄ型フリップフロップ回路１６の
出力を反転する。前記、フリップフロップ回路９と１６
の反転された出力は、ＮＯＲ回路２２に入力されるので
、Ｘ軸及びＹ軸表示位置調整が、外部設定スイッチ１３
及び１９によって調整された時、すなわち、水平バンク
ポーチ及び、垂直バンクポーチの経過後、ランチ信号Ｐ
４と同−周波数のシフトクロック信号ＳＫを出力するこ
とを開始する。このシフトクロック信号ＳＫは、駆動回
路に内蔵されている。８ビツトパラレルシフトレジスタ
のシフトクロック信号となり、前記、表示データｏＤｅ
〜ＯＤ、及びＥ Ｄ ｏ ＝ Ｅ Ｄ ＊を転送する
ものである。そして、前記、水平同期信号Ｈｓｙｃの立
下がり時の単一パルス信号Ｐ８は、駆動回路に内蔵され
たラッチ回路のランチ信号ＬＫとして出力される。
ランチ信号ＬＫは、Ｄ型フリップフロップ回路３３のリ
セット信号として入力され、前記、−数回路１８の一致
信号は、Ｄ型フリンブフロ７プ回路３３のセット信号と
して入力される。その出力信号ｐＨは、Ｄ型フリップフ
ロップ回路３４によって構成された遅延回路によって遅
延され、フレーム信号ＦＲＭを出力する。更に、このフ
レーム信号ＦＲＭは、フリップフロップ回路３５によっ
て、１７２分周され、極性反転化信号Ｍを出力するので
、フレーム毎に、駆動信号の極性を反転し、交流駆動す
ることになる。前記、シフトクロック信号ＳＫは、バリ
アプルカウンタ回路３６に入力されて分周され、パルス
幅変調駆動するためのパルス幅制御用クロック信号ＰＷ
Ｋを出力する。バリアプルカウンタ回路３６のカウント
値の設定は、１６階調のグレースケール表示するために
、水平同期信号Ｈｓｙｃの周期中に、前記、パルス幅制
御用クロック信号ＰＷＫが、１５クロツク出力できるよ
うにカウント値を設定すれば、Ｏレベルより１６レベル
のグレースケール表示することができる。更に、カウン
タ回路３７は、前記、シフトクロック信号をカウントす
るための回路であり、駆動回路に内蔵された８ビツトシ
フトレジスタのレジスタ数によって決まるものであり、
８０段のシフトレジスタであれば、８０分周のカウンタ
回路を設けることにより、縦続接続された駆動回路のチ
ップセレクトを、８０発のシフトクロックＳＫ毎に、順
次、後段に移行するためのチップセレクト信号Ｃ３ＣＫ
を発生する６次に、第２図は第１図に示した本発明のタ
イミング図である。第２図において、Ｈｓｙｃは、水平
同期信号を示し、Ｈｓｙｃの立上がりの後に、シフトク
ロックＳＫが発生し、奇数及び偶数の４ビシトデータＯ
Ｄｏ 〜ＯＤ ｓ、 Ｅ Ｄ ｅ 〜Ｅ Ｄ ｓをシフ
トする。そして、１ライン分のデータが、転送されると
ラッチ信号ＬＫによってラッチされる。上記、ラッチ信
号ＬＫの１周期間に、パルス幅制御用クロック信号ＰＷ
Ｋが１５発入力される。 Ｖｓｙｃ、 Ｍは垂直同期信
号と極性反転信号のタイミングを示している。第３図は
、パルス幅変調駆動回路の一例を示したものである。５
０１は４ビツトパラレルデータのシフトレジスタであり
、５０２はラッチ信号ＬＫによって、４ビツトパラレル
シフトレジスタ５０１の出力データをラッチする。５０
３は駆動パルス幅制御回路であり、パルス幅制御用クロ
ック信号ＰＷＫをカウントすることにより、カウント値
と、前記、ラッチ回路５０２の出力値との一致により、
駆動パルス幅を制御する。この駆動パルス幅制御出力は
、駆動回路５０４に入力されて、駆動時の選択駆動電圧
のパルス幅を制御し、液晶に駆動電圧を出力する。
セット信号として入力され、前記、−数回路１８の一致
信号は、Ｄ型フリンブフロ７プ回路３３のセット信号と
して入力される。その出力信号ｐＨは、Ｄ型フリップフ
ロップ回路３４によって構成された遅延回路によって遅
延され、フレーム信号ＦＲＭを出力する。更に、このフ
レーム信号ＦＲＭは、フリップフロップ回路３５によっ
て、１７２分周され、極性反転化信号Ｍを出力するので
、フレーム毎に、駆動信号の極性を反転し、交流駆動す
ることになる。前記、シフトクロック信号ＳＫは、バリ
アプルカウンタ回路３６に入力されて分周され、パルス
幅変調駆動するためのパルス幅制御用クロック信号ＰＷ
Ｋを出力する。バリアプルカウンタ回路３６のカウント
値の設定は、１６階調のグレースケール表示するために
、水平同期信号Ｈｓｙｃの周期中に、前記、パルス幅制
御用クロック信号ＰＷＫが、１５クロツク出力できるよ
うにカウント値を設定すれば、Ｏレベルより１６レベル
のグレースケール表示することができる。更に、カウン
タ回路３７は、前記、シフトクロック信号をカウントす
るための回路であり、駆動回路に内蔵された８ビツトシ
フトレジスタのレジスタ数によって決まるものであり、
８０段のシフトレジスタであれば、８０分周のカウンタ
回路を設けることにより、縦続接続された駆動回路のチ
ップセレクトを、８０発のシフトクロックＳＫ毎に、順
次、後段に移行するためのチップセレクト信号Ｃ３ＣＫ
を発生する６次に、第２図は第１図に示した本発明のタ
イミング図である。第２図において、Ｈｓｙｃは、水平
同期信号を示し、Ｈｓｙｃの立上がりの後に、シフトク
ロックＳＫが発生し、奇数及び偶数の４ビシトデータＯ
Ｄｏ 〜ＯＤ ｓ、 Ｅ Ｄ ｅ 〜Ｅ Ｄ ｓをシフ
トする。そして、１ライン分のデータが、転送されると
ラッチ信号ＬＫによってラッチされる。上記、ラッチ信
号ＬＫの１周期間に、パルス幅制御用クロック信号ＰＷ
Ｋが１５発入力される。 Ｖｓｙｃ、 Ｍは垂直同期信
号と極性反転信号のタイミングを示している。第３図は
、パルス幅変調駆動回路の一例を示したものである。５
０１は４ビツトパラレルデータのシフトレジスタであり
、５０２はラッチ信号ＬＫによって、４ビツトパラレル
シフトレジスタ５０１の出力データをラッチする。５０
３は駆動パルス幅制御回路であり、パルス幅制御用クロ
ック信号ＰＷＫをカウントすることにより、カウント値
と、前記、ラッチ回路５０２の出力値との一致により、
駆動パルス幅を制御する。この駆動パルス幅制御出力は
、駆動回路５０４に入力されて、駆動時の選択駆動電圧
のパルス幅を制御し、液晶に駆動電圧を出力する。
Ｖ Ｉ、 Ｖ ｓ、 Ｖ ａ、 Ｖ Ｅ Ｅは、それぞ
れ駆動バイアス用のバイアス電圧を示している。第４図
は、本発明を使用したパルス幅変調によるグレースケー
ルの実験データを示したものである。ここでは、グレー
スケールデータＵＤ、〜ＵＤ、のうち、ｕＤ。
れ駆動バイアス用のバイアス電圧を示している。第４図
は、本発明を使用したパルス幅変調によるグレースケー
ルの実験データを示したものである。ここでは、グレー
スケールデータＵＤ、〜ＵＤ、のうち、ｕＤ。
〜ＵＤ寞を使用して８階調のグレースケールを、１／１
００． ｌ／１２５．１／２００及び１／２５０デユー
テイ駆動の各々について、反射率／％対パルス幅変調の
プロットを示している。この実験データより、かなり良
イクレースケールの線形成が得られることが理解できる
。
００． ｌ／１２５．１／２００及び１／２５０デユー
テイ駆動の各々について、反射率／％対パルス幅変調の
プロットを示している。この実験データより、かなり良
イクレースケールの線形成が得られることが理解できる
。
以上述べたように、本発明によれば映像信号などのアナ
ログ電圧をＡ／Ｄ変換して、ダイレクトに駆動回路に入
力するため、ＲＡＭなどの外部記憶回路が要らないので
、システム構成が極めて簡単となり、コストが安くでき
る。そして従来、０Ｎ１０ Ｆ Ｆ表示するのみで、画
像表示できなかったが、ＳＢＥ？ａ晶を使って大型液晶
のグレースケール表示を可能にすることにより、薄型表
示の映像表示装置を堤供することができるなどの多大な
効果を持つものである。
ログ電圧をＡ／Ｄ変換して、ダイレクトに駆動回路に入
力するため、ＲＡＭなどの外部記憶回路が要らないので
、システム構成が極めて簡単となり、コストが安くでき
る。そして従来、０Ｎ１０ Ｆ Ｆ表示するのみで、画
像表示できなかったが、ＳＢＥ？ａ晶を使って大型液晶
のグレースケール表示を可能にすることにより、薄型表
示の映像表示装置を堤供することができるなどの多大な
効果を持つものである。
第１図は本発明の一実施例を示す回路図、第２図は本発
明のタイミングを示す図、第３図はパルス幅変調駆動回
路の一例を示す図、第４図はパルス幅変調による実験デ
ータを示す図である。 １．２，４，９．１６，２３．２７，３３．３４・・・
Ｄ型フリップフロップ回路 ７・・・Ｘ軸表示位置調整回路 １１．１７．３７・・・カウンタ回路 １２）１８ ・・・一致回路 １５・・・Ｙ軸表示位置調整回路 ２４・・・ＰＬＬ回路 ２８・・・Ａ／Ｄ変換回路 ２９．３０．３１・・・ラッチ回路 ３６・・・バリアプルカウンタ回路 以上 出願人 セイコー電子工業株式会社 Ｈｓｙｃ μｍ−−し！−
ＬＫ−−−−−几一一一 第３図 第４図
明のタイミングを示す図、第３図はパルス幅変調駆動回
路の一例を示す図、第４図はパルス幅変調による実験デ
ータを示す図である。 １．２，４，９．１６，２３．２７，３３．３４・・・
Ｄ型フリップフロップ回路 ７・・・Ｘ軸表示位置調整回路 １１．１７．３７・・・カウンタ回路 １２）１８ ・・・一致回路 １５・・・Ｙ軸表示位置調整回路 ２４・・・ＰＬＬ回路 ２８・・・Ａ／Ｄ変換回路 ２９．３０．３１・・・ラッチ回路 ３６・・・バリアプルカウンタ回路 以上 出願人 セイコー電子工業株式会社 Ｈｓｙｃ μｍ−−し！−
ＬＫ−−−−−几一一一 第３図 第４図
Claims (2)
- （１）ビデオ信号を入力し、駆動回路により表示装置を
駆動する薄型表示装置において、ビデオ信号のアナログ
信号をディジタル信号に変換するＡ／Ｄ変換回路、前記
、Ａ／Ｄ変換回路の出力を時系列的に記憶するための第
１の記憶回路と、前記時系列的に記憶された第１の記憶
回路の出力を、前記、駆動回路の表示データとして出力
する手段を有し、前記、薄型表示装置を駆動するために
必要なタイミング信号を発生するインターフェース回路
及び駆動するための駆動回路よりなる薄型表示装置。 - （２）特許請求の範囲第１項記載の表示装置において、
前記薄型表示装置を駆動するための表示データ出力信号
は、前記、表示駆動する駆動パルス幅を変調し、グレー
スケール表示するための駆動回路のグレースケールデー
タとすることを特徴とする薄型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29954687A JPH01141475A (ja) | 1987-11-27 | 1987-11-27 | 薄型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29954687A JPH01141475A (ja) | 1987-11-27 | 1987-11-27 | 薄型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01141475A true JPH01141475A (ja) | 1989-06-02 |
Family
ID=17874016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29954687A Pending JPH01141475A (ja) | 1987-11-27 | 1987-11-27 | 薄型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01141475A (ja) |
-
1987
- 1987-11-27 JP JP29954687A patent/JPH01141475A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758831A (en) | Matrix-addressed display device | |
| KR100859666B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| US7551167B2 (en) | Shift register and driving circuit of LCD using the same | |
| KR100821016B1 (ko) | 액정 표시 장치 | |
| KR940008177B1 (ko) | 디스플레이 패널용 인터페이스 | |
| US12094388B2 (en) | Source driving circuit, source driving method, display device and display driving method | |
| JPS62122387A (ja) | インタ−フエイス装置 | |
| JPH01141475A (ja) | 薄型表示装置 | |
| JPS5815749B2 (ja) | デジタル電子時計 | |
| JPH01142796A (ja) | 画像表示装置 | |
| JP2825214B2 (ja) | 表示装置の駆動回路 | |
| JP2003280610A (ja) | 表示装置の駆動用ドライバーｉｃ | |
| JP3309934B2 (ja) | 表示装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JPS63259594A (ja) | 表示装置 | |
| JP3281800B2 (ja) | 可変遅延線回路 | |
| KR0182047B1 (ko) | 프로그래머블 계조전압 발생장치 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JPH0746775B2 (ja) | 駆動回路 | |
| JPH10207436A (ja) | 表示装置の駆動回路 | |
| JPH0316031B2 (ja) | ||
| JP2540686Y2 (ja) | 液晶表示装置 | |
| JPH08227282A (ja) | 液晶表示装置 | |
| JP6517651B2 (ja) | 表示ドライバ | |
| JPH0944117A (ja) | 画像表示装置 |