JPH01142945A - マイクロプロセッサの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理装置の動作制御技術さらにはマ
イクロプロセッサのエミュレーションを行なうエミュレ
ータに適用して特に有効な技術に関し１例えばシステム
開発装置やデバッグツールに利用して有効な技術に関す
るものである。

［従来の技術］ ユーザーが開発したマイクロコンピュータ・システムの
ソフトウェアを開発したり、デバツギングを行なう場合
、第４図に示すような装置を使用することがある。すな
わち、マイクロコンピュータ・システム（ユーザー・シ
ステム）１を構成するボードｌａ上に設けられたマイク
ロコンピュータ（以下ＭＰＵと称する）用のＩＣソケッ
ト２に、コネクタ３を介してシステム１のＭＰＵと同一
のＭＰＵを内蔵したイン・サーキット・エミュレータ４
を接続する。このイン・サーキット・エミュレータ４は
、ケーブルを介してＣＲＴデイスプレィ５やフロッピー
ディスク装置６等を備えたサポートツールと呼ばれるシ
ステム開発装置７に接続されている。

上記システムにおいては、ＣＲＴデイスプレィ５側のキ
ーボードより入力されるアセンブラやコンパイラ等の言
語で書かれたソースプログラムは、先ずフロッピーディ
スク６から成る記憶装置に書き込まれ、次にシステム開
発袋！！７内のＭＰＵによって機械語に翻訳されてオブ
ジェクトプログラムの形でフロッピーディスク６に書き
込まれる。

フロッピーディスク６に書き込まれたプログラムは、イ
ン・サーキット・エミュレータ４内のＭＰＵによってユ
ーザー・システム１内のＲＡＭ　（ランダム・アクセス
・メモリ）８等に転送され、書き込まれる。

ＲＡＭ８等に書き込まれたユーザー・プログラムは、Ｉ
Ｃソケット２からコネクタ３を引き抜いて、システムの
ＭＰＵ９を差し込んでやると、通常はこのＭＰＵ９によ
って実行されるわけであるが、第４図のシステムでは、
イン・サーキット・エミュレータ４内のＭＰＵ　（ＭＰ
Ｕ９と同一タイプ）によってエミュレーションを行ない
ながら、ユーザ・プログラムのデバッギングを行なえる
ようになっている。

この場合、ＣＲＴデイスプレィ５やフロッピーディスク
装置６等をコントロールしたり、アセンブラやコンパイ
ラ言語を機械語へ翻訳したり、さらにイン・サーキット
・エミュレータ４内のＭＰＵによってユーザ・プログラ
ムを実行して得られたデータを編集してＣＲＴデイスプ
レィ５に表示させたりするホストＭＰＵがシステム開発
装置７内に設けられているが、イン・サーキット・エミ
ュレータ４には、エミュレーションの結果得られたデー
タを上記システム開発袋！！７内のＭＰＵが編集し易い
形に処理できるような機能を持たせることができる。上
記システムにおいて、イン・サーキット・エミュレータ
４内のＭＰＵがエミュレーションとデータ処理機能を兼
用するようにされる場合、エミュレータ４内のＭＰＵは
システム開発装置７内のエミュレーションモード時とシ
ステムモード時とで空間分割してその動作を実行する。

ところで、上記エミュレータ・システムを用いてユーザ
ー・プログラムのデバツギングを行なう場合、一般には
プログラムを細切れにしてエミュレーションを行なって
行くが、その際ブレークポイントと呼ばれる指定ポイン
ト（プログラム中のある位置）を通過したことを検出し
て、そこでプログラムの実行を中断することが行なわれ
る。そして、ブレーク直前までのシステム内の状態は、
バス上の信号をトレースメモリと呼ばれる記憶装置内に
リアルタイムで取り込んでおく、これによって、ブレー
ク後にそのトレース・メモリの内容を解析することで、
プログラムの暴走要因等を解明し、ユーザー・プログラ
ムやシステムのデバッギングを行なうことができる。

従来のシステムでは、エミュレータ４による上記のよう
な細かなエミュレーション動作やトレースしたデータの
処理等の制御は、システム開発装置７内のＭＰＵを制御
することで行っていたく［株］日立製作所、昭和６０年
８月発行、「日立マイクロコンピュータシステム　６４
１８０ＡＳＥ−Ｉ　　ユーザーズマニュアル」参照）。

［発明が解決しようとする問題点］ 上記従来方式では、制御対象となるマイクロプロセッサ
における目的とする命令実行の起動および停止等のタイ
ミング制御をＭＰＵ周辺に設けられるハードウェアにて
行なっていたため１周辺制御回路の設計が複雑になるば
かりか物理量も大きなものになっている。さらに、従来
方式ではエミュレーションとなる対象マイクロプロセッ
サが変更もしくは新たに追加された場合、制御回路を改
めて設計し直す必要があった。そのため、エミュレータ
の開発期間が長くなり、多品種のマイクロプロセッサを
展開する上で大きな問題点となっていた。

本発明な目的は、簡単なハードウェア構成にて従来と同
程度以上のマイクロプロセッサ制御が可能であり、かつ
多品種マイクロプロセッサへの対応が容易なマイクロプ
ロセッサ制御方式を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、２つのマイクロプロセッサを有し、一方が他
方の動作を制御可能なシステムを構成する場合において
、制御用マイクロプロセッサと制御対象マイクロプロセ
ッサの両方からアクセス可能なＲＡＭを設け、標準的な
バスでこれらを接続し、制御対象マイクロプロセッサが
実行する上記ＲＡＭ上の命令を、制御用マイクロプロセ
ッサによって設定或いは変更できるようにするものであ
る。

［作用］ 上記した手段によれば、ハードウェア構成は標準的なバ
スに対する結合のみであるため周辺制御回路の設計が容
易であるとともに、物量の増加をおさえることが可能で
ある。また、一部変更または新たに開発されたマイクロ
プロセッサのエミュレータを開発する場合にも制御対象
となるマイクロプロセッサ部分を交換するだけでよく、
接続も標準バス結合であるため、品種展開に対する対応
が容易となり、汎用性が向上する。

［実施例］ 第１図は１本発明をエミュレータ・システムに適用した
場合の一実施例を示す。

同図において、符号１０で示されているのは、第４図に
示されているイン・サーキット・エミュレータ４内に設
けられているエミユレーション用のマイクロプロセッサ
で、このマイクロプロセッサ１０は、ユーザーシステム
１を構成するＭＰＵ９と同一タイプのマイクロプロセッ
サである。マイクロプロセッサ１０は、バスｌｌａおよ
びバッファ１２ａを介してユーザーシステムバスｌｌｂ
に接続されている。さらに、上記バスｌｌａは、バスバ
ッファ１２ｂ、バス１１ｄ、パスバッファ１２ｃを介し
て、システムバス１１ｃに接続されている。ここで、バ
スｌｌａ〜１゛１ｄは、データバス、アドレスバスおよ
びコントロールバスを含み、少なくともバスｌｉｄは標
準バスで構成されている。

上記エミユレーション用のマイクロプロセッサ１０は、
システムバスｌｌｃに接続された制御用マイクロプロセ
ッサ１３の制御対象となるもので、ユーザー空間とシス
テム空間とに切り換わって動作し、雨空間でアクセスの
対象が異なる（以下。

エミユレーション用マイクロプロセッサ１０を対象マイ
クロプロセッサと称する）。上記制御空間の切換えのた
め、空間切換回路１４が設けられており、空間切換回路
１４が上記パスバッファ１２ａを切り換えて、マイクロ
プロセッサ１０をユーザーバスｆｉｂ側またはバスｌｉ
ｄ側に選択的に接続することで空間の切換えが行なわれ
る。

システムバス１１Ｃに接続された上記制御用マイクロプ
ロセッサ１３は、システムバスｌｉｅに接続されている
システムメモリ１５上のプログラムを実行する。そして
、この制御用マイクロプロセッサ１３からの指令に基づ
いて制御対象となる上記マイクロプロセッサ１０に対し
、リセット信号や割込み信号を供給する制御回路１６が
設けられている。

さらに、この実施例では、上記マイクロプロセッサ１０
と１３のいずれの側からもアクセス可能なＲＡＭ１７が
設けられており、このＲＡＭ１７はパスバッファ１２ｂ
、１２ｃ間に設けられた標準バスｌｉｄに接続されてい
る。そして、上記２つのマイクロプロセッサ１０と１３
の両方からＲＡＭ１７に対して同時にアクセス要求がな
された場合の競合を回避するため、競合回避回路１８が
設けられ、この競合回避回路１８が、２つのマイクロプ
ロセッサからのアクセス要求に対してバス使用権を決定
し、バスバッファ１２ｂまた１２ｃのいずれか一方を選
択的に導通状態にさせることで、同時アクセスを禁止す
るようになっている。

なお、第１図において、バスｌｌａに接続されているメ
モリ１９は、上記対象マイクロプロセッサ１０がユーザ
ープログラムを実行している間に、バス１２ａ上に表わ
れる信号を時系列的に取り込むためのトレースメモリで
ある。このトレースメモリ１９に蓄えられたデータを解
析することでデバッギングが可能となる。

上記実施例のエミュレーション・システムにおいては、
パスバッファ１２ａ、１２ｂの切換えによって、対象マ
イクロプロセッサ１０が、共有のＲＡＭ１７上のプログ
ラムおよびユーザーシステム側のメモリ上のプログラム
のいずれをも実行することができる。

従って、上記実施例のシステムにおいては、以下のよう
な方法により、対象マイクロプロセッサ１０によるプロ
グラムの実行開始や中断を任意に行なわせることができ
る。

先ず、予めＲＡＭ１７を対象マイクロプロセッサ１０の
メモリアップ上におけるリセットおよび割込み例外処理
のリスタートアドレスを含む位置に配置しておく、ただ
し、制御用マイクロプロセッサ１３のメモリアップ上に
おいてはＲＡＭ１７を任意の位置に配置しておくことが
できる。

今、対象マイクロプロセッサ１ｏのリセット・リスター
トアドレスを１００番地、割込みによるリスタート・ア
ドレスを１１０番地とすると、ＲＡＭ１７をマイクロプ
ロセッサ１０のメモリマツプ上で第２図に示すような位
置に配置する。

そして、システムの動作開始に際しては先ずマイクロプ
ロセッサ１０を初期化するため、制御用マイクロプロセ
ッサ１３により制御回路１６を介して対象マイクロプロ
セッサ１０に対し、リセット信号ＲＥＳを入力した状態
のままとする。次に、ＲＡＭ上のリセット・リスタート
アドレス１００番地にジャンプ命令ｒＪＭＰ１００Ｊを
設定した後、リセットＲＥＳの入力を解除する。すると
、対象マイクロプロセッサ１０はｒＪＭＰ　１０　ｏＪ
を繰返し、実行する無限ループ状ｍ＜待ち状態）となる
。

次に、対象マイクロプロセッサ１０を制御用マイクロプ
ロセッサ１３によって任意に動作させるためには、ＲＡ
Ｍ１７上の目的とする命令あるいはプログラムを実行さ
せる。それには先ず、制御用マイクロプロセッサ１３に
よりＲＡＭ１７上の任意の位置（例えば第３図に示すよ
うに２００番地から３００番地のエリア）に、目的とす
る動作内容の命令を書き込む、そして、設定した命令の
最後の３００番地には、リセット・リスタートアドレス
番地と同様にジャンプ命令ｒＪＭＰ３００Ｊを設定し、
目的となる命令実行終了後に、マイクロプロセッサ１０
が再び無限ループ状態となるようにしておく、それから
、１００番地に設定しておいたジャンプ命令ｒＪＭＰ１
００Ｊの飛先番地を、先に設定した目的とする命令のス
タートアドレスの２００番地に変更する。そして、バス
使用権をマイクロプロセッサ１３　（ＭＰＵＩ）から１
０　（ＭＰＵ２）へ渡す、すると、対象マイクロプロセ
ッサ１０は無限ループ状態から抜は出し、２００番地へ
ジャンプして目的とする命令を実行後再び無限ループ状
態へ入る。上記設定命令の内容に応じて対象マイクロプ
ロセッサ１０に、例えば内部のあるレジスタの値を所望
の値に設定する等任意の動作を行なわせることができる
。また、ジャンプ命令の飛先変更における指定アドレス
を別のアドレスに変えることにより、途中の任意のアド
レスから目的とする命令を実行させることも可能である
。

一方、対象マイクロプロセッサ１０による命令実行を中
断するには１割込み信号ｉＮＴを使用する０割込み信号
ｉＮＴによるリスタート・アドレスが１１０番地である
とすると、前述した初期化の時と同様に、予め１１０番
地にジャンプ命令ｒＪＭＰ１１０Ｊを設定しておく、そ
れから制御用マイクロプロセッサ１３によって制御回路
１６を介してマイクロプロセッサ１ｏに対して割込み信
号ｉＮＴを入力させる。すると、マイクロプロセッサ１
０は目的とする命令の実行を中断し、割込みリスタート
・アドレス１１０番地へ飛んで、ジャンプ命令ｒＪＭＰ
１１０Ｊを繰返し実行する無限ループ状態に入る。これ
により、割込み信号ｉＮＴを入力した時点で命令の実行
を中断することが可能となる０割込み信号ｉＮＴの入力
タイミングを変えることにより任意の位置での中断が可
能である。しかも、割込みを使って命令実行を中断させ
ることにより、内部レジスタの状態をそのまま保持させ
、マイクロプロセッサ１３で読み出すことができる。中
断により対象マイクロプロセッサの内部レジスタ内容等
を保持しておく必要がないのであれば、割込み信号ｉＮ
Ｔのかわりにリセット信号を入力することにより中断さ
せることも可能である。

エミュレータを実現するためには、制御用プログラムの
他にユーザーが作成したプログラムを任意の位置で実行
、停止することがでなくてはならない、その場合、ユー
ザープログラムをＲＡＭｌ７上に設定して実行させるこ
とが当然考えられるが、ユーザーシステム側のメモリ上
のプログラムを実行する場合には次のように実現するこ
とができる。

すなわち、先ずＲＡＭ１７上の任意の位置にリターンイ
ンターラブド命令ＲＴｉを記述し、上記した方法にてＭ
ＰＵｌ０にこれを実行させる。すると１ＭＰυ１０はユ
ーザーメモリ空間の目的とするユーザープログラムの所
定の位置へジャンプし、これを実行する。この際、空間
切換回路１４がバスｌｌａを監視することにより、バス
バッファ１２ａ、１２ｂを切り換えて対象マイクロプロ
セッサ１０のアクセスバスをＲＡＭ１７がらユーザーシ
ステム１上のメモリへ自動的に切り換えるようにされて
いる。

ユーザープログラムの実行の中断は先に述べた制御用命
令の実行中断と同様に割込み信号ｉＮＴにより行ない、
空間切換回路１４が実行中断と同時にアクセスバスをユ
ーザーシステムメモリからＲＡＭ１７に戻す、また、中
断に先立って割込みスタートアドレス「１１０番地」に
はジャンプ命令「ＪＭＰｌｌｏ」を入れておく、これに
より、対象マイクロプロセッサ１０は無限ループ状態に
入り、次の処理を実行させるための準備を行なうことが
可能となる。

以上説明したように、上記実施例では、制御用マイクロ
プロセッサと対象マイクロプロセッサの双方からアクセ
ス可能なＲＡＭを設け、このＲＡＭに無限ループ状態を
形成する命令を制御用マイクロプロセッサによって設定
し、それを対象マイクロプロセッサに実行させることに
より、命令の実行を中断させたり、ジャンプ命令によっ
てユーザープログラムの任意の位置から命令の実行を開
始させたりすることができる。そのため、従来のように
目的とする命令実行の起動や停止等のタイミング制御を
周辺制御回路で行なう必要がないとともに、新たに設け
たＲＡＭを標準バスで接続するようにしたので、マイク
ロプロセッサの周辺制御回路が簡単な構成で済み、ハー
ドウェアの量的増加を抑えることができる。

また、一部変更または新たに開発されたマイクロプロセ
ッサのエミュレータを開発する場合にも制御対象となる
マイクロプロセッサ部分を交換するだけでよく、接続も
標準バス結合であるため、品種展開に対する対応が容易
となり、汎用性が向上する。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、命令実行の中断
の方法は、リセットおよび割込みである必要はなく特定
のアドレスからりスタートできるものであればよく、ブ
ランチ命令、トラップ命令等積々の方法が考えられる。

また、上記実施例では、一つのジャンプ命令で無限ルー
プを構成しているが、２つ以上の命令を使って無限ルー
プを構成するようにしてもよい、さらに、待ち状態に関
しても無限ループ状態である必要はなく、システムに影
響のないものであれば何でもよく、ホールト、ウェイト
等の状態にすることも可能である。また、ＲＡＭアクセ
スの競合回避方法に関しても種々の方法が考えられるこ
とはいうまでもない。

また、上記実施例におけるマイクロプロセッサは、シン
グルチップマイクロコンピュータであってもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるユーザーシステムや
ユーザープログラムのデバッギングを行なうためのエミ
ュレータ・システムに適用したものについてい説明した
が、この発明はそれに限定されるものでなく、新たに開
発されたマイクロプロセッサを評価する装置その他、一
つのマイクロプロセッサが他のマイクロプロセッサを制
御できるようなシステムを構成する場合一般に利用する
ことがで、きる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、一方のマイクロプロセッサによって他方のマ
イクロプロセッサを制御できるようなシステムを構成す
る場合に、簡単なハードウェア構成にて従来と同程度以
上のマイクロプロセッサ制御が可能であり、かつ多品種
マイクロプロセッサの展開への対応を容易にし、汎用性
を向上させることができるとともに、エミュレータの開
発期間を短縮させることができる。

【図面の簡単な説明】

第１図は、本発明をエミュレータ・システムに適用した
場合の一実施例を示すブロック図、第２図は対象マイク
ロプロセッサを停止状態にさせる場合のＲＡＭ内への命
令の格納状態の一例を示すメモリマツプ、 第３図は対象マイクロプロセッサに所望の制御用命令を
実行させる場合のＲＡＭ内への命令の格納状態の一例を
示すメモリマツプ。 第４図は、エミュレータを有するシステム開発装置の一
例を示す構成図である。 １・・・・ユーザー・システム、２・・・・ＩＣソケッ
ト、３・・・・コネクタ、４・・・・イン・サーキット
・エミュレータ、５・・・・ＣＲＴデイスプレィ、６・
・・・フロッピーディスク装置、７・・・・システム開
発装置、８・・・・ＲＡＭ、９・・・・ＭＰＵ　（マイ
クロプロセッサ）、１０・・・・対象マイクロプロセッ
サ（エミユレーション用ＭＰＵ）、ｌｌａ〜ｌｉｄ・・
・・バス、１２ａ〜１２ｃ・・・・パスバッファ、１３
・・・・制御用マイクロプロセッサ、１６・・・・制御
回路、１７・・・・共有メモリ（ＲＡＭ）。

Claims (1)

1. 【特許請求の範囲】 １、一方のマイクロプロセッサによつて他方のマイクロ
   プロセッサを制御できるようなシステムを構成する場合
   において、両方のマイクロプロセッサからアクセス可能
   なメモリを設け、制御用マイクロプロセッサにて上記メ
   モリに設定した命令を、制御対象となるマイクロプロセ
   ッサにて実行させることによりマイクロプロセッサの動
   作制御を行うようにしたことを特徴とするマイクロプロ
   セッサの制御方式。 ２、制御対象となるマイクロプロセッサに実行させる命
   令を、プロセッサのリスタートアドレスに格納し、リセ
   ット信号もしくは割込み信号を使用して上記リスタート
   アドレスの命令の実行を開始させるようにしたことを特
   徴とする特許請求の範囲第１項記載のマイクロプロセッ
   サの制御方式。 ３、上記メモリのリスタートアドレスに同一アドレスへ
   のジャンプ命令を格納し、該命令の繰返し実行による無
   限ループへ移行させることで、制御対象となるマイクロ
   プロセッサの動作を待ち状態させるようにしたことを特
   徴とする特許請求の範囲第１項もしくは第２項記載のマ
   イクロプロセッサの制御方式。 ４、上記リスタートアドレス内のジャンプ命令の飛先番
   地を、制御用マイクロプロセッサによって書き換えるこ
   とにより、制御対象となるマイクロプロセッサを起動さ
   せるようにしたことを特徴とする特許請求の範囲第１項
   もしくは第２項記載のマイクロプロセッサの制御方式。