JPH0565894B2 - - Google Patents
Info
- Publication number
- JPH0565894B2 JPH0565894B2 JP58034565A JP3456583A JPH0565894B2 JP H0565894 B2 JPH0565894 B2 JP H0565894B2 JP 58034565 A JP58034565 A JP 58034565A JP 3456583 A JP3456583 A JP 3456583A JP H0565894 B2 JPH0565894 B2 JP H0565894B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microprocessor
- emulation
- mpu
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、マイクロプロセツサを２以上のモ
ードに応じて空間分割して使用する技術に関し、
例えばシステムモードとエミユレーシヨンモード
とを有するインサーキツト・エミユレータのよう
な装置に適したものである。
ードに応じて空間分割して使用する技術に関し、
例えばシステムモードとエミユレーシヨンモード
とを有するインサーキツト・エミユレータのよう
な装置に適したものである。
ユーザが開発したマイクロコンピユータシステ
ムのソフトウエアを開発する場合、第１図に示す
ような装置を緩用して行なわれることがある。す
なわち、マイクロコンピユータシステム（ユーザ
システム）１を構成するボード１ａ上に設けられ
たマイクロプロセツサ（以下MPUと称する）用
のICソケツト２に、コネクタ３を介してシステ
ム１のMPUと同一のMPUを内臓したアダプテイ
ブ・システム・エバリユエータ（以下ASEと称
する）４を接続する。このASE４は、ケーブル
を介して、CRTデイスプレイ５やフロツピーデ
イスク装置６ａ，６ｂ等を備えたシステム開発装
置７に接続されている。
ムのソフトウエアを開発する場合、第１図に示す
ような装置を緩用して行なわれることがある。す
なわち、マイクロコンピユータシステム（ユーザ
システム）１を構成するボード１ａ上に設けられ
たマイクロプロセツサ（以下MPUと称する）用
のICソケツト２に、コネクタ３を介してシステ
ム１のMPUと同一のMPUを内臓したアダプテイ
ブ・システム・エバリユエータ（以下ASEと称
する）４を接続する。このASE４は、ケーブル
を介して、CRTデイスプレイ５やフロツピーデ
イスク装置６ａ，６ｂ等を備えたシステム開発装
置７に接続されている。
CRTデイスプレイ５のキーボードより入力さ
れるアセンブラやコンバイラ等の言語で書かれた
ソースプログラムは、先ずフロツピーデイスク６
ａに書き込まれ、システム開発装置７内のMPU
によつて、機械語に翻訳されてオブジエクトプロ
グラムの形でフロツピーデイスク６ｂに書き込ま
れる。フロツピーデイスク６ｂに書き込まれたプ
ログラムは、ASE４内のMPUによつてユーザシ
ステム１内のRAM（ランダム・アクセス・メモ
リ）８等に転送され、書き込まれる。
れるアセンブラやコンバイラ等の言語で書かれた
ソースプログラムは、先ずフロツピーデイスク６
ａに書き込まれ、システム開発装置７内のMPU
によつて、機械語に翻訳されてオブジエクトプロ
グラムの形でフロツピーデイスク６ｂに書き込ま
れる。フロツピーデイスク６ｂに書き込まれたプ
ログラムは、ASE４内のMPUによつてユーザシ
ステム１内のRAM（ランダム・アクセス・メモ
リ）８等に転送され、書き込まれる。
RAM8等に書き込まれたユーザプログラムは、
ICソケツト２からコネクタ３を引き抜いて、シ
ステムのMPU９を差し込んでやると、通常はこ
のMPU９によつて実行されるわけであるが、第
１図の装置では、ASE４内のMPU（MPU９と同
一タイプ）によつて、エミユレーシヨンを行ない
ながら、ユーザプログラムのデバツキングを行な
えるようになつている。
ICソケツト２からコネクタ３を引き抜いて、シ
ステムのMPU９を差し込んでやると、通常はこ
のMPU９によつて実行されるわけであるが、第
１図の装置では、ASE４内のMPU（MPU９と同
一タイプ）によつて、エミユレーシヨンを行ない
ながら、ユーザプログラムのデバツキングを行な
えるようになつている。
この場合、CRTデイスプレイ５やフロツピー
デイスク装置６ａ，６ｂ等をコントロールした
り、アセンブラやコンパイラ言語を機械語へ翻訳
したり、さらにASE４内のMPUによつてユーザ
プログラムを実行して得られたデータを編集して
CRTデイスプレイ５に表示させたりするMPUが
システム開発装置７内に設けられているが、イン
サーキツト・エミユレータには、エミユレーシヨ
ンの結果得られたデータを上記システム開発装置
７内のMPUが編集し易い形に処理するための
MPUが必要とされる。従つて、このMPUとユー
ザプログラムエミユレーシヨン用のMPUとを兼
用させるには、ASE４内のMPUをエミユレーシ
ヨンモード時と、システムモード時とで空間分割
してやる必要がある。
デイスク装置６ａ，６ｂ等をコントロールした
り、アセンブラやコンパイラ言語を機械語へ翻訳
したり、さらにASE４内のMPUによつてユーザ
プログラムを実行して得られたデータを編集して
CRTデイスプレイ５に表示させたりするMPUが
システム開発装置７内に設けられているが、イン
サーキツト・エミユレータには、エミユレーシヨ
ンの結果得られたデータを上記システム開発装置
７内のMPUが編集し易い形に処理するための
MPUが必要とされる。従つて、このMPUとユー
ザプログラムエミユレーシヨン用のMPUとを兼
用させるには、ASE４内のMPUをエミユレーシ
ヨンモード時と、システムモード時とで空間分割
してやる必要がある。
通常このような空間分割を行なう場合には、エ
ミユレーシヨン実行中以外はユーザシステムから
のホルト要求（停止命令）がMPUに入らないよ
うにされる。しかし、これでは、ユーザが例えば
MPUに対するホルト要求があつて初めてバスを
開放してダイナミツクメモリのリフレツシユが可
能になるようなシステムを作つた場合には、エミ
ユレーシヨン実行中以外においては、ユーザシス
テム内のメモリがリフレツシユされなくなり、メ
モリ内のデータが破壊されたり、あるいはユーザ
側でその対策回路を設けてやらなければならない
という不都合があつた。
ミユレーシヨン実行中以外はユーザシステムから
のホルト要求（停止命令）がMPUに入らないよ
うにされる。しかし、これでは、ユーザが例えば
MPUに対するホルト要求があつて初めてバスを
開放してダイナミツクメモリのリフレツシユが可
能になるようなシステムを作つた場合には、エミ
ユレーシヨン実行中以外においては、ユーザシス
テム内のメモリがリフレツシユされなくなり、メ
モリ内のデータが破壊されたり、あるいはユーザ
側でその対策回路を設けてやらなければならない
という不都合があつた。
この発明は上記のような背景の下になされたも
ので、例えばエミユレーシヨン実行中以外でも、
マイクロプロセツサを停止させることなく、ユー
ザシステム側からの要求に応答することができ、
その結果、ユーザにおけるシステムの設計が容易
になるとともに、適用対象も広くなるようにした
エミユレータを提供することを目的とする。
ので、例えばエミユレーシヨン実行中以外でも、
マイクロプロセツサを停止させることなく、ユー
ザシステム側からの要求に応答することができ、
その結果、ユーザにおけるシステムの設計が容易
になるとともに、適用対象も広くなるようにした
エミユレータを提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な
特徴は、本発明書の記述および添附図面からあき
らかになるであろう。
特徴は、本発明書の記述および添附図面からあき
らかになるであろう。
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、この発明は、予めプログラムによつ
て設定可能な状態定手段と、この状態設定手段の
設定状態に応じて外部からの入力信号（ホルト信
号）に基づいて所定の制御信号を形成可能な信号
形成手段とを設け、ホルト信号が入つて来てもマ
イクロプロセツサ停止させることなく所望の制御
信号を出力できるようにすることによつて、上記
目的を達成するものである。
て設定可能な状態定手段と、この状態設定手段の
設定状態に応じて外部からの入力信号（ホルト信
号）に基づいて所定の制御信号を形成可能な信号
形成手段とを設け、ホルト信号が入つて来てもマ
イクロプロセツサ停止させることなく所望の制御
信号を出力できるようにすることによつて、上記
目的を達成するものである。
以下図面を用いてこの発明を説明する。
第２図は本発明に係るインサーキツト・エミユ
レータの要部の一実施例を示す。図中鎖線で囲ま
れた回路部分が、ASE（アダプテイブ・システ
ム・エバリユエータ）４であり、このASE４内
にユーザシステムを構成するMPU９と同一タイ
プのMPU１０が設けられている。そして、この
ASE４と、システム開発装置７内に設けられた
ASEコントローラ１１と、トレースバツフア１
２と、ブレーク回路１３とによつてインサーキツ
ト・エミユレータが構成されている。
レータの要部の一実施例を示す。図中鎖線で囲ま
れた回路部分が、ASE（アダプテイブ・システ
ム・エバリユエータ）４であり、このASE４内
にユーザシステムを構成するMPU９と同一タイ
プのMPU１０が設けられている。そして、この
ASE４と、システム開発装置７内に設けられた
ASEコントローラ１１と、トレースバツフア１
２と、ブレーク回路１３とによつてインサーキツ
ト・エミユレータが構成されている。
トレースバツフア１２、上記MPU１０がユー
ザプログラムを実行している間に、バス上に表わ
れる入出力信号を時系列的に取り込むメモリを有
している。ブレーク回路１３は、デバツキングの
際に分割して実行させる一連のプログラムの終端
（ブレークポイント）の条件を設定しておいて、
バス上のアドレス信号とハード的に比較して
MPU１０によるユーザプログラムの実行の停止
信号を形成する。
ザプログラムを実行している間に、バス上に表わ
れる入出力信号を時系列的に取り込むメモリを有
している。ブレーク回路１３は、デバツキングの
際に分割して実行させる一連のプログラムの終端
（ブレークポイント）の条件を設定しておいて、
バス上のアドレス信号とハード的に比較して
MPU１０によるユーザプログラムの実行の停止
信号を形成する。
また、ASEコントローラ１１は、バス１４を
介して、システム開発装置７をコントロールする
ホストプロセツサとしてのMPU２０と接続され、
CRTデイスプレイのキーボードから、ユーザプ
ログラムの実行等のコマンドが入つて来ると、
ASE４に対するコマンドであるか否かを判断し
てMPU１０にそのコマンドを供給する。MPU１
０は、このコマンドを受け取ると、適当なアドレ
ス信号を出力して、空間の切換え、すなわち、シ
ステムモードからユーザプログラムを実行するエ
ミユレーシヨンモードへの切換えを行なう。
介して、システム開発装置７をコントロールする
ホストプロセツサとしてのMPU２０と接続され、
CRTデイスプレイのキーボードから、ユーザプ
ログラムの実行等のコマンドが入つて来ると、
ASE４に対するコマンドであるか否かを判断し
てMPU１０にそのコマンドを供給する。MPU１
０は、このコマンドを受け取ると、適当なアドレ
ス信号を出力して、空間の切換え、すなわち、シ
ステムモードからユーザプログラムを実行するエ
ミユレーシヨンモードへの切換えを行なう。
１５は、MPU１０から出力されるアドレス信
号をデコードするデコーダ、１６ａ，１６ｂはデ
コーダ１１からの出力信号によつてセツトされる
レジスタ、１７ａ，１７ｂはそれぞれASE４の
入出力バツフアである。MPU１０が、キーボー
ドから入力されたユーザプログラム実行のコマン
ドを受け取つて所定のアドレス信号を出力する
と、デコーダ１５がこのアドレス信号をデコード
して、適当なタイミングでレジスタ１６ａをセツ
トさせる。レジスタ１６ａは、デコーダ１５によ
つてセツトされるとハイレベルの制御信号C1を
出力する。この制御信号C1はANDゲートG1およ
びG2の一方の入力端子に供給される。すると、
ANDゲートG1，G2が開かれて入力バツフア１７
ａを介して、ユーザシステム側からのホルト信号
HALTがMPU１０に入力可能にされ、かつ
MPU１０からの出力信号（ホト認識信号BA）
がORゲートG3を介して出力バツフア１７ｂより
ユーザシステム側へ供給可能にされる。
号をデコードするデコーダ、１６ａ，１６ｂはデ
コーダ１１からの出力信号によつてセツトされる
レジスタ、１７ａ，１７ｂはそれぞれASE４の
入出力バツフアである。MPU１０が、キーボー
ドから入力されたユーザプログラム実行のコマン
ドを受け取つて所定のアドレス信号を出力する
と、デコーダ１５がこのアドレス信号をデコード
して、適当なタイミングでレジスタ１６ａをセツ
トさせる。レジスタ１６ａは、デコーダ１５によ
つてセツトされるとハイレベルの制御信号C1を
出力する。この制御信号C1はANDゲートG1およ
びG2の一方の入力端子に供給される。すると、
ANDゲートG1，G2が開かれて入力バツフア１７
ａを介して、ユーザシステム側からのホルト信号
HALTがMPU１０に入力可能にされ、かつ
MPU１０からの出力信号（ホト認識信号BA）
がORゲートG3を介して出力バツフア１７ｂより
ユーザシステム側へ供給可能にされる。
つまり、キーボードからのユーザプログラム実
行のコマンドが入つて、空間の切換えが行なわ
れ、MPU１０がユーザプログラムを実行する状
態（エミユレーシヨンモード）になると、レジス
タ１６ａがセツトされることにより、ユーザシス
テム側からのホルト信号HALTが常時入つて来
られる状態にされる。そのため、ホルト信号
HALTが入つて来ると、MPU１０によるプログ
ラムの実行が一時中止され、出力バツフア１７ｂ
を介してユーザシステム側にホルト認識信号BA
が出力されてバスが解放される。その結果、解放
されたバスに使つて、例えばシステムに使われて
いるダイナミツクメモリ（RAM８）のリフレツ
シユ等を行なうことができる。
行のコマンドが入つて、空間の切換えが行なわ
れ、MPU１０がユーザプログラムを実行する状
態（エミユレーシヨンモード）になると、レジス
タ１６ａがセツトされることにより、ユーザシス
テム側からのホルト信号HALTが常時入つて来
られる状態にされる。そのため、ホルト信号
HALTが入つて来ると、MPU１０によるプログ
ラムの実行が一時中止され、出力バツフア１７ｂ
を介してユーザシステム側にホルト認識信号BA
が出力されてバスが解放される。その結果、解放
されたバスに使つて、例えばシステムに使われて
いるダイナミツクメモリ（RAM８）のリフレツ
シユ等を行なうことができる。
しかして、前記ブレーク回路１３において、ユ
ーザプログラムの実行を止めるという条件が成立
すると、MPU１０が、エミユレーシヨンモード
からシステムモードに切り換えられるとととも
に、レジスタ１６ａがリセツトされる。
ーザプログラムの実行を止めるという条件が成立
すると、MPU１０が、エミユレーシヨンモード
からシステムモードに切り換えられるとととも
に、レジスタ１６ａがリセツトされる。
すると、MPU１０は、ASEコントローラ１１
内のROMに格納されているプログラムに従つ
て、ASEコントローラ１１、トレースバツフア
１２、ブレーク回路１３等を動作させて、システ
ム開発装置７内のMPU２０が、ユーザプログラ
ム実行の結果得られたデータを編集し易い形に処
理する。その結果、システム開発装置７内の
MPU２０によつてCRTデイスプレイ上に、ユー
ザプログラムがどのように実行されたか、わかり
易く表示される。また、レジスタ１６ａがリセツ
トされると、レジスタ１６ａの出力信号はロウレ
ベルに変わり、ANDゲートG1，G2が閉じられ
て、ユーザシステム側からのホルト信号HALT
がMPU１０に供給されなくなる。そのため、
MPU１０からはホール認識信号BAが出力され
なくなる。しかして、このとき、レジスタ１６ｂ
がセツトされていると、レジスタ１６ｂの出力信
号C2によつてANDゲートG4が開かれるため、ホ
ルト信号HALTが入つて来ると、ANDゲートG4
の出力がハイレベルになつて、ORゲートG3を介
して出力バツフア１７ｂよりユーザシステム側に
ホールト認識信号BAが出力され、バスが解放さ
れる。
内のROMに格納されているプログラムに従つ
て、ASEコントローラ１１、トレースバツフア
１２、ブレーク回路１３等を動作させて、システ
ム開発装置７内のMPU２０が、ユーザプログラ
ム実行の結果得られたデータを編集し易い形に処
理する。その結果、システム開発装置７内の
MPU２０によつてCRTデイスプレイ上に、ユー
ザプログラムがどのように実行されたか、わかり
易く表示される。また、レジスタ１６ａがリセツ
トされると、レジスタ１６ａの出力信号はロウレ
ベルに変わり、ANDゲートG1，G2が閉じられ
て、ユーザシステム側からのホルト信号HALT
がMPU１０に供給されなくなる。そのため、
MPU１０からはホール認識信号BAが出力され
なくなる。しかして、このとき、レジスタ１６ｂ
がセツトされていると、レジスタ１６ｂの出力信
号C2によつてANDゲートG4が開かれるため、ホ
ルト信号HALTが入つて来ると、ANDゲートG4
の出力がハイレベルになつて、ORゲートG3を介
して出力バツフア１７ｂよりユーザシステム側に
ホールト認識信号BAが出力され、バスが解放さ
れる。
なお、上記レジスタ１６ｂは、予めASE４の
側のシステムプログラムをMPU１０によつて実
行させることにより、任意のセツト状態またはリ
セツト状態に設定させておくことができる。
側のシステムプログラムをMPU１０によつて実
行させることにより、任意のセツト状態またはリ
セツト状態に設定させておくことができる。
このように、上記実施例のインサーキツト・エ
ミユレータにおいては、ASE４内のMPU１０に
よつてユーザプログラムを実行するエミユレーシ
ヨンモード以外でも、ユーザシステム側からのホ
ルト要求により、バスが解放されるため、CRT
表示のためのデータ処理を行なつているMPU１
０の動作を停止させることなく、ユーザシステム
側のダイナミツクのリフレツシユを行なういこと
ができる。
ミユレータにおいては、ASE４内のMPU１０に
よつてユーザプログラムを実行するエミユレーシ
ヨンモード以外でも、ユーザシステム側からのホ
ルト要求により、バスが解放されるため、CRT
表示のためのデータ処理を行なつているMPU１
０の動作を停止させることなく、ユーザシステム
側のダイナミツクのリフレツシユを行なういこと
ができる。
一方、ユーザシステム側からのホルト要求に対
してホールト認識信号BAを出力させたくない場
合には、予めレジスタ１６ｂをセツトしなければ
よい。
してホールト認識信号BAを出力させたくない場
合には、予めレジスタ１６ｂをセツトしなければ
よい。
この発明は上記実施例に限定されるものではな
く、例えば、ASE４内の出力バツフア１７ｂと
してトライステートタイプのものを用いる場合に
も、論理ゲートG1〜G4からなるゲート回路部を
適当に組み変えてやることにより、エミユレーシ
ヨン実行中以外でも上記実施例と同じようにホー
ルト認識信号BAが出力されるようにすることが
可能である。
く、例えば、ASE４内の出力バツフア１７ｂと
してトライステートタイプのものを用いる場合に
も、論理ゲートG1〜G4からなるゲート回路部を
適当に組み変えてやることにより、エミユレーシ
ヨン実行中以外でも上記実施例と同じようにホー
ルト認識信号BAが出力されるようにすることが
可能である。
以上説明したごとく、この発明は、エミユレー
シヨン対象となるシステムのマイクロプロセツサ
と同一のマイクロプロセツサを備え、エミユレー
シヨンモード時とシステムモード時とで空間分割
して動作されるようにされたエミユレータにおい
て、予め設定可能な第１及び第２の状態設定手段
（レジスタ）と、第１の状態設定手段の設定状態
に応じて上記エミユレーシヨン対象システムから
の動作低使要求信号（ホルト信号）を上記マイク
ロプロセツサに供給もしくは遮断させる第１の論
理回路（ANDゲート）と、上記第２の状態設定
手段の設定状態に応じて上記エミユレーシヨン対
象システムからの動作停止要求信号を受けて応答
信号を形成し出力する第２の論理回路（ANDゲ
ート）とを設け、上記マイクロプロセツサがシス
テムモードにある時には、動作停止要求信号の供
給を遮断するとともに上記マイクロプロセツサを
エミユレーシヨンモードにさせることなく動作停
止要求信号に対する応答信号（ホルト認識信号）
をエミユレーシヨン対象システムへ返答可能に構
成したので、ホルト要求が入つて来てもマイクロ
プロセツサを停止させることなく所望の制御信号
を出力させるようにすることができる。そのた
め、これを適用したインサーキツト・エミユレー
タにおいては、エミユレーシヨン実行中以外で
も、ユーザシステム側からのホルト要求に応答す
ることができる。その結果、マイクロプロセツサ
を停止させることなくダイミツクメモリのリフレ
ツシユ等を行なうことができる。また、これによ
つてユーザにおけるシステムの設計が容易になる
とともに、適用対象も広くなるという効果があ
る。
シヨン対象となるシステムのマイクロプロセツサ
と同一のマイクロプロセツサを備え、エミユレー
シヨンモード時とシステムモード時とで空間分割
して動作されるようにされたエミユレータにおい
て、予め設定可能な第１及び第２の状態設定手段
（レジスタ）と、第１の状態設定手段の設定状態
に応じて上記エミユレーシヨン対象システムから
の動作低使要求信号（ホルト信号）を上記マイク
ロプロセツサに供給もしくは遮断させる第１の論
理回路（ANDゲート）と、上記第２の状態設定
手段の設定状態に応じて上記エミユレーシヨン対
象システムからの動作停止要求信号を受けて応答
信号を形成し出力する第２の論理回路（ANDゲ
ート）とを設け、上記マイクロプロセツサがシス
テムモードにある時には、動作停止要求信号の供
給を遮断するとともに上記マイクロプロセツサを
エミユレーシヨンモードにさせることなく動作停
止要求信号に対する応答信号（ホルト認識信号）
をエミユレーシヨン対象システムへ返答可能に構
成したので、ホルト要求が入つて来てもマイクロ
プロセツサを停止させることなく所望の制御信号
を出力させるようにすることができる。そのた
め、これを適用したインサーキツト・エミユレー
タにおいては、エミユレーシヨン実行中以外で
も、ユーザシステム側からのホルト要求に応答す
ることができる。その結果、マイクロプロセツサ
を停止させることなくダイミツクメモリのリフレ
ツシユ等を行なうことができる。また、これによ
つてユーザにおけるシステムの設計が容易になる
とともに、適用対象も広くなるという効果があ
る。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
以上の説明では主として本発明者によつてなさ
れた発明はその背景となつた利用分野であるイン
サーキツト・エミユレータについて説明したが、
それに限定されるものではなく、例えば共通のバ
スラインに接続された２つのマイクロプロセツサ
で一つのRAMを共有するような場合にも適用で
きるものである。
れた発明はその背景となつた利用分野であるイン
サーキツト・エミユレータについて説明したが、
それに限定されるものではなく、例えば共通のバ
スラインに接続された２つのマイクロプロセツサ
で一つのRAMを共有するような場合にも適用で
きるものである。
第１図は本発明が適用されるシステムの一例と
してのソフトウエア開発装置の構成を示す説明
図、第２図は本発明を適用したインサーキツト・
エミユレータの一実施例を示すブロツク構成図で
ある。 １０……マイクロプロセツサ（MPU）、１６
ａ，１６ｂ……状態設定手段（レジスタ）、G1〜
G4……信号形成手段（論理ゲート）、HALT……
ホルト信号、BA……制御信号（ホールト認識信
号）。
してのソフトウエア開発装置の構成を示す説明
図、第２図は本発明を適用したインサーキツト・
エミユレータの一実施例を示すブロツク構成図で
ある。 １０……マイクロプロセツサ（MPU）、１６
ａ，１６ｂ……状態設定手段（レジスタ）、G1〜
G4……信号形成手段（論理ゲート）、HALT……
ホルト信号、BA……制御信号（ホールト認識信
号）。
Claims (1)
- 【特許請求の範囲】 １ エミユレーシヨン対象となるシステムのマイ
クロプロセツサと同一のマイクロプロセツサを備
え、上記マイクロプロセツサは、ユーザプログラ
ムを実行するエミユレーシヨンモード時とエミユ
レーシヨンの結果得られたデータをホストプロセ
ツサにとつて有利な形に処理するシステムモード
時とで空間分割して動作されるようにされたエミ
ユレータにおいて、予め設定可能な第１及び第２
の状態設定手段と、第１の状態設定手段の設定状
態に応じて上記エミユレーシヨン対象システムか
らの動作停止要求信号を上記マイクロプロセツサ
に供給もしくは遮断させる第１の論理回路と、上
記第２の状態設定手段の設定状態に応じて上記エ
ミユレーシヨン対象システムからの動作停止要求
信号を受けて応答信号を形成し出力する第２の論
理回路とを有し、上記マイクロプロセツサがシス
テムモードにある時には、動作停止要求信号の供
給を遮断するとともに上記マイクロプロセツサを
エミユレーシヨンモードにさせることなく動作停
止要求信号に対する応答信号をエミユレーシヨン
対象システムへ返答可能に構成された機能回路を
備えてなることを特徴とするエミユレータ。 ２ 上記第１の論理回路は第１の状態設定手段の
出力信号を一方の入力信号とし、エミユレーシヨ
ン対象システムからの動作停止要求信号を他方の
入力信号とする論理積ゲートであり、上記第２の
論理回路は第２の状態設定手段の出力信号を一方
の入力信号とし、エミユレーシヨン対象システム
からの動作停止要求信号を他方の入力信号とする
論理積ゲートであることを特徴とする特許請求の
範囲第１項記載のエミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034565A JPS59161737A (ja) | 1983-03-04 | 1983-03-04 | マイクロプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034565A JPS59161737A (ja) | 1983-03-04 | 1983-03-04 | マイクロプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161737A JPS59161737A (ja) | 1984-09-12 |
| JPH0565894B2 true JPH0565894B2 (ja) | 1993-09-20 |
Family
ID=12417834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034565A Granted JPS59161737A (ja) | 1983-03-04 | 1983-03-04 | マイクロプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161737A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348251U (ja) * | 1986-09-17 | 1988-04-01 | ||
| JPS6376023A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | マイクロプロセツサ |
| JPS63217430A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | インサ−キツト・エミユレ−タ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145441A (en) * | 1980-04-10 | 1981-11-12 | Mitsubishi Electric Corp | Microcomputer development device |
| JPS57164363A (en) * | 1981-04-02 | 1982-10-08 | Matsushita Electric Ind Co Ltd | Simulation system in multi-processor system |
-
1983
- 1983-03-04 JP JP58034565A patent/JPS59161737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59161737A (ja) | 1984-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314213A (ja) | デバッグ装置 | |
| US5361348A (en) | Debug circuit of a signal processor | |
| JPH0565894B2 (ja) | ||
| JPH0157824B2 (ja) | ||
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JPH0550016B2 (ja) | ||
| JPS59202547A (ja) | デバツグ装置 | |
| JPS6177933A (ja) | デ−タ処理システム | |
| KR970006024B1 (ko) | 디버깅장치 및 방법 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH0229455Y2 (ja) | ||
| JPH07117908B2 (ja) | デ−タ処理装置 | |
| JPS61138361A (ja) | 並列処理システム | |
| JPS6048770B2 (ja) | 情報処理方式 | |
| JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
| JPH021032A (ja) | エミュレーション・チップ | |
| JPS63106840A (ja) | デ−タ処理装置 | |
| JP2000305802A (ja) | インサーキットエミュレータ | |
| JPH04114241A (ja) | デバッグ装置 | |
| JPS62221746A (ja) | デ−タ処理システム | |
| JPS62173543A (ja) | エミユレ−タ | |
| JPH04264932A (ja) | インサーキットエミュレータ | |
| JPS60195650A (ja) | デバツグ装置 | |
| JPH01142945A (ja) | マイクロプロセッサの制御方式 | |
| JPH049344B2 (ja) |