JPH01144836A - パケットバッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は異なるクラスのパケットを一旦蓄積して、出回
線に順番に送信させるパケット転送方式に用いられるパ
ケットバッファ回路に関するものである。

（従来の技術） 従来、異なる要求条件、例えばパケット転送遅延時間や
廃棄率を持つパケットクラスのパケットをバッファリン
グするためには第８図に示すように入回線１と出回線５
の間にクラス対応にパケットバッファ（１）、（２）・
・・ｎを設ける並列形優先バッファが一般的に使用され
ている。

この方式では各クラス別のバッファから出回線５へのパ
ケットを選択するのに非割り込み優先や割り込み優先な
どの優先制御が行われる。この優先制御方式は、音声通
信やデータ通信のように通信毎に固定的にパケットクラ
スが１対１に対応する場合には有効である。

しかし、同一通信内で複数のパケットクラスが現れる場
合１例えば重要度が高いパケット、あるいは低いパケッ
トが同一の通信中に混合して現れる場合には、クラス毎
のパケットバッファを持つ従来方式では同一通信中の異
なるクラスのパケットが物理的に異なるパケットバッフ
ァを経由して転送されるため、出回線上ではパケットの
順序がばらばらになるという問題が発生する。

（発明の目的） 本発明は上記問題点を解消し、平常トラヒック時には同
一通信内のパケットの順序関係を保ちつつパケットの転
送を行ない、パケットバッファのふくそうが発生した時
には、規制対象となる特定のパケットをパケットバッフ
ァ入力時点、あるいは出力時点で排除し、通信中の重要
なパケットのみを転送することを目的とするものである
。

（発明の構成） （発明の特徴と従来技術との差異） 本発明は、通信中のパケット順序を保存する単一のパケ
ットバッファを用いて、そのバッファ内においてパケッ
トのクラス識別を行ない、平常トラヒック時には同一通
信内のパケットの順序関係を保ちつつ、パケットの転送
を行ない、パケットバッファのふくそうが発生した時に
は、規制対象となる特定のパケットをパケットバッファ
入力時点、あるいは出力時点で廃棄することによって。

通信中の重要なパケットのみを転送することに最も主要
な特徴を有する。

従って、本発明は従来のクラス別のパケットバッファを
複数持つ並列形優先バッファ方式とは異なる６ （実施例） 第１図は本発明の一実施例の優先パケットバッファの基
本構成を示すブロック図であり、図示のように入回線１
側に入側スキップ部２と、これと出回線５との間に位置
するパケットバッファ部４２と、出側スキップ部４と、
前記入側、出側スキップ部に対する規制指示線３１．３
２によるに規制指示を行ない、かつ前記パケットバッフ
ァ部の状態表示線４１による状態監視を行なう監視制御
部３とで構成される。

本発明は入側スキップ部２．監視制御部３．およびパケ
ットバッファ部４２の組合せ構成（■）、監視制御部３
．パケットバッファ部４２および出側スキップ部４の組
合せ構成（■）、あるいはこれら構成（１）と（ＩＩ）
の組合せ構成（■）、の何れでも前述した本発明の目的
を達成することができるが、組合せ構成（ｍ）の実施例
について入側スキップ部２゜パケットバッファ部４２お
よび出側スキップ部４および監視制御部３の順でその動
作をのべることとする。なお、ここで扱うパケットのク
ラスは簡単のだめに２種類（高優先クラスを１＝白丸、
低優先クラスを２：黒斜線丸で示す）とし、また、パケ
ットは第４図にそのパケットフォーマットを示すように
、パケットヘッダＰＨの中にパケットクラスＰＣを示す
フィールドを持つものとし、Ｐ　Ｄはパケットデータで
ある。

（ア）入側スキップ部 第２図は入側スキップ部のブロック構成を示す。

異なる複数のクラスから成るパケットが入回線１から入
側スキップ部２に入力される。クラス検出部２２は到着
する全てのパケットのパケットクラスを読み、規制指示
線３１経由で監視制御部３から特定クラスのパケットの
規制指示信号を受けている時、入力パケットゲート部２
３に対して信号線２４経由で該当クラスのスキップ指示
（ゲート閉信号）を与える。

入力パケットゲート部２３では１通常スキップ指示を受
けていない時には、全てのパケットを接続線２１経由で
第１図のパケットバッファ部４２＾７と転送する。一方
、入力パケットゲート部２３がパケットスキップ指示信
号を受けると、その時通過しようとしているパケットを
廃棄して、パケットバッファ部４２へのパケット転送を
行わない。即ち特定のパケットをパケットバッファ入力
時点で廃棄し通４ａ中の重要なパケットのみを転送する
ことができる。

（イ）パケットバッファ部および出側スキップ部第Ｊ２
図で本パケットバッファ部４２および出側スキップ部４
は、到着するパケットを到着順（ＦＩＦＯ形）にパケッ
トバッファ部４２に蓄積し、同時に、監視制御部３から
規制指示線３２により特定パケットの規制信号を受けた
時には、指定されたクラスのパケットを読出し時点で読
み飛ばして出口線５には転送しないで、規制されていな
いクラスのパケットのみを出回線５に転送する機能を持
つ。

第３図は、パケットバッファ部４２および出側スキップ
部４のブロック構成を示す。

図においてその主なものとして４８は接続線２１から入
るパケットのクラスを検出するクラス検出部。

４２０はパケットバッファ部（第１図のパケットバッフ
ァ部４２に相当する）で、アドレス線４２４およびＲ／
Ｗ信号線４２５からのアドレス、Ｒ／Ｗ信号を受け、そ
のバッファ領域へ書込み（Ｗ）またはバッファ領域から
読取る（Ｒ）。４４１はインポインタで、パケットの書
込み毎に１つずつ歩進（＋１）する、４５１はアウトポ
インタで、パケットの読出し毎に１つずつ歩進（＋１）
する場合と、２以上の値だけ歩進する場合（低優先パケ
ットのスキップ）の２つの動作を行なう。４３０はスキ
ップ制御メモリで、第５図に示すように前記パケットバ
ッファ部４２０と同一のアドレス空間を持ち、蓄積され
ているパケットの制御情報（低優先クラスの継続数）を
パケット対応に保持する。４４５は前記パケットバッフ
ァ部４２０に到着するパケットのうち。

低クラスのパケット連続到着数を計測するスキップカウ
ンタ、４５３は加算器で、前記スキップ制御メモリ４３
０の値（スキップ値レジスタ４４５に格納されている）
と、読出したアウトポインタ４５１の値とを加算する。

４６は行列内個数計算部で、前記インポインタ４４１と
アウトポインタ４５１との差分を計算し状態表示線４１
により監視制御部３に行列長を通知する。

以下、第６図の書込みタイミングチャートおよび第７図
の読出しスキップタイミングチャートを参照して、動作
をのべる。

入側スキップ部２から接続線２１を経由して転送される
パケットはクラス検出部４８によりクラス識別がなされ
ると同時に、入レジスタバッファ４２１に書き込まれる
。パケットバッファ部４２０はアドレスｍ４２４および
Ｒ／Ｗ信号線４２５からアドレス。

Ｒ／Ｗ信号を受け、書込み（Ｗ）指定の時には、アドレ
ス線４２４で指定されるアドレスに対応するバッファ領
域にパケットを書き込む（第６図（１））。

逆に、読み込み（Ｒ）指定の時には、アドレス線４２４
で指定される番地に対応するパケットをパケットバッフ
ァ部４２０から読出して出レジスタバッファ４２２に送
り（第７図（２））、出回線５へと転送する。

パケットバッファ部４２０のアドレスとしては。

書込み（Ｗ）時はインポインタ４４１（第６図（５））
、また読出しくＲ）時はアウトポインタ４５１（第７図
（５））の値がセレクタ４２３を経由して給供される。

インポインタ４４１はパケットの書込み毎に１つずっ歩
進（＋１）する、他方、アウトポインタ４５１は、（Ａ
）　パケットの読出し毎に１つずつ歩進（＋１）する場
合および （Ｂ）パケットの読出し毎に２以上の値だけ歩進する場
合（低優先パケットのスキップ）、の２つの動作を行う
。

ここで、（Ａ）の場合には、パケットは順番にパケット
バッファ部４２０から読み出され、このパケットバッフ
ァ部４２０は通常のＦＩＦＯ（到着順）バッファに相当
する。一方、（Ｂ）の場合が本発明の特徴である出側ス
キップに相当する。すなわち、パケット規制の指示を受
けた時に、パケットバッファ部４２０内で読出しを待っ
ているパケットのうちの最初の高優先クラスのパケット
までアウトポインタ４５１をジャンプすることによりバ
ッファ内の低優先クラスのパケットを読み出す時にスキ
ップする。このスキップ動作の詳細を以下に述べる。

出側のパケットスキップを行わせる要素機能は。

パケットバッファ部４２０に到着するパケットのうち、
低クラスのパケット連続到着数を計測するスキップカウ
ンタ４４５（第６図（７））、その値を蓄積するスキッ
プ制御メモリ４３０（第６図（２））、パケット読出し
を終了後１次の読出しポインタの値を、スキップ制御メ
モリの値と今の読出しポインタの値との和として計算す
る加算器４５３（第７図（６））である。

ここで、パケットスキップを行うのに必要となるスキッ
プ制御メモリ４３０についてその機能をのべる。前述し
たようにスキップ制御メモリ４３０はパケットバッファ
部４２０と同一アドレス空間を持ち、蓄積されているパ
ケットの制御情報（低優先クラスの継続数）をパケット
対応に保持する制御メモリである。

第５図にパケットバッファ部４２０とスキップ制御メモ
リ４３０との内容例を示す。ここで、Ｈ１〜Ｈ６は高優
先のパケットを、Ｌ１〜Ｌ４は低優先のパケットを表し
、これらがパケットバッファ部４２０のアドレスＯ番地
から９番地まで混合されて蓄積されている状態が示され
ている。

また、スキップ制御メモリ４３０はそのパケットの以降
に低優先クラス（Ｌ）のパケットを幾つ継続しているか
を表している０例えば、１番地にはＨ２のパケットが蓄
積され、それ以降Ｌ１〜Ｌ３の３つの低優先パケットが
継続しているので、スキップ制御メモリ４３０の１番地
には継続数３（これをスキップ値と呼ぶ）が蓄積される
。当然、高優先クラス（Ｈ）のパケットの次パケットも
高優先クラスである場合には、低優先パケット数がＯで
あり、スキップ＝０となる。

また、図中、スキップ値で「傘」で示される値は如何な
る値でもかまわない、すなわち、アルゴリズムでは使用
しない値を示している。

以上のスキップ制御を行わせるスキップ制御メモリ４３
０周辺の回路動作について次に述べる。

くスキップ値書込み動作〉（第６図） 接続線２１から到着するパケットは、クラス検出部４８
でそのパケットクラス（低／高優先）が識別される。高
優先のパケットが継続して到着している時には、信号線
４８２（高優先パケット到着通知）によりタイマ４７を
起動して、スキップ制御メモリ４３０に対して書込み（
Ｗ）の信号（第６図（３））を生成させる。

さらに、信号線４８１（低優先パケット到着通知）は、
スキップカウンタ４４５はリセットＲ８ＴＬ。

Ｏの値（間に低優先パケットが無い）を保持させる（第
６図（７））、同時にセレクタ制御器４４３はセレクタ
４４４をインポインタ４４１側に設定し、これによりス
キップ制御メモリ４３０の書込みアドレスとしてインポ
インタの値、即ち、到着した高優先パケットのパケット
メモリ部４２０の格納アドレスと同じアドレスの内容に
、セレクタ４３１で設定しデータとしてスキップ値Ｏを
書き込む（第６図（２））。

ここで、高優先のパケットの次に低優先のパケットが初
めて到着すると信号線４８１はタイマ４７に対し書込み
（Ｗ）信号の発生（第６図（３））を禁止させるのと同
時に、ゲート４４６を開き、その時のインポインタ４４
１の値（第６図（５））をインポインタバックアップレ
ジスタ４４２に転送させる。ここでゲート４４６は高優
先パケット後の最初の低優先パケット到着時にのみゲー
トを開く。

さらに、信号線４８１はスキップカウンタ４４５を１つ
だけ歩進させる（第６図（７））、引き続いて、低優先
パケットが到着すればスキップカウンタ４４５は到着分
だけ歩進していく、その後、高優先パケットが初めて到
着するとセレクタ制御器４４３は信号線４８２によりこ
れを知り、セレクタ４４４をインポインタバックアップ
レジスタ４４２側に設定する。

同時に、信号線４８２はタイマ４７に対して、書込み（
Ｗ）信号を発生させる。

これにより、インポインタバックアップレジスタ４４２
に保持されていたかってのインポインタ４４１の値（第
６図（５））、すなわち、低優先パケットが到着する直
前の高優先パケットの格納位置に対応するスキップ制御
メモリ４３０のアドレスに、データとしてその時のスキ
ップカウンタ４４５の内容（第６図（７））、すなわち
、継続した低優先パケットの数、が格納される。

〈スキップ値読出し動作〉（第７図） 次に格納されたパケットを順に読み出す場合をのべる。

前提として、規制指示線３２で規制指示が指示されてい
る場合は、セレクタ４５２はスキップ値レジスタ４５５
を接続するように動作するものとする。

パケット読み出しは出回線５がらの読み出し許可信号５
１を受けることにより、タイマ４７がメモリ読み出しく
Ｒ）信号を発生（第７図（１））させることによりはじ
まる、この時、パケットバッファ部４２０の読出しアド
レスはアウトポインタ４５１により与えられる（第７図
（５））。

同時に、スキップ制御メモリ４３０の同一アドレスも読
み出され（第７図（３））、スキップ値レジスタ４５５
に格納される（第７図（４））、この値はセレクタ４５
２を経由して、キャリー（＋１）４５４を受けている加
算器４５３に片側に入力になる。他方の加算器入力には
現在のアウトポインタ４５１の値が入力されている。

この結果、加算器の出力には、現在読み出しているメモ
リアドレスに（スキップ値＋１）分加えたアドレス値が
出力されることになる（第７図（６））。

この値は次に読す出すべきメモリのアドレス値としてア
ウトポインタ４５１に書き込まれる（第７図（５））。

すなわち、アウトポインタ４５１はメモリ読み出しのア
ドレスとして低優先パケットの継続数（スキップ値）分
を読み飛ばすことが可能となる。

次に、規制指示線３２により規制指示がでていない場合
には、セレクタ４５２は常時′４０　ＰＩを加算器４５
３に供給するので、アウトポインタ４５１は加算器でキ
ャリー（＋１）分加算されて＋１ずつ歩進する。すなわ
ち、規制指示がでていない時には、すべてのパケットが
到着順にパケットバッファ４２０から読み出される。

また、行列内個数計算部４６は、インポインタ４４１と
アウトポインタ４５１との差分を計算し、状態表示線４
１により監視制御部３に行列長を通知する。

（つ）監視制御部 第１図でパケットバッファ部４２および出側スキップ部
４から状態表示線４１経由で行列長情報を受けた時、監
視制御部３では、例えば行列長が規制基準長を越えた時
に、入側スキップ部２については規制指示線３１を通じ
て、出側スキップ部４については規制指示線３２を通じ
て、規制を指示する。

（発明の効果） 以上説明したように、本発明は、バッファ内に蓄積され
ているパケットの状態をａｍして、パケットバッファ部
の負荷が大きくなった場合に、あるクラスのパケット規
制信号を発生する監視制御部と、入回線とパケットバッ
ファ部の間に位置して、パケット規制信号を監視制御部
から受けていない時には、入回線から到着したパケット
をパケットバッファ部に転送し、反対にパケット規制信
号を受けた時には、該当のクラスのパケットをパケット
バッファ部には転送せずに廃棄し、その他のクラスのパ
ケットのみパケットバッファ部に転送する機能を持つ入
側スキップ部と、パケットバッファ部と出回線の間に位
置して出回線が空きの時にパケットバッファ部からパケ
ットを読出して。

パケット規制信号を監視制御部から受けていない時には
、その読出したパケットを出回線に転送し、反対にパケ
ット規制信号を受けた時には、該当のクラスのパケット
を読み飛ばして廃棄し、その他のクラスのパケットのみ
出回線に転送する機能を持つ出側スキップ部と、を有し
、これら各部の組合せ、または、監視制御部とをパケッ
トバッファ部と入側スキップ部、あるいは監視制御部と
パケットバッファ部と出側スキップ部との各組合せによ
り同−通信内で複数のパケットクラスが現れる場合に、
平常トラヒック時においては、同−通信内のパケットの
順序関係を保ちつつ、パケットの転送が行える。

また、パケットバッファのふくそうが発生した時には、
規制対象となる特定のパケットをパケットバッファ入力
時点で排除してり、あるいは、パケットバッファからの
出力時点で排除することによって、通信中の重要なパケ
ットのみを転送することができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例になる優先パケットバッファ
の基本構成図、第２図は第１図の入側スキップ部の構成
図、第３図はパケットバッファ部と出側スキップ部の構
成図、第４図はパケットフォーマットの一例、第５図は
パケットバッファ部４２０とスキップ制御メモリ４３０
のメモリ状態図、第６図は書込みタイミングチャート、
第７図は読出しスキップタイミングチャート、第８図は
従来の優先パケットバッファの構成図である。 １　・・・入回線、２　・・・入側スキップ部、３　・
・・監視制御部、４２，４２０・・・パケットバッファ
部、４　・・・出側スキップ部。 ５　・・・出回線、２１・・・接続線、２２．４８・・
・クラス検出部、２３・・・入力パケットゲート部、２
４，４８１，４８２・・・信号線、３１，３２・・・規
制指示線、４１・・・状態監視線、４６・・・行列内個
数計算部、４７・・・タイマ、４２１・・・入レジスタ
バッファ、４２２・・・出レジスタバッファ、　４２３
，４３１，４４４，４５２・・・セレクタ、４３０・・
・スキップ制御メモリ、４４１・・・インポインタ、４
４２・・・インポインタバックアップレジスタ、４４３
・・・セレクタ制御器、４４５・・・スキップカウンタ
、４５１・・・アウトポインタ、４５４・・・加算器、
４５５・・・スキップ値レジスタ。 特許出願人　日本電信電話株式会社 第２図 第４図 パケットクラスｐｃ

Claims (3)

【特許請求の範囲】
1. （１）異なるクラスのパケットを一旦蓄積して、出回線
   に順番に送信させるパケット転送方式において、 入回線から到着するパケットをクラスによらず到着順に
   一旦蓄積し、出回線が空きの時に順番に当該パケットを
   読み出すためのパケットバッファ部と、 このパケットバッファ部内に蓄積されているパケットの
   状態を観測して、パケットバッファ部の負荷が大きくな
   った場合に、特定クラスのパケット規制信号を発生する
   監視制御部と、 前記入回線とパケットバッファ部との間に位置し、入回
   線からパケットが到着した時に、前記監視制御部からの
   パケット規制信号を受けていない時には、入回線から到
   着する全てのクラスのパケットをそのままパケットバッ
   ファ部に転送し、反対に監視制御部からパケット規制信
   号を受けている時には、入回線から到着するあるクラス
   のパケットのみを廃棄してパケットバッファ部には転送
   しない入側スキップ部とから構成されたことを特徴とす
   るパケットバッファ回路。
2. （２）異なるクラスのパケットを一旦蓄積して、出回線
   に順番に送信させるパケット転送方式において、 入回線から到着するパケットをクラスによらず到着順に
   一旦蓄積し、出回線が空きの時に順番に当該パケットを
   読み出すためのパケットバッファ部と、 このパケットバッファ部内に蓄積されているパケットの
   状態を観測して、パケットバッファ部の負荷が大きくな
   った場合に、特定クラスのパケット規制信号を発生する
   監視制御部と、 前記パケットバッファ部と出回線との間に位置し、出回
   線が空きの時にパケットバッファ部から当該パケットを
   読出して、監視制御部からのパケット規制信号を受けて
   いない時には、その読出したパケットを出回線に転送し
   、反対に監視制御部からパケット規制信号を受けている
   時には、該当のクラスのパケットを読み飛ばして廃棄し
   、その他のクラスのパケットにみ出回線に転送する出側
   スキップ部とから構成されたことを特徴とするパケット
   バッファ回路。
3. （３）前記特許請求の範囲第（１）項および第（２）項
   に記載されたパケットバッファ部と、監視制御部と、入
   側スキップ部と、出側スキップ部とで構成されことを特
   徴とするパケットバッファ回路。