JPH0114615B2 - - Google Patents
Info
- Publication number
- JPH0114615B2 JPH0114615B2 JP55153904A JP15390480A JPH0114615B2 JP H0114615 B2 JPH0114615 B2 JP H0114615B2 JP 55153904 A JP55153904 A JP 55153904A JP 15390480 A JP15390480 A JP 15390480A JP H0114615 B2 JPH0114615 B2 JP H0114615B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- connector
- output
- output device
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は入出力装置自動接続システムに係り、
特に、統一したコネクタで複数の入出力装置
（Ｉ／Ｏ）を計算機に接続するに好適な入出力装
置自動接続システムに関する。
特に、統一したコネクタで複数の入出力装置
（Ｉ／Ｏ）を計算機に接続するに好適な入出力装
置自動接続システムに関する。
従来、複数のＩ／Ｏに対しCPUと入出力を行
なう場合、Ｉ／Ｏドライバーは各Ｉ／Ｏとのデー
タ転送方式によつて異なるので接続するＩ／Ｏの
転送方式に合つたＩ／ＯドライバーをCPU内に
備え、これと入出力バスの対称Ｉ／Ｏを接続する
コネクタとを１対１に結ぶことにより実現してい
た。
なう場合、Ｉ／Ｏドライバーは各Ｉ／Ｏとのデー
タ転送方式によつて異なるので接続するＩ／Ｏの
転送方式に合つたＩ／ＯドライバーをCPU内に
備え、これと入出力バスの対称Ｉ／Ｏを接続する
コネクタとを１対１に結ぶことにより実現してい
た。
第１図は従来の複数の入出力装置を有する計算
機システムを示すブロツク図である。
機システムを示すブロツク図である。
CPU及び附属回路を有する処理装置１は入出
力ガス２を介し、該バスに接続されたコネクタ２
１１，２１２，２１３及び、該コネクタ群に接続
されるコネクタ２２１，２２２，２２３を介し、
更に制御装置３１，３２，３３を介して入出力装
置４１，４２，４３と接続される。また、処理装
置１の処理内容の入出力装置４１〜４３に対する
入出力制御は専用のソフトウエアを備えた駆動装
置１１，１２，１３により行なわれる。
力ガス２を介し、該バスに接続されたコネクタ２
１１，２１２，２１３及び、該コネクタ群に接続
されるコネクタ２２１，２２２，２２３を介し、
更に制御装置３１，３２，３３を介して入出力装
置４１，４２，４３と接続される。また、処理装
置１の処理内容の入出力装置４１〜４３に対する
入出力制御は専用のソフトウエアを備えた駆動装
置１１，１２，１３により行なわれる。
第１図に示すようなシステムでは、コネクタ２
１１〜２１３および２２１〜２２３は、規格、形
状は同じでありながら対応するコネクタ同志にの
み結合可能な構成となつている。しかしこの構成
によると同じ転送方式のＩ／Ｏしかそのコネクタ
には結べず、転送方式は各Ｉ／Ｏ毎でほとんど異
なるため、１度Ｉ／Ｏドライバーとコネクタとを
結ぶと、接続可能なＩ／Ｏ種類の自由度が極端に
低下する、コネクタを誤つて定められた場所以下
に接続してしまうと、転送方式のアンマツチング
から処理不能となる等の欠点があつた。またＩ／
Ｏドライバーとコネクタの接続関係を変更しよう
とすると、多大な手順を要する、経費がかかる等
の欠点があり、これらが計算機システム構成の拡
張性（自由度）を阻む原因となつていた。
１１〜２１３および２２１〜２２３は、規格、形
状は同じでありながら対応するコネクタ同志にの
み結合可能な構成となつている。しかしこの構成
によると同じ転送方式のＩ／Ｏしかそのコネクタ
には結べず、転送方式は各Ｉ／Ｏ毎でほとんど異
なるため、１度Ｉ／Ｏドライバーとコネクタとを
結ぶと、接続可能なＩ／Ｏ種類の自由度が極端に
低下する、コネクタを誤つて定められた場所以下
に接続してしまうと、転送方式のアンマツチング
から処理不能となる等の欠点があつた。またＩ／
Ｏドライバーとコネクタの接続関係を変更しよう
とすると、多大な手順を要する、経費がかかる等
の欠点があり、これらが計算機システム構成の拡
張性（自由度）を阻む原因となつていた。
また、従来にもプロセス入出力装置（以下
PI／Ｏと呼ぶ）の様に同一コネクタ内をさらに
複数のスロツトに細分割し、そのスロツトを任意
に変更可能にする方法はあつたが、これはコネク
タごとの変更は不可能であること等から前述の欠
点を補うには充分でなかつた。
PI／Ｏと呼ぶ）の様に同一コネクタ内をさらに
複数のスロツトに細分割し、そのスロツトを任意
に変更可能にする方法はあつたが、これはコネク
タごとの変更は不可能であること等から前述の欠
点を補うには充分でなかつた。
本発明の目的は、複数のコネクタのいずれに対
しても多種のＩ／Ｏを任意に接続しうる入出力装
置自動接続システムを提供するにある。
しても多種のＩ／Ｏを任意に接続しうる入出力装
置自動接続システムを提供するにある。
本発明は、上記目的を達成するため、処理装置
に接続された入出力バスに統一規格のコネクタに
よつて複数の入出力装置を専用の入出力制御装置
（CE：Control Equipment）を介して接続する計
算機システムにおいて、前記入出力装置の種類と
該入出力装置が接続される前記コネクタの番号を
判別する識別コードが格納されるメモリを対応す
る前記入出力制御装置ごとに配置し、コネクタの
接続がなされたとき前記識別コードの内容を前記
処理装置側で解読し、該識別コードに基づいて接
続すべき前記処理装置内の入出力装置駆動装置の
番号を検索し、コネクタ番号と入出力装置種類と
入出力装置駆動装置番号の対応関係のテーブルを
作成し、該テーブルの内容に従つて入出力装置と
入出力装置駆動装置を接続することを特徴とする
ものである。
に接続された入出力バスに統一規格のコネクタに
よつて複数の入出力装置を専用の入出力制御装置
（CE：Control Equipment）を介して接続する計
算機システムにおいて、前記入出力装置の種類と
該入出力装置が接続される前記コネクタの番号を
判別する識別コードが格納されるメモリを対応す
る前記入出力制御装置ごとに配置し、コネクタの
接続がなされたとき前記識別コードの内容を前記
処理装置側で解読し、該識別コードに基づいて接
続すべき前記処理装置内の入出力装置駆動装置の
番号を検索し、コネクタ番号と入出力装置種類と
入出力装置駆動装置番号の対応関係のテーブルを
作成し、該テーブルの内容に従つて入出力装置と
入出力装置駆動装置を接続することを特徴とする
ものである。
第２図は本発明の実施例を示すブロツク図であ
る。第２図においては第１図に用いたと同一部材
であるものには同一符号を付している。
る。第２図においては第１図に用いたと同一部材
であるものには同一符号を付している。
処理装置１には入出力装置（Ｉ／Ｏ）４１〜４
３を駆動するためのＩ／Ｏドライバー（DRV）
１１〜１５が転送方式毎に複数個用意され、これ
らは各コネクタ２１１〜２１３との接続状態を切
換える切換装置５１に接続されている。なおＩ／
Ｏ駆動装置１１〜１５は処理装置１の記憶容量の
許す限り実装することが可能であるので、サポー
トするＩ／Ｏ数は実用上問題の無いレベルまで問
題無く用意しておくことが可能である。切換装置
５１には各コネクタに接続されているＩ／Ｏ４１
〜４３のＩ／Ｏ識別コードを読み込み、どのＩ／
Ｏドライバー１１〜１５を選択したらよいかを入
出力装置情報格納メモリ５３の情報をもとに決定
し、それを切換信号に変換し出力する切換信号発
生器５２が接続されており、常にコネクタが切換
えられると自動的にＩ／Ｏドライバー１１〜１５
を合理的に接続されるように切換えている。
３を駆動するためのＩ／Ｏドライバー（DRV）
１１〜１５が転送方式毎に複数個用意され、これ
らは各コネクタ２１１〜２１３との接続状態を切
換える切換装置５１に接続されている。なおＩ／
Ｏ駆動装置１１〜１５は処理装置１の記憶容量の
許す限り実装することが可能であるので、サポー
トするＩ／Ｏ数は実用上問題の無いレベルまで問
題無く用意しておくことが可能である。切換装置
５１には各コネクタに接続されているＩ／Ｏ４１
〜４３のＩ／Ｏ識別コードを読み込み、どのＩ／
Ｏドライバー１１〜１５を選択したらよいかを入
出力装置情報格納メモリ５３の情報をもとに決定
し、それを切換信号に変換し出力する切換信号発
生器５２が接続されており、常にコネクタが切換
えられると自動的にＩ／Ｏドライバー１１〜１５
を合理的に接続されるように切換えている。
Ｉ／Ｏ識別コードは各CE３１〜３３内の入出
力装置識別レジスタ３１１〜３３１に保持されて
おり、この内容は不変である。各CE３１〜３３
はCPU１内のＩ／Ｏドライバー１１〜１５から
送出される制御信号によつてそれぞれのＩ／Ｏ４
１〜４３を制御している。
力装置識別レジスタ３１１〜３３１に保持されて
おり、この内容は不変である。各CE３１〜３３
はCPU１内のＩ／Ｏドライバー１１〜１５から
送出される制御信号によつてそれぞれのＩ／Ｏ４
１〜４３を制御している。
CE３１〜３３とＩ／Ｏ４１〜４３は１対１に
対応し、一般にCEの互換性は無い。CE３１〜３
３と入出力バス２を結ぶコネクタ２１１〜２１
３，２２１〜２２３はそれぞれに互換性を持ち、
入出力バス２側のコネクタ２１１〜２１３のいず
れにもCE側のコネクタ２２１〜２２３のいずれ
でも接続可能な様になつている。
対応し、一般にCEの互換性は無い。CE３１〜３
３と入出力バス２を結ぶコネクタ２１１〜２１
３，２２１〜２２３はそれぞれに互換性を持ち、
入出力バス２側のコネクタ２１１〜２１３のいず
れにもCE側のコネクタ２２１〜２２３のいずれ
でも接続可能な様になつている。
第３図は処理装置１の詳細ブロツク図である。
転送方式ごとにＩ／Ｏドライバー１１１〜１３
１が設けられ、これらと各コネクタ２１１〜２１
３との接続は切換装置５１内のドライバー・コネ
クタ接点５１１〜５１３により行なわれる。ドラ
イバー・コネクタ接点５１２は２回路分有してい
るが、これはコネクタ２１２，２１３の夫々にド
ライバーを接続する場合を想定しているためであ
る。切換装置５１内の各接点の駆動は、切換信号
発生器５２１で行なわれる。切換信号発生器５２
１は入出力バス２及び入出力装置情報格納メモリ
５３１によつて制御され、切換信号発生器５２１
には作業用メモリ５２２が接続される。Ｉ／Ｏド
ライバー（DRV）１１１〜１３１は、切換信号
発生器５２１により制御される分岐情報管理用メ
モリ１０１により分岐路１００を制御することに
より選択駆動される。なお、各切換装置５１は模
式的にスイツチで示したが、実際にはソフトウエ
ア上で処理される。また、切換装置５１の選択は
アプリケーシヨンプログラム１０２によつて実行
されるが、このアプリケーシヨンプログラム１０
２は、計算機システムに従来より組込まれている
もので、システム制御、演算等に従来より用いら
れているものである。
１が設けられ、これらと各コネクタ２１１〜２１
３との接続は切換装置５１内のドライバー・コネ
クタ接点５１１〜５１３により行なわれる。ドラ
イバー・コネクタ接点５１２は２回路分有してい
るが、これはコネクタ２１２，２１３の夫々にド
ライバーを接続する場合を想定しているためであ
る。切換装置５１内の各接点の駆動は、切換信号
発生器５２１で行なわれる。切換信号発生器５２
１は入出力バス２及び入出力装置情報格納メモリ
５３１によつて制御され、切換信号発生器５２１
には作業用メモリ５２２が接続される。Ｉ／Ｏド
ライバー（DRV）１１１〜１３１は、切換信号
発生器５２１により制御される分岐情報管理用メ
モリ１０１により分岐路１００を制御することに
より選択駆動される。なお、各切換装置５１は模
式的にスイツチで示したが、実際にはソフトウエ
ア上で処理される。また、切換装置５１の選択は
アプリケーシヨンプログラム１０２によつて実行
されるが、このアプリケーシヨンプログラム１０
２は、計算機システムに従来より組込まれている
もので、システム制御、演算等に従来より用いら
れているものである。
第４図は第３図の実施例の切換信号発生器の処
理内容説明図である。本図に基づいてＩ／Ｏ４１
〜４３の接続される態様を説明する。
理内容説明図である。本図に基づいてＩ／Ｏ４１
〜４３の接続される態様を説明する。
第３図に示される入出力バス２に設けられたコ
ネクタ２１１〜２１３の夫々に識別番号（以下、
コネクタ＃と呼ぶ）を付ける。第４図において各
コネクタ２１１〜２１３に何のＩ／Ｏが接続され
たかという入力情報４がＩ／Ｏ識別コードにより
切換信号発生器５２１に対し報告される。それに
対し切換信号発生器５２１は入出力装置情報格納
メモリ５３１を検索し、作業用メモリ５２２に該
当コネクタ＃の所に情報を格納する。その後に作
業用メモリ５２２内の情報に従つて切換信号とし
て分岐情報管理用メモリ１０１、切換装置５１内
の接点切換情報メモリ５４１〜５４３に出力す
る。
ネクタ２１１〜２１３の夫々に識別番号（以下、
コネクタ＃と呼ぶ）を付ける。第４図において各
コネクタ２１１〜２１３に何のＩ／Ｏが接続され
たかという入力情報４がＩ／Ｏ識別コードにより
切換信号発生器５２１に対し報告される。それに
対し切換信号発生器５２１は入出力装置情報格納
メモリ５３１を検索し、作業用メモリ５２２に該
当コネクタ＃の所に情報を格納する。その後に作
業用メモリ５２２内の情報に従つて切換信号とし
て分岐情報管理用メモリ１０１、切換装置５１内
の接点切換情報メモリ５４１〜５４３に出力す
る。
以上の動作を実際にＩ／Ｏを接続したと仮定し
て具体的な説明を行なう。
て具体的な説明を行なう。
今、第３図においてコネクタ＃１にＩ／Ｏとし
てCRTが接続されたとする。すると第２図にお
ける入出力装置識別レジスタ３１１〜３３１に格
納されたCRT用のＩ／Ｏ識別コードを切換信号
発生器５２１が読み込むことにより、第４図にお
ける入力情報４（機種及び該当コネクタ＃）が報
告される。切換信号発生器５２１は予めメモリさ
れている入出力装置情報格納メモリ５３１の
CRTに関する情報を検索する。格納情報として
は該当Ｉ／Ｏをアプリケーシヨンプログラムが入
出力する時に指定する為の論理番号（以下フアイ
ル＃と呼ぶ）と該当Ｉ／Ｏが使用するＩ／Ｏドラ
イバー名称がある。検索の結果、CRTに対応す
るフアイル＃＝２，Ｉ／Ｏドライバー名＝DRV1
を得る。この検索情報を作業用メモリ５２２に一
時的に格納する。それで第３図においてアプリケ
ーシヨンプログラム１０２からフアイル＃でアク
セスする場合に指定されたフアイル＃から合理的
なＩ／Ｏドライバーに分岐する分岐器１００内の
分岐情報管理メモリ１０１と、第４図における接
点切換情報メモリ(1)５４１に各情報を切換信号と
して出力する。
てCRTが接続されたとする。すると第２図にお
ける入出力装置識別レジスタ３１１〜３３１に格
納されたCRT用のＩ／Ｏ識別コードを切換信号
発生器５２１が読み込むことにより、第４図にお
ける入力情報４（機種及び該当コネクタ＃）が報
告される。切換信号発生器５２１は予めメモリさ
れている入出力装置情報格納メモリ５３１の
CRTに関する情報を検索する。格納情報として
は該当Ｉ／Ｏをアプリケーシヨンプログラムが入
出力する時に指定する為の論理番号（以下フアイ
ル＃と呼ぶ）と該当Ｉ／Ｏが使用するＩ／Ｏドラ
イバー名称がある。検索の結果、CRTに対応す
るフアイル＃＝２，Ｉ／Ｏドライバー名＝DRV1
を得る。この検索情報を作業用メモリ５２２に一
時的に格納する。それで第３図においてアプリケ
ーシヨンプログラム１０２からフアイル＃でアク
セスする場合に指定されたフアイル＃から合理的
なＩ／Ｏドライバーに分岐する分岐器１００内の
分岐情報管理メモリ１０１と、第４図における接
点切換情報メモリ(1)５４１に各情報を切換信号と
して出力する。
以下、同様にしてコネクタ＃２にはＴ／Ｗを接
続し、コネクタ＃３にはＬ／Ｐを接続したとして
動作を繰返せば、その結果は第５図の如くとな
る。なお、第５図において、接点切換情報メモリ
５４３が空白になつているのは、第３図に示され
るようにドライバーコネクタ５１３が無接続であ
る為である。
続し、コネクタ＃３にはＬ／Ｐを接続したとして
動作を繰返せば、その結果は第５図の如くとな
る。なお、第５図において、接点切換情報メモリ
５４３が空白になつているのは、第３図に示され
るようにドライバーコネクタ５１３が無接続であ
る為である。
以上の一連の処理をフローチヤートで示したの
が第６図である。
が第６図である。
次にアプリケーシヨンプログラムからＩ／Ｏを
アクセスした時の動作を、第３図を用いてCRT
（フアイル＃２）にアクセスする場合を例にとり
説明する。
アクセスした時の動作を、第３図を用いてCRT
（フアイル＃２）にアクセスする場合を例にとり
説明する。
まずアプリケーシヨンプログラム１０２からオ
ペレーテイングシステム（以下OSと呼ぶ）３に
対しフアイル＃２に対し入出力要求を出すと、ま
ずOS内の分岐器１００が動作し、分岐器１００
は第５図における分岐情報テーブル１０１を参照
しフアイル＃２に対応するＩ／Ｏドライバー名称
＝DRV1を得てＩ／Ｏドライバー（DRV1）１１
１に分岐する。Ｉ／Ｏドライバー１１１はフアイ
ル＃２に対し制御信号を出力すると切換装置５１
内の第３図におけるドライバー・コネクタ接点(1)
５１１は第１５図における接点切換情報メモリ(1)
５４１を参照し、フアイル＃２に対応するコネク
タ＃１＝１を得て、第３図におけるドライバー・
コネクタ接点(1)５１１をコネクタ＃１に接続する
様に閉じる。そして制御信号はコネクタ＃１２１
１を経由しCRTに対し出力され正常に入出力が
行なわれることになる。
ペレーテイングシステム（以下OSと呼ぶ）３に
対しフアイル＃２に対し入出力要求を出すと、ま
ずOS内の分岐器１００が動作し、分岐器１００
は第５図における分岐情報テーブル１０１を参照
しフアイル＃２に対応するＩ／Ｏドライバー名称
＝DRV1を得てＩ／Ｏドライバー（DRV1）１１
１に分岐する。Ｉ／Ｏドライバー１１１はフアイ
ル＃２に対し制御信号を出力すると切換装置５１
内の第３図におけるドライバー・コネクタ接点(1)
５１１は第１５図における接点切換情報メモリ(1)
５４１を参照し、フアイル＃２に対応するコネク
タ＃１＝１を得て、第３図におけるドライバー・
コネクタ接点(1)５１１をコネクタ＃１に接続する
様に閉じる。そして制御信号はコネクタ＃１２１
１を経由しCRTに対し出力され正常に入出力が
行なわれることになる。
以上の様に任意のコネクタに接続されたＩ／Ｏ
に対し正常に入出力可能なように全ての装置が自
動的に切り換わるので、デパツグ、改造、変更等
が行ない易くなる。
に対し正常に入出力可能なように全ての装置が自
動的に切り換わるので、デパツグ、改造、変更等
が行ない易くなる。
以上より明らかなように本発明によれば、Ｉ／
Ｏを任意のコネクタに接続しながら対応する入出
力装置ドライバーと自動的に接続することができ
る。
Ｏを任意のコネクタに接続しながら対応する入出
力装置ドライバーと自動的に接続することができ
る。
第１図は従来の複数の入出力装置を有した計算
機システムのブロツク図、第２図は本発明の実施
例のブロツク図、第３図は第２図に示した処理装
置１の詳細ブロツク図、第４図及び第５図は第３
図に示した切換信号発生器の処理内容説明図、第
６図は本発明のフローチヤートである。 １…処理装置、２…入出力バス、３…オペレー
テイングシステム、１１〜１５…入出力装置ドラ
イバー、３１〜３３…入出力装置制御装置、４１
〜４３…入出力装置、５１…切換装置、５２…切
換信号発生器、５３…入出力装置情報格納メモ
リ、１００…分岐器、１０１…分岐情報管理用メ
モリ、１０２…アプリケーシヨンプログラム、１
１１，１２１，１３１…入出力装置ドライバー、
２１１〜２１３，２２１〜２２３…コネクタ、３
１１，３２１，２３１…入出力装置識別レジス
タ、５１１，５１２，５１３…ドライバーコネク
タ接点、５２１…切換信号発生器、５２２…作業
用メモリ、５２３…入出力装置情報格納メモリ。
機システムのブロツク図、第２図は本発明の実施
例のブロツク図、第３図は第２図に示した処理装
置１の詳細ブロツク図、第４図及び第５図は第３
図に示した切換信号発生器の処理内容説明図、第
６図は本発明のフローチヤートである。 １…処理装置、２…入出力バス、３…オペレー
テイングシステム、１１〜１５…入出力装置ドラ
イバー、３１〜３３…入出力装置制御装置、４１
〜４３…入出力装置、５１…切換装置、５２…切
換信号発生器、５３…入出力装置情報格納メモ
リ、１００…分岐器、１０１…分岐情報管理用メ
モリ、１０２…アプリケーシヨンプログラム、１
１１，１２１，１３１…入出力装置ドライバー、
２１１〜２１３，２２１〜２２３…コネクタ、３
１１，３２１，２３１…入出力装置識別レジス
タ、５１１，５１２，５１３…ドライバーコネク
タ接点、５２１…切換信号発生器、５２２…作業
用メモリ、５２３…入出力装置情報格納メモリ。
Claims (1)
- １ 処理装置に接続された入出力バスに統一規格
のコネクタによつて複数の入出力装置を専用の入
出力制御装置を介して接続する計算機システムに
おいて、前記入出力装置の種類と該入出力装置が
接続される前記コネクタの番号を判別する識別コ
ードが格納されるメモリを対応する前記入出力制
御装置ごとに配置し、コネクタの接続がなされた
とき前記識別コードの内容を前記処理装置側で解
読し、該識別コードに基づいて接続すべき前記処
理装置内の入出力装置駆動装置の番号を検索し、
コネクタ番号と入出力装置種類と入出力装置駆動
装置番号の対応関係のテーブルを作成し、該テー
ブルの内容に従つて入出力装置と入出力装置駆動
装置を接続することを特徴とする入出力装置自動
接続システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15390480A JPS5779540A (en) | 1980-11-04 | 1980-11-04 | Automatic connection system for input and output equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15390480A JPS5779540A (en) | 1980-11-04 | 1980-11-04 | Automatic connection system for input and output equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779540A JPS5779540A (en) | 1982-05-18 |
| JPH0114615B2 true JPH0114615B2 (ja) | 1989-03-13 |
Family
ID=15572640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15390480A Granted JPS5779540A (en) | 1980-11-04 | 1980-11-04 | Automatic connection system for input and output equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5779540A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163626A (ja) * | 1983-03-07 | 1984-09-14 | Sanyo Electric Co Ltd | キ−ボ−ド識別方式 |
| JPS6188361A (ja) * | 1984-10-01 | 1986-05-06 | サンドストランド・データ・コントロール・インコーポレーテツド | アビオニクスシステム |
| JPH07113908B2 (ja) * | 1986-06-19 | 1995-12-06 | 株式会社ピーエフユー | システムに対応可能なアダプタ |
| JPH0697411B2 (ja) * | 1986-12-03 | 1994-11-30 | 三菱電機株式会社 | アナログｉ／ｏユニツト |
| JP2713917B2 (ja) * | 1987-08-31 | 1998-02-16 | キヤノン株式会社 | 情報処理装置 |
| JPS6459556A (en) * | 1987-08-31 | 1989-03-07 | Canon Kk | Information processor |
| FR2645989A1 (fr) * | 1989-04-17 | 1990-10-19 | Bull Sa | Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50111949A (ja) * | 1974-02-12 | 1975-09-03 | ||
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
-
1980
- 1980-11-04 JP JP15390480A patent/JPS5779540A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779540A (en) | 1982-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| US4751672A (en) | Sequence control system employing a plurality of programmable logic controllers | |
| JPS61161506A (ja) | プログラマブルコントロ−ラのリンク方式 | |
| JPH0114615B2 (ja) | ||
| JPH06309265A (ja) | 情報処理装置におけるドライバプログラムの動的選択方法 | |
| EP0923010B1 (en) | Programmable controller | |
| JPS6190204A (ja) | プログラマブルコントロ−ラのリンク方式 | |
| JPH05204816A (ja) | 連結テーブル内の格納データへの高効率アクセス方法 | |
| EP0483862B1 (en) | Control apparatus controlling process | |
| JP2500006Y2 (ja) | プログラマブル・コントロ―ラ・システム | |
| JPS6240736B2 (ja) | ||
| JPH0439684B2 (ja) | ||
| JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
| JPS6152748A (ja) | マイクロコンピユ−タ開発装置のトレ−ス選択方式 | |
| KR0182695B1 (ko) | 호스트교환기와 원격교환기간의 운영방법 | |
| JPH0360239B2 (ja) | ||
| JP2550605B2 (ja) | ベクトル命令処理システム | |
| JPS5860481A (ja) | フアイル制御装置 | |
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JPS58197538A (ja) | 端末制御装置 | |
| HU195889B (en) | Intelligent information storing system in particular to computers | |
| JPS63312742A (ja) | ポ−リング制御方式 | |
| JPS61101859A (ja) | 制御装置切換方式 | |
| HK1006042B (en) | Control apparatus controlling process | |
| JPH03246604A (ja) | プログラマブルコントローラシステムの入出力情報伝送方式 |