JPH0114739B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は信号順序づけ回路に関し、特に双方向
性スイツチ回路若しくはゲートのための制御信号
の適正な順序づけを行う回路に関するものであ
る。

双方向性スイツチ回路を用いるときには、その
動作を制御するために２種類の信号が必要であ
る。第１の信号は双方向性スイツチ回路において
データが通過する方向を定める方向信号である。
第２の信号はデータのスイツチングを可能ならし
める付勢若しくはゲート信号である。

方向信号はゲート信号が印加される前に安定し
た状態になり且つゲート信号の印加中変化しない
ことが必要である。そうしないと、スイツチ回路
に関連している母線におけるデータの流れは不定
若しくは変則的になつてしまうのである。更に、
これによつてスイツチ回路が劣化して早期の故障
につながることが知られている。

バイポーラ回路は通常データ母線を直接駆動す
るのに十分な電力を生ずる。例えば、バイポー
ラ・トランジスタは所定の動作電圧において大き
な電流パルスを生ずることができる。

金属酸化物回路やシリコン・オン・サフアイヤ
回路はボード上の論理機能に関して小さなトラン
ジスタ構成を用いているが、出力段は種々の周辺
デバイスや母線のための十分な駆動能力を有する
様に大きくなつているのが普通である。大きな出
力段は高価であり且つ基板の相当広い領域を占め
ている。この様な出力段は通常高インピーダン
ス・デバイスであり、その動作速度は駆動すべき
外部キヤパシタンスによつて制限される。高イン
ピーダンス・デバイスのスイツチング速度を増す
ために複雑なプリチヤージ回路を用いることも考
えられるが、これらは別個のタイミング及び論理
回路を必要とするので望ましくない。

マイクロプロセツサ等の集積回路の出力駆動能
力は通常最悪の場合の条件と出力段を形成するた
めに利用可能な領域との兼合いで定められる設計
事項である。実際のところ、可能な出力駆動能力
が常にフルに必要とされるわけではなく、余剰駆
動能力が無駄になることがある。

可能な限り最少限の駆動能力を有する様にマイ
クロプロセツサを設計すれば、安価で小型のマイ
クロプロセツサが得られる。但し、その場合に
は、ほとんどの適用分野において外部駆動回路が
必要になり、ボード上の構成要素が増加する。こ
れはボード上のデバイスを多数含む大型のシステ
ムにおいては欠点になるとは限らない。

使用される外部駆動回路は３状態回路であるこ
とが望ましい。これは、付勢されるとき、接続さ
れているデバイスを駆動するための２つの論理状
態のいずれか一方をとる。この２つの論理状態は
大地又は電源へ通じる低インピーダンス通路をも
たらす。付勢されないときには、駆動回路はライ
ン上の他の付勢された駆動回路の負荷とならない
高インピーダンスを示す。この高インピーダンス
状態が第３の状態である。

米国特許第3912947号は３状態出力回路のため
の順序づけ回路を示している。この回路はゲート
回路より長い時間、出力信号を生ずるものであ
る。但し、この回路は単方向性であり、本発明の
関係する双方向性スイツチ回路のための制御信号
の順序づけを行うものではない。

本発明は双方向性スイツチ回路のための方向づ
け信号及び付勢信号を適正な時間関係をもつて生
ずる新規な信号順序づけ回路を提供することを目
的としている。

双方向性スイツチ回路は信号の授受のための少
なくとも２つのポートをつないでいる。双方向性
スイツチ回路は付勢信号を受けると、方向づけ信
号によつて定められる２つの選択可能な方向の一
方において信号路を設定する。本発明に従つて、
信号源からデイレクシヨン信号及びゲート信号を
受取る非同期的順序づけ回路は、付勢信号の発生
前に方向づけ信号の安定化を行う様にして、方向
づけ信号及び付勢信号を生じる。

双方向性スイツチ回路に対する方向づけ信号
は、付勢信号がオンの間中変化しないで、回路の
劣化が防止されると共に、ポートに接続されてい
る出力段に同時に双方向の信号を流すことによる
出力段の損傷も防止される。例えば、出力段が電
界効果トランジスタを含む場合、それは同時に双
方向の信号を受けると破壊されてしまうのであ
る。

第１図は本発明による回路を組込むのに適した
典型的なシステムを示している。このシステムは
コントローラ１０と、これに接続される複数の周
辺装置、即ちデバイス１１，１２等を含む。典型
的には、プログラム式プロセツサであるコントロ
ーラ１０は、データの読取り又は書出しの対象と
なるデバイスを選択する出力信号を生じる。この
システムの場合、デバイスの選択はデコーダ１５
のセレクト線９ａ，９ｂ等に生じる信号によつて
行われる。

データ母線１４、タイミング線１６、及びＲ／
Ｗ（読取り／書出し）制御線１７がコントローラ
１０から発している。データ母線１４は例えば８
本、12本又は16本の線から成り、コントローラ１
０のデータ・ポートをデバイス１１，１２やメモ
リのデータ・ポートに接続するために用いられて
いる。なお、この例では、メモリはコントローラ
１０の一部として考えられており、図示されてい
ない。

タイミング線１６は、データ処理命令の実行中
にデータ母線１４を介してデータの授受を行うた
めの適正なタイミングを定める信号を伝える１本
の線である。

Ｒ／Ｗ制御線１７は通常コントローラ１０の方
からみたデータの伝送方向を示す信号を伝えるた
めに用いられる。この例の場合、読取り、即ちデ
バイスからコントローラ１０へのデータの伝送の
とき、Ｒ／Ｗ制御線１７の信号は高レベルにな
り、書出し、即ちコントローラ１０からデバイス
へのデータの伝送のとき、Ｒ／Ｗ制御線１７の信
号は低レベルになる。

デコーダ１５は、使用すべきデバイスを指定す
る命令に応じてコントローラ１０から与えられる
信号に基いて、デバイス１１，１２等のいずれか
を選択する信号をセレクト線９ａ，９ｂ等に生じ
る。アンド・ゲート１８はセレクト線の信号とタ
イミング線１６の信号とを受取り、双方向性スイ
ツチ回路１９のためのゲート信号を生じる。双方
向性スイツチ回路１９を通過するデータの伝送方
向はＲ／Ｗ制御線１７の信号のレベルによつて定
められる。後で詳しく説明する様に、本発明によ
る回路はブロツク１３として示されている位置に
設けられ、双方向性スイツチ回路１９のために方
向づけ信号を安定して与えている間に付勢信号を
与える様に働く。

第２図は本発明による回路を組込むのに適した
別のシステムを示している。このシステムも第１
図のシステムと同様にコントローラ１０、データ
母線１４、タイミング線１６、及びＲ／Ｗ制御線
１７を含む。但し、デコーダは用いられず、コン
トローラ１０はセレクト線９の信号によつて直接
デバイス２１を選択する。双方向性スイツチ回路
１９はタイミング線１６の信号によつてゲートさ
れ、データ伝送の方向は前と同じ様にＲ／Ｗ制御
線１７の信号によつて定められる。この構成で
は、双方向性スイツチ回路１９はシステム全体で
１つあればよいが、各デバイス毎に双方向性ゲー
トを設ける必要がある。例えば、コントローラ１
０がデバイス２１からデータを読取るときには、
デバイス２１からのデータをデータ母線１４へ通
過させるために、アンド・ゲート２３がセレクト
線９及びＲ／Ｗ制御線１７の信号によつて付勢さ
れる。なお、アンド・ゲート２３はデータ母線１
４を構成する線の数に等しい数のアンド・ゲート
の集合体である。コントローラ１０からデバイス
２１へデータを書出すときには、複数のアンド・
ゲートの集合体であるアンド・ゲート２２がデー
タ母線１４からデバイス２１へデータを通過させ
る様に付勢される。第２図のシステムにおいて
も、本発明による回路は双方向性スイツチ回路１
９に関する制御線、即ちタイミング線１６及び
Ｒ／Ｗ制御線１７の入力側に設けられる。

第３図は双方向性スイツチ回路の一例を部分的
に示している。この様な回路は例えばテキサス・
インスツルメント社が販売している３状態出力型
オクタル母線トランシーバと呼ばれる
SN74LS245タイプ集積回路である。「３状態出
力」の意味は前述した通りである。「オクタル」
とは、８個の母線間スイツチが含まれていること
を表わしている。

第３図の回路において、付勢信号、即ちエネー
ブル信号は２つのアンド・ゲート３１及び３２の
入力に与えられる。方向づけ信号、即ちステアリ
ング信号もアンド・ゲート３１及び３２のもう１
つの入力に与えられるが、アンド・ゲート３１は
ステアリング信号が論理１（普通、高レベル）の
とき働き、アンド・ゲート３２はステアリング信
号が論理０（普通、低レベル）のとき働く。

アンド・ゲート３１の出力信号は、母線Ａの複
数の線を母線Ｂの複数の線に接続するための複数
のスイツチ３３Ａ，３３Ｂ等をオン（導通状態）
にする。アンド・ゲート３２の出力信号は母線Ｂ
の複数の線を母線Ａの複数の線に接続するための
複数のスイツチ３４Ａ，３４Ｂ等をオンにする。
母線Ａは第１図のデータ母線１４に対応し、０線
Ｂは第１図のデバイス１１や１２のデータ入出力
線に対応している。

第４図は本発明の好適な実施例を示している。
この回路の入力信号は、双方向性スイツチ回路を
通るデータの方向を指定する第１図のＲ／Ｗ制御
線１７の信号に対応するデイレクシヨン信号と、
特定の双方向性スイツチ回路を選択する第１図の
アンド・ゲート１８の出力信号に対応するゲート
信号である。この回路は双方向性スイツチ回路を
制御するステアリング信号（方向づけ信号）とエ
ネーブル信号（付勢信号）を生じる。ステアリン
グ信号は双方向性スイツチ回路におけるデータの
伝送方向を定め、エネーブル信号は双方向性スイ
ツチ回路を付勢する。

コントローラ１０の動作中、デイレクシヨン信
号及びゲート信号は、デイレクシヨン信号が最初
に設定され、続いてゲート信号が生じ、そのゲー
ト信号が消滅するまでデイレクシヨン信号が設定
状態に留まる様な順序関係をもつて供給されなけ
ればならない。これは、双方向性スイツチ回路を
データが通過しているとき、その方向を変えない
様にするためである。しかしながら、実際には、
この様な順序関係をもつて２つの信号が生じる状
況（第１のケースと呼ぶ）とは異なつた状況にな
ることがしばしばある。

第２のケースはデイレクシヨン信号及びゲート
信号が同時に生じ、同時間持続する状況である。
この様な状況において、本発明による回路はステ
アリング信号を生じて安定化した後エネーブル信
号を生じ且つエネーブル信号の消滅までステアリ
ング信号を維持する様に動作する。

第３のケースはデイレクシヨン信号及びゲート
信号が同時に生じ、ゲート信号が持続している間
にデイレクシヨン信号が変化する状況である。こ
の様な状況において、本発明による回路はステア
リング信号を生じて安定化した後エネーブル信号
を生じ、デイレクシヨン信号が変化することに応
じてエネーブル信号を消滅させ、ステアリング信
号を新しいレベルに変えて安定化した後再びエネ
ーブル信号を生じる様に動作する。換言すれば、
ゲート信号が持続している間のデイレクシヨン信
号の変化は、先ず或る方向へデータを伝送し、続
いて逆の方向へデータを伝送すべきことを表わし
ているものと解釈され、それぞれの方向へのデー
タの伝送のためのステアリング信号及びエネーブ
ル信号が双方向性スイツチ回路に与えられるので
ある。

第５図は今述べた３つのケースに関連した信号
の相互関係を示している。第１のケースに関し、
デイレクシヨン信号（5A行の波形）はゲート信
号（5B行の波形）を内包する様に時点５１から
時点５２まで持続している。ステアリング信号
（5C行の波形）は時点５３から時点５４まで持続
している。エネーブル信号はステアリング信号の
持続時間中に生じる。入力信号としてのデイレク
シヨン信号及びゲート信号の前縁と出力信号とし
てのステアリング信号及びエネーブル信号の前縁
との間の遅延は回路構成要素の固有の遅延を含
む。5E行は単一のゲートの遅延を表わしている。

第２のケースの場合、デイレクシヨン信号及び
ゲート信号は共に時点５５から時点５６まで持続
している。そして、先ずステアリング信号が発生
し、続いてエネーブル信号が発生する。エネーブ
ル信号の持続時間はステアリング信号の持続時間
内にある。入力信号の後縁よりも遅れて出力信号
の後縁が生じるのは、回路構成要素の固有の遅延
等に基いているものである。なお、この様な遅延
によつてシステムの動作が阻害されることはな
い。

第３のケースの場合、デイレクシヨン信号及び
ゲート信号は共に時点５７において発生するが、
デイレクシヨン信号はゲート信号の持続時間中の
時点５８において変化する。本発明による回路
は、この変化に応じて、時点５９においてエネー
ブル信号を消滅させ、デイレクシヨン信号ひいて
はステアリング信号が新しいレベルに安定した
後、新たにエネーブル信号を生じる。

第４図の回路において、アンド・ゲート４１は
ゲート信号の発生中デイレクシヨン信号に応じた
出力信号を生じて、２つの交差接続されたノア・
ゲート４２及び４３から成るフリツプフロツプを
制御する。アンド・ゲート４１の出力信号が高レ
ベルのとき、ノア・ゲート４２の出力信号である
ステアリング信号も高レベルになる。

ゲート信号を２つの反転器４４及び４５によつ
て遅延させたものと排他的ノア・ゲート４７の出
力信号とをアンド・ゲート４６によつて組合わせ
ることによつてエネーブル信号が得られる。排他
的ノア・ゲート４７はデイレクシヨン信号及びス
テアリング信号が同じレベルのとき高レベルの出
力信号を生じる。この働きによつて、ステアリン
グ信号の安定化の後にエネーブル信号を生じるこ
とが保証される。

ノア・ゲート４２及び４３から成るフリツプフ
ロツプはエネーブル信号が低レベルになるまでス
テアリング信号を同じレベルに維持することを保
証する。

アンド・ゲート４１及び４６の出力信号が低レ
ベルになるとき、ノア・ゲート４８の働きによつ
てフリツプフロツプはリセツトされる。これはゲ
ート信号の消滅又はゲート信号が持続している間
のデイレクシヨン信号の変化に応じて起こる。な
お、ゲート信号の消滅によるリセツト動作は反転
器４４及び４５による遅延の後に行われる。

これまで説明した回路の信号順序づけ機能を他
の機能素子を用いて実現したり、あるいは変更し
たりすることも考えられる。例えば、ゲート信号
の持続時間中のデイレクシヨン信号の変化を無視
する様に回路を構成してもよい。その場合、ゲー
ト信号、ひいてはエネーブル信号が低レベルにな
るまでステアリング信号は同じレベルに維持され
る。デイレクシヨン信号より前にゲート信号が発
生する様な状況もこのカテゴリーに属し、その場
合、データは所望の方向とは逆の方向へゲートさ
れることになる。従つて、コントローラはゲート
信号より遅くデイレクシヨン信号を生じないこと
が必要である。可能な他の変更例として、デイレ
クシヨン信号が前述の様に変化するとき、エネー
ブル信号を低レベルにし、続いてステアリング信
号を低レベルにして、その状態を維持することも
考えられる。専門家によれば本発明の教義に従つ
て更に他の変更も考えられる筈である。

【図面の簡単な説明】

第１図は各デバイスが別個の双方向性スイツチ
回路によつてデータ母線に接続されていて本発明
による回路を組込むのに適したシステムのブロツ
ク図、第２図は単一の双方向性スイツチを用いて
本発明による回路を組込むのに適したシステムの
ブロツク図、第３図は典型的な双方向性スイツチ
回路の論理図、第４図は本発明による回路の論理
図、第５図は第４図の回路における信号の関係を
示すタイミング図である。 １９……双方向性スイツチ回路、３３Ａ，３３
Ｂ，３４Ａ，３４Ｂ……スイツチ、４１，４６…
…アンド・ゲート、４２，４３，４８……ノア・
ゲート、４４，４５……反転器、４７……排他的
ノア・ゲート。

Claims (1)

1. 【特許請求の範囲】 １ 信号の授受のための少なくとも２つのポート
   をつなぎ、付勢信号の印加に応じて、方向づけ信
   号によつて定められる２つの選択可能な方向のう
   ちの一方における信号路を上記ポート間に設定す
   る双方向性ゲート手段と、該双方向性ゲート手段
   における２つの選択可能な方向を選択的に指定す
   るデイレクシヨン信号及び該双方向性ゲート手段
   を動作させるためのゲート信号を生じる信号源と
   の間に設けられた回路であつて、 上記デイレクシヨン信号及び上記ゲート信号に
   基づいて上記方向づけ信号を生じるための第１の
   手段と、 上記デイレクシヨン信号及び上記ゲート信号に
   基づいて上記付勢信号を生じるための第２の手段
   とを有し、 且つ、上記方向づけ信号が安定化するまで上記
   付勢信号の発生を阻止し且つ上記付勢信号が消滅
   するまで上記方向づけ信号の変化を阻止するよう
   に上記第１及び第２の手段を相互接続してある ことを特徴とする信号順序づけ回路。