JPH01149149A - ウォッチドッグタイマ内蔵マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンビ二一夕に関する。より詳細には
、本発明は、特にシステムの異常検知に用いるウォッチ
ドッグタイマを備えたマイクロコンピュータの新規な構
成に関する。

従来の技術 マイクロコンピュータは、プログラムが正しければ正常
な動作を行う前提で設計されているが、外来のノイズあ
るいは経年変化等による素子特性の異常によって誤動作
を起こし、ソフトウェア上のループに入り込んでしまう
ことがある。

そこで、マイクロコンピュータのシステムにプリセット
可能なオーバフロー付のカウンタを設け、プログラムの
作成時に一定時間の処理を含ませて、この一定時間毎に
カウンタをプリセットすることによって、処理が正常に
実行されている間はカウンタがオーバフローしないよう
に設定しておく。

そして、異常な動作によってカウンタがオーバフローし
た場合は、ノンマスカブルな割り込み処理とした異常に
対処するプログラムが起動されるように構成することに
より、システム全体の実質的な信頼性を高める手法があ
る。

この方法手法は、ウォッチドッグ（番犬）タイマと呼ば
れ、特に実時間制御等のように、動作の高い信頼性を要
求される用途では、上述のような異常事態に素早く対応
することが要求される場合に広く利用されている。

発明が解決しようとする問題点 従来、この種のウォッチドッグタイマは、カウンタのオ
ーバーフローによって外部に異常を示すと共に割込みを
発生させ、割込みルーチンで出力信号の制御等異常処理
を行っていた。

しかしながら、上述した従来のウォッチドッグタイマは
、システム異常時に、カウンタのオーバーフローの発生
により、割込みルーチンの中で異常処理を行っているの
で、プログラムが正常に実行できない状態のときは、出
力信号の制御等の処理が行えないという欠点がある。

そこで、本発明は、より広範な異常事態に対応して割り
込み処理を起動することのできる、新規な構成のウォッ
チドッグタイマを内蔵したマイクロコンピュータを提供
することを目的としている。

問題点を解決するための手段 即ち、本発明により、システム異常検知時に、出力端子
をハイ・インピーダンスにする制御回路を備えることを
特徴とするウォッチドッグタイマを内蔵することを特徴
とするマイクロコンピュータが提供される。

作用 本発明によるマイクロコンピュータに設けられたウォッ
チドッグタイマは、カウンタのオーバーフローにより、
出力信号をハイ・インピーダンスにする制御回路を備え
ることをその主要な特徴としている。

即ち、前述した従来のウォッチドッグタイマに対して、
本発明によるマイクロコンピュータでは、割込み処理に
加えて、ハードウェアにより出力信号をハイ・インピー
ダンスにする制御回路を内蔵するという独創的内容を有
している。

以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。

実施例 第１図は、本発明に従って構成されたマイクロコンピュ
ータシステムの、特にウォッチドッグタイマと人出力ポ
ートの構成を示すブロック図である。

まず、このマイクロコンピュータのウォッチドッグタイ
マは、以下のように構成されている。

即ち、カウンタ１は、プリセット可能なオーバーフロー
付きカウンタであり、クロック信号２に従ってカウント
動作を行い、オーバフローした場合は、オーバフロー信
号６を出力する。また、マイクロプロセッサのリセット
信号３あるいはプログラムにより出力されたクリア信号
４が人力された場合は、プリセット信号５によってプリ
セットされる。尚、ループ信号７は短期間にプリセット
を繰り返したことを示す。

オーバフロー信号６が出力された場合、あるいは、オー
バーフロー時間の２−４以前にプリセットした場合には
、割込み信号８が出力され、システムが異常作動したこ
とが表示される。

一方、出力端子１６に使用される入出力ポートは以下の
ように構成されている。

即ち、内部バス１７には、モードを設定するモード信号
９並びにモード信号を保持するラッチ１０と、出力レベ
ルを設定する出力レベルライト信号１１並びに出力レベ
ルを保持するラッチ１２とがそれぞれ接続されている。

また、バス１７には、更に、出力レベルを読み込む出力
レベルリード信号１３と入力レベルを読み込む入力レベ
ルリード信号１４とが接続されている。

更に、ラッチ１２と出力端子１６との間には、トライス
テート２０が設けられており、このトライステート２０
の制御信号１５は、ラッチ１０の出力と割込み信号８と
を入力されるＯＲ回路の出力に接続されている。

上述のように構成された回路は、以下のように動作する
。

端子１６を出力として使用する場合、まず、ラッチｌＯ
にロウレベルを書込む。

正常動作時は、オーバーフローする前（または−ｊ−Ａ
−フロー時間の２−４以降）にカウンタ１をプリセット
することにより、割込み信号８はアクティブにならない
。

一方、システムの異常動作が検出された場合は、カウン
タ１がオーバーフロー（または、オーバーフロー時間の
２−４以前にプリセットしたこと）を出力するので、割
込み信号８がアクティブになり、更に、制御信号１５が
インアクティブとなるので、端子１６はハイ・インピー
ダンスとなる。端子１６カハイ・インピーダンスになる
と、ユーザーは端子１６にプルアップ抵抗１８またはプ
ルダウン抵抗１９を接続することによって、端子１６の
信号レベルをロウレベルまたはハイレベルの何れかに任
意に設定することができる。

発明の詳細 な説明したように本発明に従うマイクロコンピュータで
は、ウォッチドッグタイマによる異常の検出に応じて、
単に割り込み処理を起動するだけではなく、出力信号が
ハイ・インピーダンスに設定されるので、該当端子にプ
ルアップ抵抗またはプルダウン抵抗を付加することによ
って、システム異常時にユーザの希望する任意の固定レ
ベル信号を出力することができる。こうして、システム
全体の信頼性をより高くすることができる。

【図面の簡単な説明】

第１図は、本発明に従って構成されたマイクロコンビ二
一夕が備えるウォッチドッグタイマ並びに人出力ポート
の構成を模式的に示すブロック図である。 〔主な参照番号〕 １・・・オーバーフロー付きカウンタ、２・・・カウン
タの入力クロック、 ３・・・リセット信号、 ４・・・カウンタ・クリア信号、 ５・・・カウンタ・プリセット信号、 ６・・・カウンタ・オーバーフロー信号、７・・・ルー
プ信号、 ８・・・システム異常信号、 ９・・・ポートモード・ライト信号、 １０・・・モード・ラッチ、 １１・・・ポート出力レベル・ライト信号、１２・・・
出力レベル・ラッチ、 １３・・・出力レベル・リード信号、 １４・・・ポート入力レベル・リード信号、１５・・・
ポート人出力タントロール信号、１６・・・端子、 １７・・・本マイクロコンピュータ内部ハス、１８・・
・プルアップ抵抗、 １９・・・プルダウン抵抗、 ２０・・・トライステート

Claims (1)

【特許請求の範囲】
1. システム異常検知時に、出力端子をハイ・インピーダン
   スにする制御回路を備えることを特徴とするウォッチド
   ッグタイマを内蔵することを特徴とするマイクロコンピ
   ュータ。