JPH01149507A - Switching power amplifier circuit - Google Patents
Switching power amplifier circuitInfo
- Publication number
- JPH01149507A JPH01149507A JP62306984A JP30698487A JPH01149507A JP H01149507 A JPH01149507 A JP H01149507A JP 62306984 A JP62306984 A JP 62306984A JP 30698487 A JP30698487 A JP 30698487A JP H01149507 A JPH01149507 A JP H01149507A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- polarity
- transistor
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract 3
- 238000001514 detection method Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 210000004907 gland Anatomy 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、シングルエンド出力型パルス幅変調(以下、
PWMという)方式のスイッチング電力増幅回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention provides single-ended output pulse width modulation (hereinafter referred to as
This invention relates to a PWM switching power amplifier circuit.
(従来の技術)
従来、この種のスイッチング電力増幅回路として、例え
ば第2図及び第3図のようなものがあった。以下、その
構成を説明する。(Prior Art) Conventionally, there have been switching power amplifier circuits of this type, such as those shown in FIGS. 2 and 3, for example. The configuration will be explained below.
第2図は、従来のシングルエンド型スイッチング電力増
幅回路を示す要部の回路図である。FIG. 2 is a circuit diagram of the main parts of a conventional single-ended switching power amplifier circuit.
このスイッチング電力増幅回路は、直列接続されたNP
Nトランジスタ1及びPNPトランジスタ2を有し、そ
の両トランジスタ1,2にはそれぞれ並列にダイオード
3,4が接続されている。This switching power amplifier circuit consists of NPs connected in series.
It has an N transistor 1 and a PNP transistor 2, and diodes 3 and 4 are connected in parallel to both transistors 1 and 2, respectively.
NPNトランジスタ1及びPNPトランジスタ2のエミ
ッタには、直列接続のコイル5及びコンデンサ6からな
るフィルタが接続され、そのコンデンサ6とNPNトラ
ンジスタ1のコレクタとの間に、電源7及び平滑用コン
デンサ8が接続され、ざらに前記コンデンサ6とPNP
トランジスタ2のコレクタとの間に、電?Ii9及び平
滑用コンデンサ10が接続されている。コンデンサ6と
並列に負荷Rρが接続され、その負荷R,l!の一端が
接地されている。A filter consisting of a coil 5 and a capacitor 6 connected in series is connected to the emitters of the NPN transistor 1 and the PNP transistor 2, and a power supply 7 and a smoothing capacitor 8 are connected between the capacitor 6 and the collector of the NPN transistor 1. and roughly connect the capacitor 6 and PNP
Is there an electric current between the collector of transistor 2? Ii9 and a smoothing capacitor 10 are connected. A load Rρ is connected in parallel with the capacitor 6, and the load R,l! One end of is grounded.
以上の構成において、入力信号が供給されると、その入
力信号の極性に対応してNPNトランジスタ1とPNP
トランジスタ2とが交互にオン、オフ動作をする。NP
Nトランジスタ1がオン状態及びPNPトランジスタ2
がオフ状態となると、電源7から流れる主電流11はN
PNトランジスタ1を通り、コイル5及びコンデンサ6
で平滑された後、負荷勺に供給される。この際、コイル
5に発生するエネルギーは転流電流I2となり、コンデ
ンサ6及び負荷R,l!→電源9→ダイオード4、とい
うルートで流れる。また、PNPトランジスタ2がオン
状態及びNPNトランジスタ1がオフ状態となると、電
源9から流れる主電流は、コンデンサ6及び負荷R,I
!→コイル5→PNPトランジスタ2、というルートで
流れ、コイル5及びコンデンサ6で平滑された主電流が
負荷に供給される。この際、コイル5に発生するエネル
ギーは前記と同様に転流電流となり、ダイオード3→電
源7→コンデンサ6及び負荷Rρ、というルートで流れ
る。In the above configuration, when an input signal is supplied, the NPN transistor 1 and the PNP transistor
Transistor 2 alternately turns on and off. NP
N transistor 1 is on and PNP transistor 2
is in the off state, the main current 11 flowing from the power supply 7 is N
Through the PN transistor 1, the coil 5 and the capacitor 6
After smoothing, it is supplied to a loader. At this time, the energy generated in the coil 5 becomes a commutation current I2, and the capacitor 6 and the load R, l! It flows through the route → power supply 9 → diode 4. Furthermore, when the PNP transistor 2 is in the on state and the NPN transistor 1 is in the off state, the main current flowing from the power supply 9 is transferred to the capacitor 6 and the loads R, I
! The main current flows through the route → coil 5 → PNP transistor 2, and the main current is smoothed by the coil 5 and capacitor 6 and is supplied to the load. At this time, the energy generated in the coil 5 becomes a commutated current as described above, and flows through the diode 3 → power supply 7 → capacitor 6 and load Rρ.
第3図は、従来のバランスド・トランスフi −マレス
型(以下、BTL型という)のスイッチング電力増幅回
路を示す要部の回路図である。FIG. 3 is a circuit diagram of the main parts of a conventional balanced transfer i-Mares type (hereinafter referred to as BTL type) switching power amplifier circuit.
このスイッチング電力増幅回路は、4個のNPNトラン
ジスタ21.22,23,24を有し、それらの各トラ
ンジスタ21〜24にはそれぞれダイオード25,26
,27.28が並列接続されている。NPNトランジス
タ21のエミッタ及びNPNトランジスタ23のコレク
タと、NPNトランジスタ24のエミッタ及びNPNト
ランジスタ22のコレクタとの間には、コイル29及び
コンデンサ30からなるフィルタが接続され、そのコン
デンサ30と並列に負荷R,l!が接続される。また、
NPNトランジスタ21,24のコレクタとグランドと
の間には、電源31及び平滑用コンデンサ32が接続さ
れている。This switching power amplifier circuit has four NPN transistors 21, 22, 23, and 24, and each of these transistors 21 to 24 has a diode 25, 26, respectively.
, 27, and 28 are connected in parallel. A filter consisting of a coil 29 and a capacitor 30 is connected between the emitter of the NPN transistor 21 and the collector of the NPN transistor 23, and the emitter of the NPN transistor 24 and the collector of the NPN transistor 22, and a load R is connected in parallel with the capacitor 30. ,l! is connected. Also,
A power supply 31 and a smoothing capacitor 32 are connected between the collectors of the NPN transistors 21 and 24 and the ground.
この種のスイッチング電力増幅回路では、入力信号の極
性に対応して、対角線上に位置するNPNトランジスタ
21.22と23.24とが交互にオン、オフ動作をし
、それによって生じたPWM波がコイル29及びコンデ
ンサ30で平滑された後、負荷R,l!に供給される。In this type of switching power amplifier circuit, NPN transistors 21, 22 and 23, 24 located on the diagonal line alternately turn on and off depending on the polarity of the input signal, and the PWM wave generated thereby After being smoothed by the coil 29 and capacitor 30, the load R,l! is supplied to
(発明が解決しようとする問題点)
しかしながら、上記構成の回路では、次のような問題点
があった。(Problems to be Solved by the Invention) However, the circuit with the above configuration has the following problems.
第2図及び第3図のスイッチング電力増幅回路では、入
力信号が供給されない無信号状態においても、トランジ
スタ1,2.21〜24によるスイッチング作用を継続
しているため、トランジスタ1,2.21〜24、ダイ
オード3,4.25〜28、及びコイル5,29におけ
る電力損失が大きくなるという問題点があった。In the switching power amplifier circuits of FIGS. 2 and 3, even in a no-signal state where no input signal is supplied, the switching action of the transistors 1, 2.21 to 24 continues, so the transistors 1, 2.21 to 24, diodes 3 and 4, 25 to 28, and coils 5 and 29 have a problem in that power loss increases.
また、第2図のスイッチング電力増幅回路では、入力信
号が同一極性の場合、つまり直流増幅を行う場合、NP
Nトランジスタ1またはPNPトランジスタ2のいずれ
か一方が常にオフ状態となり、コイル5に発生するエネ
ルギーが転流電流となって片側の電源7または9を断続
的に充電するため、電源電圧が増加を続け、電力増幅回
路としての正常な動作を維持することがで、きなくなる
。一方、第3図のスイッチング電力増幅回路では、直流
増幅は可能であるが、負荷R1が接続される出力側がグ
ランドから浮いているため、入力信号側及び電源側の接
地系路と出力側の接地系路とを別系統にする必要等があ
り、使用上不利不便である。In addition, in the switching power amplifier circuit shown in Fig. 2, when the input signals have the same polarity, that is, when performing DC amplification, the NP
Either the N transistor 1 or the PNP transistor 2 is always off, and the energy generated in the coil 5 becomes a commutated current that intermittently charges the power supply 7 or 9 on one side, so the power supply voltage continues to increase. , it becomes impossible to maintain normal operation as a power amplifier circuit. On the other hand, in the switching power amplifier circuit shown in Fig. 3, DC amplification is possible, but since the output side to which the load R1 is connected is floating from the ground, the grounding system path on the input signal side and power supply side and the grounding on the output side It is necessary to separate the system from the system, which is disadvantageous and inconvenient in use.
本発明は前記従来技術が持っていた問題点として、無信
号時の電力損失と、シングルエンド型スイッチング増幅
回路では直流出力が得られない点について解決したシン
グルエンド−出力型PWM方式のスイッチング電力増幅
回路を提供するものである。The present invention is a single-end-output type PWM type switching power amplifier that solves the problems of the prior art, such as power loss during no signal and the inability to obtain DC output with a single-ended type switching amplifier circuit. It provides a circuit.
(問題点を解決するための手段)
本発明は前記問題点を解決するために、入力信号をPW
M波に変換するPWM回路と、電源に直列に接続され前
記PWM波により交互にオン、オフ動作する第1および
第2の出力スイッチングトランジスタと、コイル及びコ
ンデンサを有し前記第1および第2の出力スイッチング
トランジスタの出力を平滑して負荷に電力を供給する平
滑回路とを備えたシングルエンド出力型PWM方式のス
イッチング電力増幅回路において、前記入力信号の極性
を検出しそれに応じた検出信号を出力する極性検出回路
と、前記第1および第2の出力スイッチングトランジス
タに供給される前記PWM波を前記検出信号に基づきオ
ン、オフするゲート回路と、前記検出信号に基づき前記
コイルに残ったエネルギーによる電流をグランドを通し
て前記負荷に供給する転流回路とを、設けたものである
。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides that the input signal is
A PWM circuit that converts into M waves, first and second output switching transistors that are connected in series to a power source and are alternately turned on and off by the PWM waves, and a coil and a capacitor, and the first and second In a single-end output PWM type switching power amplifier circuit equipped with a smoothing circuit that smoothes the output of an output switching transistor and supplies power to a load, the polarity of the input signal is detected and a detection signal corresponding to the polarity is output. a polarity detection circuit, a gate circuit that turns on and off the PWM wave supplied to the first and second output switching transistors based on the detection signal, and a current generated by energy remaining in the coil based on the detection signal. A commutation circuit that supplies the load to the load through the ground is provided.
(作 用)
本発明によれば、以上のようにスイッチング電力増幅回
路を構成したので、極性検出回路は入力信号の極性に応
じてゲート回路をオン、オフ動作させ、そのゲート回路
のオン、オフによって第1゜第2の出力スイッチングト
ランジスタの動作が規制される。また、転流回路は検出
信号に基づき、コイルに残ったエネルギーによる電流を
グランドを通して負荷へ供給し、電源側への不必要な充
電を抑制するように働く。これにより、無信号時におけ
る電力損失の軽減が図れると共に、直流増幅が可能とな
る。従って前記問題点を除去できるのである。(Function) According to the present invention, since the switching power amplifier circuit is configured as described above, the polarity detection circuit turns on and off the gate circuit according to the polarity of the input signal, and turns the gate circuit on and off. The operations of the first and second output switching transistors are regulated by. Furthermore, the commutation circuit works to supply current from the energy remaining in the coil to the load through the ground based on the detection signal, thereby suppressing unnecessary charging to the power supply side. This makes it possible to reduce power loss when there is no signal, and to perform DC amplification. Therefore, the above-mentioned problem can be eliminated.
(実施例)
第1図は本発明の実施例を示すシングルエンド出力型P
WM方式のスイッチング電力増幅回路の回路図である。(Example) Figure 1 shows a single-end output type P
FIG. 2 is a circuit diagram of a WM type switching power amplifier circuit.
このスイッチング電力増幅回路は入力信号3i用の入力
端子40を有し、その入力端子40には、入力信号3i
をPWM波350に変換するPWM回路50と、入力信
号Siの極性を検出しそれに応じた検出信号S60を出
力する極性検出回路60とが接続されている。PWM回
路50は、例えば(+)側入力端子が入力端子40に接
続された比較器51と、この比較器51の(−)側入力
端子に接続された三角波352発生用の三角波発生器5
2とを備えている。また、極性検出回路60は、例えば
比較器61で構成されている。This switching power amplifier circuit has an input terminal 40 for the input signal 3i.
A PWM circuit 50 that converts the input signal Si into a PWM wave 350 is connected to a polarity detection circuit 60 that detects the polarity of the input signal Si and outputs a detection signal S60 corresponding to the polarity of the input signal Si. The PWM circuit 50 includes, for example, a comparator 51 whose (+) side input terminal is connected to the input terminal 40, and a triangular wave generator 5 for generating a triangular wave 352 connected to the (-) side input terminal of this comparator 51.
2. Further, the polarity detection circuit 60 includes, for example, a comparator 61.
比較器51の出力側には、ダイオード71゜72及びN
PNトランジスタ73.74よりなるゲート回路70が
接続され、ざらにそのゲート回路70の出力側には、電
源+yccと−vee間に接続された第1.第2の出力
スイッチングトランジスタであるNPNトランジスタ8
0及びPNPトランジスタ81の各ベースが接続されて
いる。一方、比較器61の出力側には、ゲート回路駆動
用のNPNトランジスタ82及びPNPトランジスタ8
3の各ベースが接続されている。On the output side of the comparator 51, diodes 71, 72 and N
A gate circuit 70 consisting of PN transistors 73 and 74 is connected, and the output side of the gate circuit 70 is connected to a first terminal connected between power supplies +ycc and -vee. NPN transistor 8 which is the second output switching transistor
0 and the bases of the PNP transistor 81 are connected to each other. On the other hand, on the output side of the comparator 61, an NPN transistor 82 and a PNP transistor 8 for driving the gate circuit are connected.
3 bases are connected.
NPNトランジスタ80及びPNPトランジスタ81の
各エミッタには、出力信号SO用の出力端子84が接続
され、その出力端子84と比較器51.61の出力側と
には転流回路90が接続されている。さらに、出力端子
84には、コイル101及びコンデンサ102からなる
平滑回路100が接続され、そのコイル102と並列に
負荷Rρが接続される。転流回路90は、検出信号36
0に基づきコイル101に残ったエネルギーによる電流
をグランドを通して負荷R,l!に供給する回路であり
、ダイオード91,92,93゜94、NPNトランジ
スタ95.97、及びPNPトランジスタ96.98を
有している。比較器51の出力側は、ダイオード91.
92を介してNPNトランジスタ95及びPNPトラン
ジスタ96の各ベースに接続されている。比較器61の
出力側は、NPNトランジスタ97及びPNPトランジ
スタ98の各ベースに接続され、そのNPNトランジス
タ97及びPNPトランジスタ98の各コレクタはNP
Nトランジスタ95及びPNPトランジスタ96の各ベ
ースにそれぞれ接続されている。NPNトランジスタ9
5のコレクタはダイオード93を介して出力端子84に
接続されると共に、PNPトランジスタ96のコレクタ
はダイオード94を介して出力端子84に接続されてい
る。An output terminal 84 for the output signal SO is connected to each emitter of the NPN transistor 80 and the PNP transistor 81, and a commutation circuit 90 is connected to the output terminal 84 and the output side of the comparator 51.61. . Furthermore, a smoothing circuit 100 consisting of a coil 101 and a capacitor 102 is connected to the output terminal 84, and a load Rρ is connected in parallel with the coil 102. The commutation circuit 90 receives the detection signal 36
0, the current due to the energy remaining in the coil 101 is passed through the ground to the load R,l! This circuit supplies diodes 91, 92, 93°94, NPN transistors 95.97, and PNP transistors 96.98. The output side of the comparator 51 is connected to a diode 91.
The transistor 92 is connected to the bases of an NPN transistor 95 and a PNP transistor 96 . The output side of the comparator 61 is connected to the bases of an NPN transistor 97 and a PNP transistor 98, and the collectors of the NPN transistor 97 and PNP transistor 98 are connected to the NPN transistor 97 and the PNP transistor 98, respectively.
It is connected to the bases of an N transistor 95 and a PNP transistor 96, respectively. NPN transistor 9
The collector of the PNP transistor 96 is connected to the output terminal 84 via the diode 93, and the collector of the PNP transistor 96 is connected to the output terminal 84 via the diode 94.
第4図は第1図の信号波形図であり、この図を参照しつ
つ第1図の動作を説明する。FIG. 4 is a signal waveform diagram of FIG. 1, and the operation of FIG. 1 will be explained with reference to this diagram.
先ず、入力信号3iが入力嫡子40に供給されると、そ
の入力信号3iは比較器51で三角波S52と比較され
、その比較器51からPWM信号S50が出力され、ゲ
ート回路70及び転流回路90に与えられる。一方、入
力信号3iは比較器61で極性判別され、その比較器6
1から、入力信号3iの極性と等しい方形波の検出信号
S60が出力され、その検出信号S60がNPNトラン
ジスタ82及びPNPトランジスタ83の各ベースに与
えられると共に、転流回路90へ供給される。First, when the input signal 3i is supplied to the input heir 40, the input signal 3i is compared with the triangular wave S52 in the comparator 51, the PWM signal S50 is output from the comparator 51, and the gate circuit 70 and the commutation circuit 90 given to. On the other hand, the polarity of the input signal 3i is determined by a comparator 61;
1 outputs a square wave detection signal S60 having the same polarity as the input signal 3i, and the detection signal S60 is applied to the bases of the NPN transistor 82 and the PNP transistor 83, and is also supplied to the commutation circuit 90.
検出信号S60が正極性の時は、NPNトランジスタ8
2がオン、PNPトランジスタ83がオフとなるため、
PNPトランジスタ73がオン、NPNトランジスタ7
4がオフとなる。PNPトランジスタ73がオンすると
、PWM波850によってNPNトランジスタ80がオ
ン、オフ動作をし、出力端子84上に正極性のパルス列
が現われる。逆に検出信号S60が負極性の時は、NP
Nトランジスタ82及びPNPトランジスタ73がオフ
、PNPトランジスタ83及びNPNトランジスタ74
がオンとなる。NPNトランジスタ74がオンすると、
PWM波S50によってPNPトランジスタ81がオン
、オフ動作をし、出力端子84上に負極性のパルス列が
現われる。When the detection signal S60 has positive polarity, the NPN transistor 8
2 is on and the PNP transistor 83 is off, so
PNP transistor 73 is on, NPN transistor 7
4 is off. When the PNP transistor 73 is turned on, the NPN transistor 80 is turned on and off by the PWM wave 850, and a pulse train of positive polarity appears on the output terminal 84. Conversely, when the detection signal S60 has negative polarity, NP
N transistor 82 and PNP transistor 73 are off, PNP transistor 83 and NPN transistor 74
turns on. When the NPN transistor 74 turns on,
The PNP transistor 81 is turned on and off by the PWM wave S50, and a negative pulse train appears on the output terminal 84.
検出信号S60が零の時は、トランジスタ82゜83.
73.74はすべてオフで、出力端子84には何も現わ
れない。When the detection signal S60 is zero, the transistors 82, 83 .
73 and 74 are all off and nothing appears at the output terminal 84.
このように、出力端子84には通常のPWM波形とは異
なり、入力信号S1の極性と同じ極性のパルス列のみか
らなる出力信号SOが現われるので、この出力信号So
をコイル101とコンデンサ102で平滑することによ
り、所望の電力を負荷R,l!に供給することがでる。In this way, unlike a normal PWM waveform, an output signal SO consisting only of a pulse train having the same polarity as the input signal S1 appears at the output terminal 84.
By smoothing with the coil 101 and the capacitor 102, the desired power is applied to the load R, l! can be supplied to
・第4図では正弦波の入力信@Siを示したが、直流入
力でもほぼ同様の動作状態となる。・Although FIG. 4 shows a sine wave input signal @Si, almost the same operating state will occur with a DC input.
次に、エネルギーの転流回路90の動作について説明す
る。Next, the operation of the energy commutation circuit 90 will be explained.
先ず、正の入力信号S1が加わった状態では、出力端子
84に正のパルス電圧が発生しても、検出信号360に
よってNPNトランジスタ97がオン、NPNトランジ
スタ95がオフになると共に、ダイオード94が逆バイ
アスであるから、転流回路90は動作しない。PWM変
調により出力信号Soの電圧が零になると、PNPトラ
ンジスタ98はオフ、PNPI−ランジスタ96はオン
となって、グランド→PNPトランジスタ96→ダイオ
ード94→コイル101のルートで転流電流を流すこと
ができる。負の入力信号3i電圧に対しても、コイル1
01→ダイオード93→NPNトランジスタ95→グラ
ンドのルートで、転流電流を流すことができる。First, when a positive input signal S1 is applied, even if a positive pulse voltage is generated at the output terminal 84, the detection signal 360 turns on the NPN transistor 97, turns off the NPN transistor 95, and the diode 94 turns on. Since it is a bias, the commutation circuit 90 does not operate. When the voltage of the output signal So becomes zero due to PWM modulation, the PNP transistor 98 is turned off and the PNPI-transistor 96 is turned on, allowing commutation current to flow through the route of ground → PNP transistor 96 → diode 94 → coil 101. can. Even for negative input signal 3i voltage, coil 1
A commutating current can flow through the route 01→diode 93→NPN transistor 95→ground.
以上のように、本実施例では、無信号時において出力用
のNPNトランジスタ80及びPNPトランジスタ81
がスイッチングしないので、電力損失を軽減できる。さ
らに、転流回路90を設けたので、電源側が必要以上に
充電されることがなく、それによってシングルエンド出
力型電力増幅回路にもかかわらず、効率の良い直流増幅
も可能となる。As described above, in this embodiment, when there is no signal, the output NPN transistor 80 and the PNP transistor 81
Since there is no switching, power loss can be reduced. Furthermore, since the commutation circuit 90 is provided, the power supply side is not charged more than necessary, and as a result, efficient DC amplification is possible despite the single-end output type power amplification circuit.
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがおる。Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. Examples of such modifications include the following.
(a) PWM回路50は、のこぎり波発生器及び比
較器等といった他の回路で構成してもよい。(a) The PWM circuit 50 may be configured with other circuits such as a sawtooth generator and a comparator.
(b) 極性検出回路60は、演算増幅器等の他の回
路で構成してもよい。(b) The polarity detection circuit 60 may be configured with other circuits such as an operational amplifier.
(C) ゲート回路701出力用トランジスタ80.
81、及び転流回路90等は、MOSトランジスタ等の
他のトランジスタで構成してもよい。(C) Gate circuit 701 output transistor 80.
81, the commutation circuit 90, etc. may be configured with other transistors such as MOS transistors.
(発明の効果)
以上詳細に説明したように、本発明によれば、極性検出
回路、ゲート回路、及び転流回路を設けたので、無信号
時において出力用スイッチングトランジスタが動作せず
、それによって電力損失を軽減することができる。さら
に、転流回路でコイルに残ったエネルギーをグランドを
通して負荷へ供給するため、電源側への不必要な充電を
抑制でき、それによって効率の良い直流増幅も可能とな
る。(Effects of the Invention) As described above in detail, according to the present invention, since the polarity detection circuit, the gate circuit, and the commutation circuit are provided, the output switching transistor does not operate when there is no signal, and thereby Power loss can be reduced. Furthermore, since the energy remaining in the coil in the commutation circuit is supplied to the load through the ground, unnecessary charging to the power supply side can be suppressed, thereby enabling efficient DC amplification.
第1図は本発明の実施例を示すスイッチング電力増幅回
路の回路図、第2図及び第3図は従来のスイッチング電
力増幅回路の要部の回路図、第4図は第1図の信号波形
図である。
50・・・・・・PWM回路、60・・・・・・極性検
出回路、70・・・・・・ゲート回路、80・・・・・
・NPNトランジスタ、81・・・・・・PNPトラン
ジスタ、90・・・・・・転流回路、100・・・・・
・平滑回路、Rg・・・・・・負荷。
出願人代理人 柿 本 恭 成従来のスイッチ
ング【力増幅回路
第2図
従来のスイッチング電力増幅回路
第3図FIG. 1 is a circuit diagram of a switching power amplifier circuit showing an embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams of main parts of a conventional switching power amplifier circuit, and FIG. 4 is a signal waveform of FIG. 1. It is a diagram. 50...PWM circuit, 60...Polarity detection circuit, 70...Gate circuit, 80...
・NPN transistor, 81... PNP transistor, 90... Commutation circuit, 100...
・Smoothing circuit, Rg...Load. Applicant's agent Yasushi Kakimoto Conventional switching power amplifier circuit (Figure 2) Conventional switching power amplifier circuit Figure 3
Claims (1)
路と、電源に直列に接続され前記パルス幅変調波により
交互にオン、オフ動作する第1および第2の出力スイッ
チングトランジスタと、コイル及びコンデンサを有し前
記第1および第2の出力スイッチングトランジスタの出
力を平滑して負荷に電力を供給する平滑回路とを備えた
スイッチング電力増幅回路において、 前記入力信号の極性を検出しそれに応じた検出信号を出
力する極性検出回路と、 前記第1および第2の出力スイッチングトランジスタに
供給される前記パルス幅変調波を前記検出信号に基づき
オン、オフするゲート回路と、前記検出信号に基づき前
記コイルに残つたエネルギーによる電流をグランドを通
して前記負荷に供給する転流回路とを、 設けたことを特徴とするスイッチング電力増幅回路。[Claims] A pulse width modulation circuit that converts an input signal into a pulse width modulated wave, and first and second output switching transistors that are connected in series to a power source and are alternately turned on and off by the pulse width modulated wave. and a smoothing circuit having a coil and a capacitor and smoothing the outputs of the first and second output switching transistors to supply power to a load, the switching power amplifier circuit comprising: detecting the polarity of the input signal; a polarity detection circuit that outputs a detection signal corresponding to the detection signal; a gate circuit that turns on and off the pulse width modulated wave supplied to the first and second output switching transistors based on the detection signal; A switching power amplifier circuit comprising: a commutation circuit that supplies current from energy remaining in the coil to the load through ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306984A JPH01149507A (en) | 1987-12-04 | 1987-12-04 | Switching power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306984A JPH01149507A (en) | 1987-12-04 | 1987-12-04 | Switching power amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149507A true JPH01149507A (en) | 1989-06-12 |
Family
ID=17963615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306984A Pending JPH01149507A (en) | 1987-12-04 | 1987-12-04 | Switching power amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149507A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512946A (en) * | 1997-08-08 | 2001-08-28 | デービッド エス. ホール, | amplifier |
| JP2003500877A (en) * | 1999-05-19 | 2003-01-07 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | Load Compensation Technology for Reactive Impedance Conversion Amplifier Output Stage |
| JP2003051724A (en) * | 2001-08-08 | 2003-02-21 | Sony Corp | Digital power amplifier and digital-to-analog converter |
-
1987
- 1987-12-04 JP JP62306984A patent/JPH01149507A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512946A (en) * | 1997-08-08 | 2001-08-28 | デービッド エス. ホール, | amplifier |
| JP2003500877A (en) * | 1999-05-19 | 2003-01-07 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | Load Compensation Technology for Reactive Impedance Conversion Amplifier Output Stage |
| JP2003051724A (en) * | 2001-08-08 | 2003-02-21 | Sony Corp | Digital power amplifier and digital-to-analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500789B1 (en) | An uninterrupted power supply system having improved power factor correction circuit | |
| US4186437A (en) | Push-pull switching power amplifier | |
| US4115739A (en) | Power amplifier | |
| JPH0728181B2 (en) | Pulse width modulation amplifier circuit | |
| JPS6130785B2 (en) | ||
| EP0028454B1 (en) | Full wave rectifier | |
| JPH1178U (en) | Circuit arrangement for energizing the load with mains power | |
| JPH01149507A (en) | Switching power amplifier circuit | |
| JPH0221527B2 (en) | ||
| JP5317032B2 (en) | Noise reduction device for power converter | |
| US6538505B1 (en) | Distortion reduction technique for inductive boost amplifier | |
| JPH0287963A (en) | Mos-fet gate drive circuit | |
| JP3469455B2 (en) | Switching power supply | |
| JPH08196044A (en) | Charger | |
| JPH01147907A (en) | Power amplifier circuit | |
| JPS6036651B2 (en) | Protection device for pulse width modulated signal amplification device | |
| JPH07105662B2 (en) | Multi-function differential amplifier | |
| JPH0722860A (en) | Switching amplifier for speaker driving | |
| JPS63206815A (en) | Voltage converter | |
| JPH0434104B2 (en) | ||
| JP2586551B2 (en) | Saw wave amplitude control circuit | |
| JP2687289B2 (en) | DC-DC converter | |
| JPH0314820Y2 (en) | ||
| JPH0434106B2 (en) | ||
| JP3036618B2 (en) | Power supply |