JPH01149507A - スイッチング電力増幅回路 - Google Patents
スイッチング電力増幅回路Info
- Publication number
- JPH01149507A JPH01149507A JP62306984A JP30698487A JPH01149507A JP H01149507 A JPH01149507 A JP H01149507A JP 62306984 A JP62306984 A JP 62306984A JP 30698487 A JP30698487 A JP 30698487A JP H01149507 A JPH01149507 A JP H01149507A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- polarity
- transistor
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract 3
- 238000001514 detection method Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 210000004907 gland Anatomy 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シングルエンド出力型パルス幅変調（以下、
ＰＷＭという）方式のスイッチング電力増幅回路に関す
るものである。
ＰＷＭという）方式のスイッチング電力増幅回路に関す
るものである。
（従来の技術）
従来、この種のスイッチング電力増幅回路として、例え
ば第２図及び第３図のようなものがあった。以下、その
構成を説明する。
ば第２図及び第３図のようなものがあった。以下、その
構成を説明する。
第２図は、従来のシングルエンド型スイッチング電力増
幅回路を示す要部の回路図である。
幅回路を示す要部の回路図である。
このスイッチング電力増幅回路は、直列接続されたＮＰ
Ｎトランジスタ１及びＰＮＰトランジスタ２を有し、そ
の両トランジスタ１，２にはそれぞれ並列にダイオード
３，４が接続されている。
Ｎトランジスタ１及びＰＮＰトランジスタ２を有し、そ
の両トランジスタ１，２にはそれぞれ並列にダイオード
３，４が接続されている。
ＮＰＮトランジスタ１及びＰＮＰトランジスタ２のエミ
ッタには、直列接続のコイル５及びコンデンサ６からな
るフィルタが接続され、そのコンデンサ６とＮＰＮトラ
ンジスタ１のコレクタとの間に、電源７及び平滑用コン
デンサ８が接続され、ざらに前記コンデンサ６とＰＮＰ
トランジスタ２のコレクタとの間に、電？Ｉｉ９及び平
滑用コンデンサ１０が接続されている。コンデンサ６と
並列に負荷Ｒρが接続され、その負荷Ｒ，ｌ！の一端が
接地されている。
ッタには、直列接続のコイル５及びコンデンサ６からな
るフィルタが接続され、そのコンデンサ６とＮＰＮトラ
ンジスタ１のコレクタとの間に、電源７及び平滑用コン
デンサ８が接続され、ざらに前記コンデンサ６とＰＮＰ
トランジスタ２のコレクタとの間に、電？Ｉｉ９及び平
滑用コンデンサ１０が接続されている。コンデンサ６と
並列に負荷Ｒρが接続され、その負荷Ｒ，ｌ！の一端が
接地されている。
以上の構成において、入力信号が供給されると、その入
力信号の極性に対応してＮＰＮトランジスタ１とＰＮＰ
トランジスタ２とが交互にオン、オフ動作をする。ＮＰ
Ｎトランジスタ１がオン状態及びＰＮＰトランジスタ２
がオフ状態となると、電源７から流れる主電流１１はＮ
ＰＮトランジスタ１を通り、コイル５及びコンデンサ６
で平滑された後、負荷勺に供給される。この際、コイル
５に発生するエネルギーは転流電流Ｉ２となり、コンデ
ンサ６及び負荷Ｒ，ｌ！→電源９→ダイオード４、とい
うルートで流れる。また、ＰＮＰトランジスタ２がオン
状態及びＮＰＮトランジスタ１がオフ状態となると、電
源９から流れる主電流は、コンデンサ６及び負荷Ｒ，Ｉ
！→コイル５→ＰＮＰトランジスタ２、というルートで
流れ、コイル５及びコンデンサ６で平滑された主電流が
負荷に供給される。この際、コイル５に発生するエネル
ギーは前記と同様に転流電流となり、ダイオード３→電
源７→コンデンサ６及び負荷Ｒρ、というルートで流れ
る。
力信号の極性に対応してＮＰＮトランジスタ１とＰＮＰ
トランジスタ２とが交互にオン、オフ動作をする。ＮＰ
Ｎトランジスタ１がオン状態及びＰＮＰトランジスタ２
がオフ状態となると、電源７から流れる主電流１１はＮ
ＰＮトランジスタ１を通り、コイル５及びコンデンサ６
で平滑された後、負荷勺に供給される。この際、コイル
５に発生するエネルギーは転流電流Ｉ２となり、コンデ
ンサ６及び負荷Ｒ，ｌ！→電源９→ダイオード４、とい
うルートで流れる。また、ＰＮＰトランジスタ２がオン
状態及びＮＰＮトランジスタ１がオフ状態となると、電
源９から流れる主電流は、コンデンサ６及び負荷Ｒ，Ｉ
！→コイル５→ＰＮＰトランジスタ２、というルートで
流れ、コイル５及びコンデンサ６で平滑された主電流が
負荷に供給される。この際、コイル５に発生するエネル
ギーは前記と同様に転流電流となり、ダイオード３→電
源７→コンデンサ６及び負荷Ｒρ、というルートで流れ
る。
第３図は、従来のバランスド・トランスフｉ −マレス
型（以下、ＢＴＬ型という）のスイッチング電力増幅回
路を示す要部の回路図である。
型（以下、ＢＴＬ型という）のスイッチング電力増幅回
路を示す要部の回路図である。
このスイッチング電力増幅回路は、４個のＮＰＮトラン
ジスタ２１．２２，２３，２４を有し、それらの各トラ
ンジスタ２１〜２４にはそれぞれダイオード２５，２６
，２７．２８が並列接続されている。ＮＰＮトランジス
タ２１のエミッタ及びＮＰＮトランジスタ２３のコレク
タと、ＮＰＮトランジスタ２４のエミッタ及びＮＰＮト
ランジスタ２２のコレクタとの間には、コイル２９及び
コンデンサ３０からなるフィルタが接続され、そのコン
デンサ３０と並列に負荷Ｒ，ｌ！が接続される。また、
ＮＰＮトランジスタ２１，２４のコレクタとグランドと
の間には、電源３１及び平滑用コンデンサ３２が接続さ
れている。
ジスタ２１．２２，２３，２４を有し、それらの各トラ
ンジスタ２１〜２４にはそれぞれダイオード２５，２６
，２７．２８が並列接続されている。ＮＰＮトランジス
タ２１のエミッタ及びＮＰＮトランジスタ２３のコレク
タと、ＮＰＮトランジスタ２４のエミッタ及びＮＰＮト
ランジスタ２２のコレクタとの間には、コイル２９及び
コンデンサ３０からなるフィルタが接続され、そのコン
デンサ３０と並列に負荷Ｒ，ｌ！が接続される。また、
ＮＰＮトランジスタ２１，２４のコレクタとグランドと
の間には、電源３１及び平滑用コンデンサ３２が接続さ
れている。
この種のスイッチング電力増幅回路では、入力信号の極
性に対応して、対角線上に位置するＮＰＮトランジスタ
２１．２２と２３．２４とが交互にオン、オフ動作をし
、それによって生じたＰＷＭ波がコイル２９及びコンデ
ンサ３０で平滑された後、負荷Ｒ，ｌ！に供給される。
性に対応して、対角線上に位置するＮＰＮトランジスタ
２１．２２と２３．２４とが交互にオン、オフ動作をし
、それによって生じたＰＷＭ波がコイル２９及びコンデ
ンサ３０で平滑された後、負荷Ｒ，ｌ！に供給される。
（発明が解決しようとする問題点）
しかしながら、上記構成の回路では、次のような問題点
があった。
があった。
第２図及び第３図のスイッチング電力増幅回路では、入
力信号が供給されない無信号状態においても、トランジ
スタ１，２．２１〜２４によるスイッチング作用を継続
しているため、トランジスタ１，２．２１〜２４、ダイ
オード３，４．２５〜２８、及びコイル５，２９におけ
る電力損失が大きくなるという問題点があった。
力信号が供給されない無信号状態においても、トランジ
スタ１，２．２１〜２４によるスイッチング作用を継続
しているため、トランジスタ１，２．２１〜２４、ダイ
オード３，４．２５〜２８、及びコイル５，２９におけ
る電力損失が大きくなるという問題点があった。
また、第２図のスイッチング電力増幅回路では、入力信
号が同一極性の場合、つまり直流増幅を行う場合、ＮＰ
Ｎトランジスタ１またはＰＮＰトランジスタ２のいずれ
か一方が常にオフ状態となり、コイル５に発生するエネ
ルギーが転流電流となって片側の電源７または９を断続
的に充電するため、電源電圧が増加を続け、電力増幅回
路としての正常な動作を維持することがで、きなくなる
。一方、第３図のスイッチング電力増幅回路では、直流
増幅は可能であるが、負荷Ｒ１が接続される出力側がグ
ランドから浮いているため、入力信号側及び電源側の接
地系路と出力側の接地系路とを別系統にする必要等があ
り、使用上不利不便である。
号が同一極性の場合、つまり直流増幅を行う場合、ＮＰ
Ｎトランジスタ１またはＰＮＰトランジスタ２のいずれ
か一方が常にオフ状態となり、コイル５に発生するエネ
ルギーが転流電流となって片側の電源７または９を断続
的に充電するため、電源電圧が増加を続け、電力増幅回
路としての正常な動作を維持することがで、きなくなる
。一方、第３図のスイッチング電力増幅回路では、直流
増幅は可能であるが、負荷Ｒ１が接続される出力側がグ
ランドから浮いているため、入力信号側及び電源側の接
地系路と出力側の接地系路とを別系統にする必要等があ
り、使用上不利不便である。
本発明は前記従来技術が持っていた問題点として、無信
号時の電力損失と、シングルエンド型スイッチング増幅
回路では直流出力が得られない点について解決したシン
グルエンド−出力型ＰＷＭ方式のスイッチング電力増幅
回路を提供するものである。
号時の電力損失と、シングルエンド型スイッチング増幅
回路では直流出力が得られない点について解決したシン
グルエンド−出力型ＰＷＭ方式のスイッチング電力増幅
回路を提供するものである。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、入力信号をＰＷ
Ｍ波に変換するＰＷＭ回路と、電源に直列に接続され前
記ＰＷＭ波により交互にオン、オフ動作する第１および
第２の出力スイッチングトランジスタと、コイル及びコ
ンデンサを有し前記第１および第２の出力スイッチング
トランジスタの出力を平滑して負荷に電力を供給する平
滑回路とを備えたシングルエンド出力型ＰＷＭ方式のス
イッチング電力増幅回路において、前記入力信号の極性
を検出しそれに応じた検出信号を出力する極性検出回路
と、前記第１および第２の出力スイッチングトランジス
タに供給される前記ＰＷＭ波を前記検出信号に基づきオ
ン、オフするゲート回路と、前記検出信号に基づき前記
コイルに残ったエネルギーによる電流をグランドを通し
て前記負荷に供給する転流回路とを、設けたものである
。
Ｍ波に変換するＰＷＭ回路と、電源に直列に接続され前
記ＰＷＭ波により交互にオン、オフ動作する第１および
第２の出力スイッチングトランジスタと、コイル及びコ
ンデンサを有し前記第１および第２の出力スイッチング
トランジスタの出力を平滑して負荷に電力を供給する平
滑回路とを備えたシングルエンド出力型ＰＷＭ方式のス
イッチング電力増幅回路において、前記入力信号の極性
を検出しそれに応じた検出信号を出力する極性検出回路
と、前記第１および第２の出力スイッチングトランジス
タに供給される前記ＰＷＭ波を前記検出信号に基づきオ
ン、オフするゲート回路と、前記検出信号に基づき前記
コイルに残ったエネルギーによる電流をグランドを通し
て前記負荷に供給する転流回路とを、設けたものである
。
（作 用）
本発明によれば、以上のようにスイッチング電力増幅回
路を構成したので、極性検出回路は入力信号の極性に応
じてゲート回路をオン、オフ動作させ、そのゲート回路
のオン、オフによって第１゜第２の出力スイッチングト
ランジスタの動作が規制される。また、転流回路は検出
信号に基づき、コイルに残ったエネルギーによる電流を
グランドを通して負荷へ供給し、電源側への不必要な充
電を抑制するように働く。これにより、無信号時におけ
る電力損失の軽減が図れると共に、直流増幅が可能とな
る。従って前記問題点を除去できるのである。
路を構成したので、極性検出回路は入力信号の極性に応
じてゲート回路をオン、オフ動作させ、そのゲート回路
のオン、オフによって第１゜第２の出力スイッチングト
ランジスタの動作が規制される。また、転流回路は検出
信号に基づき、コイルに残ったエネルギーによる電流を
グランドを通して負荷へ供給し、電源側への不必要な充
電を抑制するように働く。これにより、無信号時におけ
る電力損失の軽減が図れると共に、直流増幅が可能とな
る。従って前記問題点を除去できるのである。
（実施例）
第１図は本発明の実施例を示すシングルエンド出力型Ｐ
ＷＭ方式のスイッチング電力増幅回路の回路図である。
ＷＭ方式のスイッチング電力増幅回路の回路図である。
このスイッチング電力増幅回路は入力信号３ｉ用の入力
端子４０を有し、その入力端子４０には、入力信号３ｉ
をＰＷＭ波３５０に変換するＰＷＭ回路５０と、入力信
号Ｓｉの極性を検出しそれに応じた検出信号Ｓ６０を出
力する極性検出回路６０とが接続されている。ＰＷＭ回
路５０は、例えば（＋）側入力端子が入力端子４０に接
続された比較器５１と、この比較器５１の（−）側入力
端子に接続された三角波３５２発生用の三角波発生器５
２とを備えている。また、極性検出回路６０は、例えば
比較器６１で構成されている。
端子４０を有し、その入力端子４０には、入力信号３ｉ
をＰＷＭ波３５０に変換するＰＷＭ回路５０と、入力信
号Ｓｉの極性を検出しそれに応じた検出信号Ｓ６０を出
力する極性検出回路６０とが接続されている。ＰＷＭ回
路５０は、例えば（＋）側入力端子が入力端子４０に接
続された比較器５１と、この比較器５１の（−）側入力
端子に接続された三角波３５２発生用の三角波発生器５
２とを備えている。また、極性検出回路６０は、例えば
比較器６１で構成されている。
比較器５１の出力側には、ダイオード７１゜７２及びＮ
ＰＮトランジスタ７３．７４よりなるゲート回路７０が
接続され、ざらにそのゲート回路７０の出力側には、電
源＋ｙｃｃと−ｖｅｅ間に接続された第１．第２の出力
スイッチングトランジスタであるＮＰＮトランジスタ８
０及びＰＮＰトランジスタ８１の各ベースが接続されて
いる。一方、比較器６１の出力側には、ゲート回路駆動
用のＮＰＮトランジスタ８２及びＰＮＰトランジスタ８
３の各ベースが接続されている。
ＰＮトランジスタ７３．７４よりなるゲート回路７０が
接続され、ざらにそのゲート回路７０の出力側には、電
源＋ｙｃｃと−ｖｅｅ間に接続された第１．第２の出力
スイッチングトランジスタであるＮＰＮトランジスタ８
０及びＰＮＰトランジスタ８１の各ベースが接続されて
いる。一方、比較器６１の出力側には、ゲート回路駆動
用のＮＰＮトランジスタ８２及びＰＮＰトランジスタ８
３の各ベースが接続されている。
ＮＰＮトランジスタ８０及びＰＮＰトランジスタ８１の
各エミッタには、出力信号ＳＯ用の出力端子８４が接続
され、その出力端子８４と比較器５１．６１の出力側と
には転流回路９０が接続されている。さらに、出力端子
８４には、コイル１０１及びコンデンサ１０２からなる
平滑回路１００が接続され、そのコイル１０２と並列に
負荷Ｒρが接続される。転流回路９０は、検出信号３６
０に基づきコイル１０１に残ったエネルギーによる電流
をグランドを通して負荷Ｒ，ｌ！に供給する回路であり
、ダイオード９１，９２，９３゜９４、ＮＰＮトランジ
スタ９５．９７、及びＰＮＰトランジスタ９６．９８を
有している。比較器５１の出力側は、ダイオード９１．
９２を介してＮＰＮトランジスタ９５及びＰＮＰトラン
ジスタ９６の各ベースに接続されている。比較器６１の
出力側は、ＮＰＮトランジスタ９７及びＰＮＰトランジ
スタ９８の各ベースに接続され、そのＮＰＮトランジス
タ９７及びＰＮＰトランジスタ９８の各コレクタはＮＰ
Ｎトランジスタ９５及びＰＮＰトランジスタ９６の各ベ
ースにそれぞれ接続されている。ＮＰＮトランジスタ９
５のコレクタはダイオード９３を介して出力端子８４に
接続されると共に、ＰＮＰトランジスタ９６のコレクタ
はダイオード９４を介して出力端子８４に接続されてい
る。
各エミッタには、出力信号ＳＯ用の出力端子８４が接続
され、その出力端子８４と比較器５１．６１の出力側と
には転流回路９０が接続されている。さらに、出力端子
８４には、コイル１０１及びコンデンサ１０２からなる
平滑回路１００が接続され、そのコイル１０２と並列に
負荷Ｒρが接続される。転流回路９０は、検出信号３６
０に基づきコイル１０１に残ったエネルギーによる電流
をグランドを通して負荷Ｒ，ｌ！に供給する回路であり
、ダイオード９１，９２，９３゜９４、ＮＰＮトランジ
スタ９５．９７、及びＰＮＰトランジスタ９６．９８を
有している。比較器５１の出力側は、ダイオード９１．
９２を介してＮＰＮトランジスタ９５及びＰＮＰトラン
ジスタ９６の各ベースに接続されている。比較器６１の
出力側は、ＮＰＮトランジスタ９７及びＰＮＰトランジ
スタ９８の各ベースに接続され、そのＮＰＮトランジス
タ９７及びＰＮＰトランジスタ９８の各コレクタはＮＰ
Ｎトランジスタ９５及びＰＮＰトランジスタ９６の各ベ
ースにそれぞれ接続されている。ＮＰＮトランジスタ９
５のコレクタはダイオード９３を介して出力端子８４に
接続されると共に、ＰＮＰトランジスタ９６のコレクタ
はダイオード９４を介して出力端子８４に接続されてい
る。
第４図は第１図の信号波形図であり、この図を参照しつ
つ第１図の動作を説明する。
つ第１図の動作を説明する。
先ず、入力信号３ｉが入力嫡子４０に供給されると、そ
の入力信号３ｉは比較器５１で三角波Ｓ５２と比較され
、その比較器５１からＰＷＭ信号Ｓ５０が出力され、ゲ
ート回路７０及び転流回路９０に与えられる。一方、入
力信号３ｉは比較器６１で極性判別され、その比較器６
１から、入力信号３ｉの極性と等しい方形波の検出信号
Ｓ６０が出力され、その検出信号Ｓ６０がＮＰＮトラン
ジスタ８２及びＰＮＰトランジスタ８３の各ベースに与
えられると共に、転流回路９０へ供給される。
の入力信号３ｉは比較器５１で三角波Ｓ５２と比較され
、その比較器５１からＰＷＭ信号Ｓ５０が出力され、ゲ
ート回路７０及び転流回路９０に与えられる。一方、入
力信号３ｉは比較器６１で極性判別され、その比較器６
１から、入力信号３ｉの極性と等しい方形波の検出信号
Ｓ６０が出力され、その検出信号Ｓ６０がＮＰＮトラン
ジスタ８２及びＰＮＰトランジスタ８３の各ベースに与
えられると共に、転流回路９０へ供給される。
検出信号Ｓ６０が正極性の時は、ＮＰＮトランジスタ８
２がオン、ＰＮＰトランジスタ８３がオフとなるため、
ＰＮＰトランジスタ７３がオン、ＮＰＮトランジスタ７
４がオフとなる。ＰＮＰトランジスタ７３がオンすると
、ＰＷＭ波８５０によってＮＰＮトランジスタ８０がオ
ン、オフ動作をし、出力端子８４上に正極性のパルス列
が現われる。逆に検出信号Ｓ６０が負極性の時は、ＮＰ
Ｎトランジスタ８２及びＰＮＰトランジスタ７３がオフ
、ＰＮＰトランジスタ８３及びＮＰＮトランジスタ７４
がオンとなる。ＮＰＮトランジスタ７４がオンすると、
ＰＷＭ波Ｓ５０によってＰＮＰトランジスタ８１がオン
、オフ動作をし、出力端子８４上に負極性のパルス列が
現われる。
２がオン、ＰＮＰトランジスタ８３がオフとなるため、
ＰＮＰトランジスタ７３がオン、ＮＰＮトランジスタ７
４がオフとなる。ＰＮＰトランジスタ７３がオンすると
、ＰＷＭ波８５０によってＮＰＮトランジスタ８０がオ
ン、オフ動作をし、出力端子８４上に正極性のパルス列
が現われる。逆に検出信号Ｓ６０が負極性の時は、ＮＰ
Ｎトランジスタ８２及びＰＮＰトランジスタ７３がオフ
、ＰＮＰトランジスタ８３及びＮＰＮトランジスタ７４
がオンとなる。ＮＰＮトランジスタ７４がオンすると、
ＰＷＭ波Ｓ５０によってＰＮＰトランジスタ８１がオン
、オフ動作をし、出力端子８４上に負極性のパルス列が
現われる。
検出信号Ｓ６０が零の時は、トランジスタ８２゜８３．
７３．７４はすべてオフで、出力端子８４には何も現わ
れない。
７３．７４はすべてオフで、出力端子８４には何も現わ
れない。
このように、出力端子８４には通常のＰＷＭ波形とは異
なり、入力信号Ｓ１の極性と同じ極性のパルス列のみか
らなる出力信号ＳＯが現われるので、この出力信号Ｓｏ
をコイル１０１とコンデンサ１０２で平滑することによ
り、所望の電力を負荷Ｒ，ｌ！に供給することがでる。
なり、入力信号Ｓ１の極性と同じ極性のパルス列のみか
らなる出力信号ＳＯが現われるので、この出力信号Ｓｏ
をコイル１０１とコンデンサ１０２で平滑することによ
り、所望の電力を負荷Ｒ，ｌ！に供給することがでる。
・第４図では正弦波の入力信＠Ｓｉを示したが、直流入
力でもほぼ同様の動作状態となる。
力でもほぼ同様の動作状態となる。
次に、エネルギーの転流回路９０の動作について説明す
る。
る。
先ず、正の入力信号Ｓ１が加わった状態では、出力端子
８４に正のパルス電圧が発生しても、検出信号３６０に
よってＮＰＮトランジスタ９７がオン、ＮＰＮトランジ
スタ９５がオフになると共に、ダイオード９４が逆バイ
アスであるから、転流回路９０は動作しない。ＰＷＭ変
調により出力信号Ｓｏの電圧が零になると、ＰＮＰトラ
ンジスタ９８はオフ、ＰＮＰＩ−ランジスタ９６はオン
となって、グランド→ＰＮＰトランジスタ９６→ダイオ
ード９４→コイル１０１のルートで転流電流を流すこと
ができる。負の入力信号３ｉ電圧に対しても、コイル１
０１→ダイオード９３→ＮＰＮトランジスタ９５→グラ
ンドのルートで、転流電流を流すことができる。
８４に正のパルス電圧が発生しても、検出信号３６０に
よってＮＰＮトランジスタ９７がオン、ＮＰＮトランジ
スタ９５がオフになると共に、ダイオード９４が逆バイ
アスであるから、転流回路９０は動作しない。ＰＷＭ変
調により出力信号Ｓｏの電圧が零になると、ＰＮＰトラ
ンジスタ９８はオフ、ＰＮＰＩ−ランジスタ９６はオン
となって、グランド→ＰＮＰトランジスタ９６→ダイオ
ード９４→コイル１０１のルートで転流電流を流すこと
ができる。負の入力信号３ｉ電圧に対しても、コイル１
０１→ダイオード９３→ＮＰＮトランジスタ９５→グラ
ンドのルートで、転流電流を流すことができる。
以上のように、本実施例では、無信号時において出力用
のＮＰＮトランジスタ８０及びＰＮＰトランジスタ８１
がスイッチングしないので、電力損失を軽減できる。さ
らに、転流回路９０を設けたので、電源側が必要以上に
充電されることがなく、それによってシングルエンド出
力型電力増幅回路にもかかわらず、効率の良い直流増幅
も可能となる。
のＮＰＮトランジスタ８０及びＰＮＰトランジスタ８１
がスイッチングしないので、電力損失を軽減できる。さ
らに、転流回路９０を設けたので、電源側が必要以上に
充電されることがなく、それによってシングルエンド出
力型電力増幅回路にもかかわらず、効率の良い直流増幅
も可能となる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがおる。
が可能である。その変形例としては、例えば次のような
ものがおる。
（ａ） ＰＷＭ回路５０は、のこぎり波発生器及び比
較器等といった他の回路で構成してもよい。
較器等といった他の回路で構成してもよい。
（ｂ） 極性検出回路６０は、演算増幅器等の他の回
路で構成してもよい。
路で構成してもよい。
（Ｃ） ゲート回路７０１出力用トランジスタ８０．
８１、及び転流回路９０等は、ＭＯＳトランジスタ等の
他のトランジスタで構成してもよい。
８１、及び転流回路９０等は、ＭＯＳトランジスタ等の
他のトランジスタで構成してもよい。
（発明の効果）
以上詳細に説明したように、本発明によれば、極性検出
回路、ゲート回路、及び転流回路を設けたので、無信号
時において出力用スイッチングトランジスタが動作せず
、それによって電力損失を軽減することができる。さら
に、転流回路でコイルに残ったエネルギーをグランドを
通して負荷へ供給するため、電源側への不必要な充電を
抑制でき、それによって効率の良い直流増幅も可能とな
る。
回路、ゲート回路、及び転流回路を設けたので、無信号
時において出力用スイッチングトランジスタが動作せず
、それによって電力損失を軽減することができる。さら
に、転流回路でコイルに残ったエネルギーをグランドを
通して負荷へ供給するため、電源側への不必要な充電を
抑制でき、それによって効率の良い直流増幅も可能とな
る。
第１図は本発明の実施例を示すスイッチング電力増幅回
路の回路図、第２図及び第３図は従来のスイッチング電
力増幅回路の要部の回路図、第４図は第１図の信号波形
図である。 ５０・・・・・・ＰＷＭ回路、６０・・・・・・極性検
出回路、７０・・・・・・ゲート回路、８０・・・・・
・ＮＰＮトランジスタ、８１・・・・・・ＰＮＰトラン
ジスタ、９０・・・・・・転流回路、１００・・・・・
・平滑回路、Ｒｇ・・・・・・負荷。 出願人代理人 柿 本 恭 成従来のスイッチ
ング【力増幅回路 第２図 従来のスイッチング電力増幅回路 第３図
路の回路図、第２図及び第３図は従来のスイッチング電
力増幅回路の要部の回路図、第４図は第１図の信号波形
図である。 ５０・・・・・・ＰＷＭ回路、６０・・・・・・極性検
出回路、７０・・・・・・ゲート回路、８０・・・・・
・ＮＰＮトランジスタ、８１・・・・・・ＰＮＰトラン
ジスタ、９０・・・・・・転流回路、１００・・・・・
・平滑回路、Ｒｇ・・・・・・負荷。 出願人代理人 柿 本 恭 成従来のスイッチ
ング【力増幅回路 第２図 従来のスイッチング電力増幅回路 第３図
Claims (1)
- 【特許請求の範囲】 入力信号をパルス幅変調波に変換するパルス幅変調回
路と、電源に直列に接続され前記パルス幅変調波により
交互にオン、オフ動作する第１および第２の出力スイッ
チングトランジスタと、コイル及びコンデンサを有し前
記第１および第２の出力スイッチングトランジスタの出
力を平滑して負荷に電力を供給する平滑回路とを備えた
スイッチング電力増幅回路において、 前記入力信号の極性を検出しそれに応じた検出信号を出
力する極性検出回路と、 前記第１および第２の出力スイッチングトランジスタに
供給される前記パルス幅変調波を前記検出信号に基づき
オン、オフするゲート回路と、前記検出信号に基づき前
記コイルに残つたエネルギーによる電流をグランドを通
して前記負荷に供給する転流回路とを、 設けたことを特徴とするスイッチング電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306984A JPH01149507A (ja) | 1987-12-04 | 1987-12-04 | スイッチング電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306984A JPH01149507A (ja) | 1987-12-04 | 1987-12-04 | スイッチング電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149507A true JPH01149507A (ja) | 1989-06-12 |
Family
ID=17963615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306984A Pending JPH01149507A (ja) | 1987-12-04 | 1987-12-04 | スイッチング電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149507A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512946A (ja) * | 1997-08-08 | 2001-08-28 | デービッド エス． ホール， | 増幅器 |
| JP2003500877A (ja) * | 1999-05-19 | 2003-01-07 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | リアクティブ・インピーダンス変換増幅器出力段の負荷補償技術 |
| JP2003051724A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | デジタルパワーアンプ及びデジタルアナログ変換器 |
-
1987
- 1987-12-04 JP JP62306984A patent/JPH01149507A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512946A (ja) * | 1997-08-08 | 2001-08-28 | デービッド エス． ホール， | 増幅器 |
| JP2003500877A (ja) * | 1999-05-19 | 2003-01-07 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | リアクティブ・インピーダンス変換増幅器出力段の負荷補償技術 |
| JP2003051724A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | デジタルパワーアンプ及びデジタルアナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500789B1 (en) | An uninterrupted power supply system having improved power factor correction circuit | |
| US4186437A (en) | Push-pull switching power amplifier | |
| US4115739A (en) | Power amplifier | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JPS6130785B2 (ja) | ||
| EP0028454B1 (en) | Full wave rectifier | |
| JPH01149507A (ja) | スイッチング電力増幅回路 | |
| JPH0221527B2 (ja) | ||
| JP5317032B2 (ja) | 電力変換装置のノイズ低減装置 | |
| US6538505B1 (en) | Distortion reduction technique for inductive boost amplifier | |
| JPH0287963A (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPH08196044A (ja) | 充電器 | |
| JPH01147907A (ja) | 電力増幅回路 | |
| JPS6036651B2 (ja) | 被パルス幅変調信号増巾装置の保護装置 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPH0722860A (ja) | スピーカ駆動用スイッチングアンプ | |
| JPS63206815A (ja) | 電圧変換装置 | |
| JPH0434104B2 (ja) | ||
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS631592Y2 (ja) | ||
| JPH0314820Y2 (ja) | ||
| JP3036618B2 (ja) | 電源装置 | |
| JPS628147Y2 (ja) |