JPH01149587A - 輝度信号色信号分離装置 - Google Patents
輝度信号色信号分離装置Info
- Publication number
- JPH01149587A JPH01149587A JP30820287A JP30820287A JPH01149587A JP H01149587 A JPH01149587 A JP H01149587A JP 30820287 A JP30820287 A JP 30820287A JP 30820287 A JP30820287 A JP 30820287A JP H01149587 A JPH01149587 A JP H01149587A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- output signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、複合映像信号を入力とし、この複合映像信
号を輝度信号(以下、Y信号と称す)と搬送色信号(以
下、C信号と称す)とに分離するY C1l)lii1
回路に関するものである。
号を輝度信号(以下、Y信号と称す)と搬送色信号(以
下、C信号と称す)とに分離するY C1l)lii1
回路に関するものである。
[従来の技術]
第3図は従来のYC分離回路の構成を示すブロック図で
ある。なお説明の便宜上PAL方式の複合映像信号につ
いて述べる。
ある。なお説明の便宜上PAL方式の複合映像信号につ
いて述べる。
第3図において、 (100)は入力端子で、この入力
端子(100)には色副搬送波周波数の4倍の周波数を
もち、その位相が入力信号のU軸、V軸に一致した信号
で標本化されたディジタルPAL方式の複合映像信号が
印加される。(201)〜(203)は第1〜第3の遅
延回路で、上記入力端子(IQO)から入力され前段の
回路より供給された信号を2標本化周期遅延させる。(
221) 、(222)は第1.第2の2ライン遅延回
路で、前段の回路より供給された信号を2水平走査期間
だけ遅延させる。(311) 。
端子(100)には色副搬送波周波数の4倍の周波数を
もち、その位相が入力信号のU軸、V軸に一致した信号
で標本化されたディジタルPAL方式の複合映像信号が
印加される。(201)〜(203)は第1〜第3の遅
延回路で、上記入力端子(IQO)から入力され前段の
回路より供給された信号を2標本化周期遅延させる。(
221) 、(222)は第1.第2の2ライン遅延回
路で、前段の回路より供給された信号を2水平走査期間
だけ遅延させる。(311) 。
(312)は第1.第2のl/4倍回路で、前段の回路
より供給された信号を1l4倍する。 (321)は第
1の1l2倍回路で、上記第2の遅延回路(202)の
出力信号を1l2倍する。
より供給された信号を1l4倍する。 (321)は第
1の1l2倍回路で、上記第2の遅延回路(202)の
出力信号を1l2倍する。
(401)〜(403)は第1〜第3の加算回路で、供
給される2系統の信号を加算する。(501)〜(SO
S)は第1〜第5の減算回路で、供給される2系統の信
号間の減算をおこなう。(501)は切換回路で、上記
第1.第2の減算回路(501) ’+ (502)の
各出力信号のうちのいずれかの信号を後述する比較回路
(’IGO)の出力制御信号にもとづいて切り換え出力
する。(701) 、 (702)は第1.第2の絶対
値回路で、前段の回路より供給された信号の絶対値をと
る。(800)はある定数を発生する定数発生回路であ
る。
給される2系統の信号を加算する。(501)〜(SO
S)は第1〜第5の減算回路で、供給される2系統の信
号間の減算をおこなう。(501)は切換回路で、上記
第1.第2の減算回路(501) ’+ (502)の
各出力信号のうちのいずれかの信号を後述する比較回路
(’IGO)の出力制御信号にもとづいて切り換え出力
する。(701) 、 (702)は第1.第2の絶対
値回路で、前段の回路より供給された信号の絶対値をと
る。(800)はある定数を発生する定数発生回路であ
る。
上記比較回路(900)は上記第2の絶対値回路(70
2)の出力信号と第3の加算回路(403)の出力信号
を比較して、上記切換回路(601)の動作を制御する
制御信号を出力する。(101)はC信号出力端子で、
上記切換回路(601)の出力信号であるC信号を出力
する。(102)はY信号出力端子で、上記第5の減算
回路(505)の出力信号であるY信号を出力する。
2)の出力信号と第3の加算回路(403)の出力信号
を比較して、上記切換回路(601)の動作を制御する
制御信号を出力する。(101)はC信号出力端子で、
上記切換回路(601)の出力信号であるC信号を出力
する。(102)はY信号出力端子で、上記第5の減算
回路(505)の出力信号であるY信号を出力する。
つぎに、上記構成の動作について説明する。
水平走査周波数に同期し、かっ色副搬送波周波数の4倍
の周波数をもち、その位相が入力信号のU軸、V軸に一
致した信号で標本化したPAL方式の複合映像信号の標
本値系列は2画面上で第2図のような配列となる。この
第2図を使用して第3図の回路の動作について説明する
。
の周波数をもち、その位相が入力信号のU軸、V軸に一
致した信号で標本化したPAL方式の複合映像信号の標
本値系列は2画面上で第2図のような配列となる。この
第2図を使用して第3図の回路の動作について説明する
。
いま、入力端子<10(1)から(333)なる標本点
の標本値(N33)が入力されたとすると、第1の遅延
回路(201)の出力に(S32)なる標本点の標本値
(N32)か、第1の2ライン遅延回路(221)の出
力に(323)なる標本点の標本値(N23)が、第2
の遅延回路(202)の出力に(S22)なる標本点の
標本値(N22)か、第3の遅延回路(2(13)の出
力に(321)なる標本点の標本値(N21)か、第2
の2ライン遅延回路(222)の出力に(S12)なる
標本点の標本値(NI2)かそれぞれ得られる。
の標本値(N33)が入力されたとすると、第1の遅延
回路(201)の出力に(S32)なる標本点の標本値
(N32)か、第1の2ライン遅延回路(221)の出
力に(323)なる標本点の標本値(N23)が、第2
の遅延回路(202)の出力に(S22)なる標本点の
標本値(N22)か、第3の遅延回路(2(13)の出
力に(321)なる標本点の標本値(N21)か、第2
の2ライン遅延回路(222)の出力に(S12)なる
標本点の標本値(NI2)かそれぞれ得られる。
第1の加算回路(401)は上記第1の遅延回路(20
1)の出力信号(N32)と上記第2の2ライン遅延回
路(222)の出力信号(N12)とを加算するように
構成され、また第1の1/4倍回路(311)は上記第
1の加算回路(401)の出力信号を1/4倍するよう
に構成されている。次に、1/2倍回路(321)は上
記第2の遅延回路(202)の出力信号(N22)を1
/2倍するように構成されている。第1の減算回路(5
01)は上記172倍回路(321)の出力信号から上
記第1の1/4倍回路(311)の出力信号を減算する
。したがって、上記第1の減算回路(501)の出力信
号(CV)は、CV= −(1/4)N32 +(1/
2.)N22− (1/4)N12となる。
1)の出力信号(N32)と上記第2の2ライン遅延回
路(222)の出力信号(N12)とを加算するように
構成され、また第1の1/4倍回路(311)は上記第
1の加算回路(401)の出力信号を1/4倍するよう
に構成されている。次に、1/2倍回路(321)は上
記第2の遅延回路(202)の出力信号(N22)を1
/2倍するように構成されている。第1の減算回路(5
01)は上記172倍回路(321)の出力信号から上
記第1の1/4倍回路(311)の出力信号を減算する
。したがって、上記第1の減算回路(501)の出力信
号(CV)は、CV= −(1/4)N32 +(1/
2.)N22− (1/4)N12となる。
第2の加算回路(402)は上記第3の遅延回路(20
3)の出力信号(N2])と上記第1の2ライン遅延回
路(221)の出力信号(N2:])とを加算するよう
に構成され、また第2のl/4倍回路(312)は上記
第2の加算回路(402)の出力を1/4倍するように
構成されている。第2の減算回路(502)は上記1/
2倍回路(321)の出力信号から上記第2の1/4倍
回路(312)の出力信号を減算する。したがって、上
記第2の減算回路(502)の出力信号(C)I)は、 C11= −(1/42 N21 + (1/
2) N22 − (1/4)N23となる。
3)の出力信号(N2])と上記第1の2ライン遅延回
路(221)の出力信号(N2:])とを加算するよう
に構成され、また第2のl/4倍回路(312)は上記
第2の加算回路(402)の出力を1/4倍するように
構成されている。第2の減算回路(502)は上記1/
2倍回路(321)の出力信号から上記第2の1/4倍
回路(312)の出力信号を減算する。したがって、上
記第2の減算回路(502)の出力信号(C)I)は、 C11= −(1/42 N21 + (1/
2) N22 − (1/4)N23となる。
さらに、上記第1の遅延回路(201)の出力信号(N
32)と第2の2ライン遅延回路(222)の出力信号
(N12)は第3の減算回路(503)に供給され、こ
の第3の減算回路(503)の出力信号は第1の絶対値
回路(701)で絶対値がとられる。したかって、上記
第1の絶対値回路(701)の出力信号(OV)は、D
V= I N32− N121となる。
32)と第2の2ライン遅延回路(222)の出力信号
(N12)は第3の減算回路(503)に供給され、こ
の第3の減算回路(503)の出力信号は第1の絶対値
回路(701)で絶対値がとられる。したかって、上記
第1の絶対値回路(701)の出力信号(OV)は、D
V= I N32− N121となる。
また、第1の2ライン遅延回路(221)の出力信号(
N23)と上記第3の遅延回路(203)の出力信号(
N21)は第4の減算回路(504)に供給され、この
第4の減算回路(504)の出力信号は第2の絶対値回
路(702)で絶対値かとられる。したがって、上記8
2の絶対値回路(702)の出力信号(DH)は、DH
= l N23− Nl21 となる。
N23)と上記第3の遅延回路(203)の出力信号(
N21)は第4の減算回路(504)に供給され、この
第4の減算回路(504)の出力信号は第2の絶対値回
路(702)で絶対値かとられる。したがって、上記8
2の絶対値回路(702)の出力信号(DH)は、DH
= l N23− Nl21 となる。
上記第1の絶対値回路(701)の出力信号(DV)は
第3の加算回路(403)に供給される。定数発生回路
(aOO)はある定数(K)を発生するように構成され
、この定数発生回路(aOO)の出力信号(K)は上記
第3の加算回路(403)に供給され、また上記第3の
加算回路(403)は上記第1の絶対値回路(701)
の出力信号(ov)と上記定数発生回路(800)の出
力信号(K)を加算するように構成され、したがって、
上記第3の加算回路(403)の出力信号(DVI)は
、 DV1= DV+ K となる。
第3の加算回路(403)に供給される。定数発生回路
(aOO)はある定数(K)を発生するように構成され
、この定数発生回路(aOO)の出力信号(K)は上記
第3の加算回路(403)に供給され、また上記第3の
加算回路(403)は上記第1の絶対値回路(701)
の出力信号(ov)と上記定数発生回路(800)の出
力信号(K)を加算するように構成され、したがって、
上記第3の加算回路(403)の出力信号(DVI)は
、 DV1= DV+ K となる。
上記第3の加算回路(403)の出力信号(DVI)と
上記第2の絶対値回路(702)の出力信号(DH)は
比較回路(900)に供給され、この比較回路(900
)において上記加算回路(403)の出力信号(DVI
)と第2の絶対値回路(702)の出力信号(DH)の
大きさを比較し、次に述べる切換回路(601)に制御
信号を送出する。上記切換回路(601)には第1の減
算回路(501) ノ出力信号(CV)と第2の減算回
路(502)の出力信号(C11)か供給され、上記比
較回路(900)は上記両川力信号(DVI) 、 (
DH)が、 DVI<DH(7)とき、上記切換回路(
601)の出力信号か第1のg算回路(501)の出力
信号(CV)となるように、また、DVI≧DHのとき
、上記切換回路(601)の出力信号か第2の減算回路
(502)の出力信号(C旧となるように、上記切換回
路(601)に制御信号を送出する。
上記第2の絶対値回路(702)の出力信号(DH)は
比較回路(900)に供給され、この比較回路(900
)において上記加算回路(403)の出力信号(DVI
)と第2の絶対値回路(702)の出力信号(DH)の
大きさを比較し、次に述べる切換回路(601)に制御
信号を送出する。上記切換回路(601)には第1の減
算回路(501) ノ出力信号(CV)と第2の減算回
路(502)の出力信号(C11)か供給され、上記比
較回路(900)は上記両川力信号(DVI) 、 (
DH)が、 DVI<DH(7)とき、上記切換回路(
601)の出力信号か第1のg算回路(501)の出力
信号(CV)となるように、また、DVI≧DHのとき
、上記切換回路(601)の出力信号か第2の減算回路
(502)の出力信号(C旧となるように、上記切換回
路(601)に制御信号を送出する。
このように、上記比較回路(900)は相関性の高い方
向を意味する信号変化の少ない方向を検出し、信号変化
の少ない方向の標本点を使用したフィルタの出力信号を
選択する制御信号を送出する。また、上記定数発生回路
(aOO)で発生する定数(K)は垂直方向に対し、走
査線上下2木分離れた標本点の標本値を使用することに
よる垂直解像度の低下を防止するもので、上記定数発生
回路(aOO)に適切な値を設定することにより垂直解
像度の低下を防ぐことができる。
向を意味する信号変化の少ない方向を検出し、信号変化
の少ない方向の標本点を使用したフィルタの出力信号を
選択する制御信号を送出する。また、上記定数発生回路
(aOO)で発生する定数(K)は垂直方向に対し、走
査線上下2木分離れた標本点の標本値を使用することに
よる垂直解像度の低下を防止するもので、上記定数発生
回路(aOO)に適切な値を設定することにより垂直解
像度の低下を防ぐことができる。
上記切換回路(601)の出力信号であるC信号は、C
信号出力端子(101)より出力されると同時に第5の
減算回路(SOS)に供給される。
信号出力端子(101)より出力されると同時に第5の
減算回路(SOS)に供給される。
第5の減算回路(SOS)は上記第2の遅延回路(20
2) ノ出力信号(N22)から上記切換回路(601
)の出力信号であるC信号を減算する。上記第5の減算
回路(SOS)の出力信号であるY信号は、Y信号出力
端子(102)より出力される。
2) ノ出力信号(N22)から上記切換回路(601
)の出力信号であるC信号を減算する。上記第5の減算
回路(SOS)の出力信号であるY信号は、Y信号出力
端子(102)より出力される。
〔発明が解決しようとする問題点]
従来のYC分離回路は、以上のように構成され、相関性
の検出を複合映像信号を使っておこなうので、垂直方向
の相関性を検出するための2っの標本点間の距離か画面
上において走査線の4本分に相当する。そのため1画像
が垂直方向に急激に変化している場合は相関性の検出を
適切におこなえないことがあり、その結果、クロスカラ
ーやドツト妨害等の画質劣化を発生しゃすいなどの問題
があった。
の検出を複合映像信号を使っておこなうので、垂直方向
の相関性を検出するための2っの標本点間の距離か画面
上において走査線の4本分に相当する。そのため1画像
が垂直方向に急激に変化している場合は相関性の検出を
適切におこなえないことがあり、その結果、クロスカラ
ーやドツト妨害等の画質劣化を発生しゃすいなどの問題
があった。
この発明は上記のような問題点を解消するためになされ
たもので、急激に変化している画像においても相関性の
検出を適切におこなえ、もって、Y信号とC信号との分
離を正確におこない得るYC分離回路を提供することを
目的とする。
たもので、急激に変化している画像においても相関性の
検出を適切におこなえ、もって、Y信号とC信号との分
離を正確におこない得るYC分離回路を提供することを
目的とする。
[問題点を解決するための手段]
この発明にかかるYC分離回路は、互いに特性が異なる
複数のフィルタを備え、相関性を低域Y信号成分を使っ
て小領域にて検出する検出手段と、その結果に応じて最
適なフィルタを選択する選択手段とを備えたことを特徴
とする。
複数のフィルタを備え、相関性を低域Y信号成分を使っ
て小領域にて検出する検出手段と、その結果に応じて最
適なフィルタを選択する選択手段とを備えたことを特徴
とする。
[作用]
この発明によれば、低域Y信号成分を相関性の検出に使
用することにより、相関性の検出のために用いる2つの
標本点間の距離か画面上において走査線の2本分になり
、そのため、画像が垂直方向に急激に変化している場合
においても、相関性の検出を適切かつ高性能におこなえ
る。
用することにより、相関性の検出のために用いる2つの
標本点間の距離か画面上において走査線の2本分になり
、そのため、画像が垂直方向に急激に変化している場合
においても、相関性の検出を適切かつ高性能におこなえ
る。
[発明の実施例]
以下、この発明の一実施例を図面にもとづいて説明する
。
。
第1図はこの発明の一実施例によるYC分離回路の構成
を示すブロック図であり、同図において、(100)は
色副搬送波周波数の4倍の周波数をもち、その位相が入
力信号のU軸、V軸に一致した信号で標本化されたディ
ジタルPAL方式の複合映像信号か印加される入力端子
、(201)〜(211)は前段の回路より供給された
信号をそれぞれ2標本化周期遅延させる第1〜第11の
遅延回路、(221)、(222)は前段の回路より供
給された信号を2264標本化周期、つまり2水平走査
期間−6標本化周期遅延させる第1.第2の2ライン遅
延回路、(301)〜(304)は前段の回路より供給
された信号をそれぞれ一1/4倍する第1〜第4の一1
/4倍回路、 (311)〜(:119)は前段の回路
より供給された信号をそれぞれ1/4倍する第1〜第9
のl/4倍回路、(321)〜(330)は前段の回路
より供給された信号をそれぞれ172倍する第1〜第1
Oの1/2倍回路、(401)〜(406)は供給され
る3系統の信号の総和をとる第1〜第6の加算回路、(
407) 、(408)は供給される2系統の信号を加
算する第7.第8の加算回路、(501)〜(509)
は供給される2系統の信号間の減算をおこなう第1〜第
9の減算回路、(601)は上記第1〜第4の減算回路
(501)〜(504)の各出力信号のうちのいずれか
の信号を後述する比較回路(900)の出力制御信号に
もとづき切り換え出力する第1の切換回路である。
を示すブロック図であり、同図において、(100)は
色副搬送波周波数の4倍の周波数をもち、その位相が入
力信号のU軸、V軸に一致した信号で標本化されたディ
ジタルPAL方式の複合映像信号か印加される入力端子
、(201)〜(211)は前段の回路より供給された
信号をそれぞれ2標本化周期遅延させる第1〜第11の
遅延回路、(221)、(222)は前段の回路より供
給された信号を2264標本化周期、つまり2水平走査
期間−6標本化周期遅延させる第1.第2の2ライン遅
延回路、(301)〜(304)は前段の回路より供給
された信号をそれぞれ一1/4倍する第1〜第4の一1
/4倍回路、 (311)〜(:119)は前段の回路
より供給された信号をそれぞれ1/4倍する第1〜第9
のl/4倍回路、(321)〜(330)は前段の回路
より供給された信号をそれぞれ172倍する第1〜第1
Oの1/2倍回路、(401)〜(406)は供給され
る3系統の信号の総和をとる第1〜第6の加算回路、(
407) 、(408)は供給される2系統の信号を加
算する第7.第8の加算回路、(501)〜(509)
は供給される2系統の信号間の減算をおこなう第1〜第
9の減算回路、(601)は上記第1〜第4の減算回路
(501)〜(504)の各出力信号のうちのいずれか
の信号を後述する比較回路(900)の出力制御信号に
もとづき切り換え出力する第1の切換回路である。
(602)は上記第9の遅延回路(209) 、第6の
加算回路(406)の各出力信号のうちのいずれかの信
号を後述する水平フィルタ検出回路(910)の出力制
御信号にもとづき切り換え出力する第2の切換回路、(
701)〜(704)は前段の回路より供給された信号
の絶対値をとる第1〜第4の絶対値回路、(800)は
ある定数を発生する定数発生回路、(900)は上記第
1.第2の絶対値回路(701) 。
加算回路(406)の各出力信号のうちのいずれかの信
号を後述する水平フィルタ検出回路(910)の出力制
御信号にもとづき切り換え出力する第2の切換回路、(
701)〜(704)は前段の回路より供給された信号
の絶対値をとる第1〜第4の絶対値回路、(800)は
ある定数を発生する定数発生回路、(900)は上記第
1.第2の絶対値回路(701) 。
(702)および第7.第8の加算回路(407) 、
(408)の各出力信号を比較し、かつ上記第1の切換
回路(601)の動作を制御する制御信号を出力する比
較回路、(910)は上記比較回路(900)の出力信
号より判断して上記第2の切換回路(602)の動作を
制御する制御信号を出力゛する水平フィルタ検出回路、
(101)は上記第2の切換回路(602)の出力信号
であるC信号を出力するC信号出力端子、(102)は
上記第7の減算回路(507)の出力信号であるY信号
を出力するY信号出力端子である。
(408)の各出力信号を比較し、かつ上記第1の切換
回路(601)の動作を制御する制御信号を出力する比
較回路、(910)は上記比較回路(900)の出力信
号より判断して上記第2の切換回路(602)の動作を
制御する制御信号を出力゛する水平フィルタ検出回路、
(101)は上記第2の切換回路(602)の出力信号
であるC信号を出力するC信号出力端子、(102)は
上記第7の減算回路(507)の出力信号であるY信号
を出力するY信号出力端子である。
つぎに、上記構成の動作について説明する。
水平走査周波数に同期し、かっ色副搬送波周波数の4倍
の周波数をもち、その位相か入力信号のU軸、V軸に一
致した信号で標本化したPAL方式の複合映像信号の標
本値系列は、画面上で第2図のような配列となる。この
第2図を使用して、第1図の回路の動作について説明す
る。
の周波数をもち、その位相か入力信号のU軸、V軸に一
致した信号で標本化したPAL方式の複合映像信号の標
本値系列は、画面上で第2図のような配列となる。この
第2図を使用して、第1図の回路の動作について説明す
る。
いま、入力端子(100)から(S33)なる標本点の
標本値(N3:l)か入力されたとすると、第1の遅延
回路(201)の出力に(S32)なる標本点の標本値
(N:12)か、第2の遅延回路(202)の出力に(
S:l])なる標本点の標本値(831)が、第1の2
ライン遅延回路(221)の出力に(S24)なる標本
点の標本値(N24)が、第3の遅延回路(203)の
出力に(S23)なる標本点の標本値(N23)が、第
4の遅延回路(204)の出力に(S22)なる標本点
の標本値(N22)が、第5の遅延回路(205)の出
力に(S21)なる標本点の標本値(N21)が、第6
の遅延回路(206)の出力に(S20)なる標本点の
標本値(N20)が、第2の2ライン遅延回路(222
)の出力に(S13)なる標本点の標本値(N13)が
、第7の遅延回路(207)の出力に(S12)なる標
本点の標本値(N12)が、第8の遅延回路(208)
の出力に(Sl 1)なる標本点の標本値(Nil)か
それぞれ得られる。
標本値(N3:l)か入力されたとすると、第1の遅延
回路(201)の出力に(S32)なる標本点の標本値
(N:12)か、第2の遅延回路(202)の出力に(
S:l])なる標本点の標本値(831)が、第1の2
ライン遅延回路(221)の出力に(S24)なる標本
点の標本値(N24)が、第3の遅延回路(203)の
出力に(S23)なる標本点の標本値(N23)が、第
4の遅延回路(204)の出力に(S22)なる標本点
の標本値(N22)が、第5の遅延回路(205)の出
力に(S21)なる標本点の標本値(N21)が、第6
の遅延回路(206)の出力に(S20)なる標本点の
標本値(N20)が、第2の2ライン遅延回路(222
)の出力に(S13)なる標本点の標本値(N13)が
、第7の遅延回路(207)の出力に(S12)なる標
本点の標本値(N12)が、第8の遅延回路(208)
の出力に(Sl 1)なる標本点の標本値(Nil)か
それぞれ得られる。
第1の1/2倍回路(321)は上記第1の遅延回路(
201)の出力信号(N32)をl/2倍するように、
第2のl/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(822)を1/2倍するように構
成されている。次に、第1の減算回路(501)は上記
第2の172倍回路(322)の出力信号より上記第1
のl/2倍回路(321)の出力信号を差し引くように
動作する。したがって、上記第1の減算回路(soi)
の出力信号であるC信号成分((:22B)は、 C22B=(1/2.>N22−(1/2.)N32と
なる。このように、上記第1.第2の1/2倍回路(3
2])、(:+22) 、第1の減算回路にo1)は(
S22)なる標本点のC信号を抽出する垂直方向の色信
号抽出フィルタを構成している。
201)の出力信号(N32)をl/2倍するように、
第2のl/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(822)を1/2倍するように構
成されている。次に、第1の減算回路(501)は上記
第2の172倍回路(322)の出力信号より上記第1
のl/2倍回路(321)の出力信号を差し引くように
動作する。したがって、上記第1の減算回路(soi)
の出力信号であるC信号成分((:22B)は、 C22B=(1/2.>N22−(1/2.)N32と
なる。このように、上記第1.第2の1/2倍回路(3
2])、(:+22) 、第1の減算回路にo1)は(
S22)なる標本点のC信号を抽出する垂直方向の色信
号抽出フィルタを構成している。
第2のl/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(N22)をl/2倍するように、
第3の1/2倍回路(323)は上記第7の遅延回路(
207)の出力信号(N12)を1/2倍するように構
成されている。次に、第2の減算回路(502)は上記
第2の172倍回路(322)の出力信号より上記第3
の1/2倍回路(323)の出力信号を差し引くように
動作する。したがって、上記第2の減算回路(502)
の出力信号であるC信号成分(C22T)は、 C22T=(1/2) N22− (1/2) N12
となる。このように、上記第2.第3の1/2倍回路(
322)、(323) 、第2の減算回路(502)は
(S22)なる標本点のC信号を抽出する垂直方向の色
信号抽出フィルタを構成している。
204)の出力信号(N22)をl/2倍するように、
第3の1/2倍回路(323)は上記第7の遅延回路(
207)の出力信号(N12)を1/2倍するように構
成されている。次に、第2の減算回路(502)は上記
第2の172倍回路(322)の出力信号より上記第3
の1/2倍回路(323)の出力信号を差し引くように
動作する。したがって、上記第2の減算回路(502)
の出力信号であるC信号成分(C22T)は、 C22T=(1/2) N22− (1/2) N12
となる。このように、上記第2.第3の1/2倍回路(
322)、(323) 、第2の減算回路(502)は
(S22)なる標本点のC信号を抽出する垂直方向の色
信号抽出フィルタを構成している。
第2の1/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(N22)をl/2倍するように、
第4の1/2倍回路(324)は上記第3の遅延回路(
203)の出力信号(N23)を1/2倍するように構
成されている。次に、第3の減算回路(503)は上記
第2の1/2倍回路(322)の出力信号より上記第4
のl/2倍回路(324)の出力信号を差し引くように
動作する。したかって、上記第3の減算回路(503)
の出力信号であるC信号成分(C22R)は、 C22R= (1/2 N22)−(1/22N2
3となる。このように、上記第2.第4の172倍回路
(322)、(324) 、第3の減算回路(503)
は(32,2)なる標本点のC信号を抽出する水平方向
の色信号抽出フィルタを構成している。
204)の出力信号(N22)をl/2倍するように、
第4の1/2倍回路(324)は上記第3の遅延回路(
203)の出力信号(N23)を1/2倍するように構
成されている。次に、第3の減算回路(503)は上記
第2の1/2倍回路(322)の出力信号より上記第4
のl/2倍回路(324)の出力信号を差し引くように
動作する。したかって、上記第3の減算回路(503)
の出力信号であるC信号成分(C22R)は、 C22R= (1/2 N22)−(1/22N2
3となる。このように、上記第2.第4の172倍回路
(322)、(324) 、第3の減算回路(503)
は(32,2)なる標本点のC信号を抽出する水平方向
の色信号抽出フィルタを構成している。
第2のl/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(N22)を1/2倍するように、
第5の1/2倍回路(325)は上記第5の遅延回路(
205)の出力信号(N21)を1/2倍するように構
成されている。次に、第4の減算回路(504)は上記
第2の1/2倍回路(322)の出力信号より上記第5
の1/2倍回路(325)の出力信号を差し引くように
動作する。したかって、上記第4の減算回路(504)
の出力信号であるC信号成分(C22L)は、 C22L= (1/2)N22 〜 (l/2ン
N21となる。このように、上記第2.第5の1/2倍
回路(:122)、(325) 、第4の減算回路(5
04)は(S22)なる標本点のC信号を抽出する水平
方向の色信号抽出フィルタを構成している。
204)の出力信号(N22)を1/2倍するように、
第5の1/2倍回路(325)は上記第5の遅延回路(
205)の出力信号(N21)を1/2倍するように構
成されている。次に、第4の減算回路(504)は上記
第2の1/2倍回路(322)の出力信号より上記第5
の1/2倍回路(325)の出力信号を差し引くように
動作する。したかって、上記第4の減算回路(504)
の出力信号であるC信号成分(C22L)は、 C22L= (1/2)N22 〜 (l/2ン
N21となる。このように、上記第2.第5の1/2倍
回路(:122)、(325) 、第4の減算回路(5
04)は(S22)なる標本点のC信号を抽出する水平
方向の色信号抽出フィルタを構成している。
第1の切換回路(601)は垂直方向の(S22)なる
標本点と(S32)なる標本点の相関性の高さを期待し
て抽出した上記第1の減算回路(501)の出力信号で
あるC信号成分(C22B)と、垂直方向の(S22)
なる標本点と(S12)なる標本点の相関性の高さを期
待して抽出した上記第2の減算回路(502)の出力信
号であるC信号成分(C22T)と、水平方向の(S2
2)なる標本点と(S23)なる標本点の相関性の高さ
を期待して抽出した上記第3の減算回路(503)の出
力信号であるC信号成分(C22R)と、水平方向の(
S22)なる標本点と(S21)なる標本点の相関性の
高さを期待して抽出した上記第4の減算回路(504)
の出力信号であるC信号成分((:22L)とか入力さ
れ、比較回路(900)より供給される出力制御信号に
よって4つの入力信号が切り換え出力される。
標本点と(S32)なる標本点の相関性の高さを期待し
て抽出した上記第1の減算回路(501)の出力信号で
あるC信号成分(C22B)と、垂直方向の(S22)
なる標本点と(S12)なる標本点の相関性の高さを期
待して抽出した上記第2の減算回路(502)の出力信
号であるC信号成分(C22T)と、水平方向の(S2
2)なる標本点と(S23)なる標本点の相関性の高さ
を期待して抽出した上記第3の減算回路(503)の出
力信号であるC信号成分(C22R)と、水平方向の(
S22)なる標本点と(S21)なる標本点の相関性の
高さを期待して抽出した上記第4の減算回路(504)
の出力信号であるC信号成分((:22L)とか入力さ
れ、比較回路(900)より供給される出力制御信号に
よって4つの入力信号が切り換え出力される。
以下、出力制御信号を発生させているフィルタ選択回路
部分の動作について説明する。
部分の動作について説明する。
第1の1/4倍回路(311)は上記第3の遅延回路(
203)の出力信号(N23)を1/4倍するように、
第2の1/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(N22)を1/2倍するように、
第2の1/4倍回路(312)は上記第5の遅延回路(
205)の出力信号(N21)を1/4倍するように構
成されている。次に、第1の加算回路(401)は上記
第1.第2のl/4倍回路(311) 、(312)、
第2の1/2倍回路(322)の各出力信号の総和をと
るように動作する。したがって、上記第1の加算回路(
401)の出力信号であるC信号成分(Y22H)は、 Y22H= (1/4)N23 + (1/2)
N22+(1/42N21となる。このように、上記第
1.第2の1/4倍回路(311)、(312) 、第
2のl/2倍回路(322)、第1の加算回路(401
)は(S22)なる標本点のY信号を抽出する水平方向
のY信号抽出フィルタを構成している。
203)の出力信号(N23)を1/4倍するように、
第2の1/2倍回路(322)は上記第4の遅延回路(
204)の出力信号(N22)を1/2倍するように、
第2の1/4倍回路(312)は上記第5の遅延回路(
205)の出力信号(N21)を1/4倍するように構
成されている。次に、第1の加算回路(401)は上記
第1.第2のl/4倍回路(311) 、(312)、
第2の1/2倍回路(322)の各出力信号の総和をと
るように動作する。したがって、上記第1の加算回路(
401)の出力信号であるC信号成分(Y22H)は、 Y22H= (1/4)N23 + (1/2)
N22+(1/42N21となる。このように、上記第
1.第2の1/4倍回路(311)、(312) 、第
2のl/2倍回路(322)、第1の加算回路(401
)は(S22)なる標本点のY信号を抽出する水平方向
のY信号抽出フィルタを構成している。
第3の1/4倍回路(313)は上記入力端子(100
)に印加された信号(N33)をl/4倍するように、
第6の1/2倍回路(326)は上記第1の遅延回路(
201)の出力信号(N32)を1/2倍するように、
第4の1/4倍回路(314)は上記第2の遅延回路(
202)の出力信号(N31)をl/4倍するように構
成されている。次に、第2の加算回路(402)は上記
第3.第4の1/4倍回路(313)。
)に印加された信号(N33)をl/4倍するように、
第6の1/2倍回路(326)は上記第1の遅延回路(
201)の出力信号(N32)を1/2倍するように、
第4の1/4倍回路(314)は上記第2の遅延回路(
202)の出力信号(N31)をl/4倍するように構
成されている。次に、第2の加算回路(402)は上記
第3.第4の1/4倍回路(313)。
(314) 、第6の1/2倍回路(326)の各出力
信号の総和をとるように動作する。したがって、上記第
2の加算回路(402)の出力信号である低域Y信号成
分(Y32H)は、 Y32H= (1/4) N33 + (1/2.I
N324(1/4) N31となる。このように、上記
第3.第4の1/4倍回路(313)、(314) 、
第6の1/2倍回路(326)、第2の加算回路(40
2)は(S32)なる標本点のY信号を抽出する水平方
向のY信号抽出フィルタを構成している。
信号の総和をとるように動作する。したがって、上記第
2の加算回路(402)の出力信号である低域Y信号成
分(Y32H)は、 Y32H= (1/4) N33 + (1/2.I
N324(1/4) N31となる。このように、上記
第3.第4の1/4倍回路(313)、(314) 、
第6の1/2倍回路(326)、第2の加算回路(40
2)は(S32)なる標本点のY信号を抽出する水平方
向のY信号抽出フィルタを構成している。
第5の1/4倍回路(315)は上記第1の2ライン遅
延回路(221)の出力信号(N24)を1/4倍する
ように、第7の1/2倍回路(:127)は上記第3の
遅延回路(203)の出力信号(N2:l)を1/2倍
するように、第6のl/4倍回路(:116)は上記第
4の遅延回路(204)の出力信号(N22)を1/4
倍するように構成されている。次に、第3の加算回路(
403)は上記第5.第6の1/4倍回路(315)。
延回路(221)の出力信号(N24)を1/4倍する
ように、第7の1/2倍回路(:127)は上記第3の
遅延回路(203)の出力信号(N2:l)を1/2倍
するように、第6のl/4倍回路(:116)は上記第
4の遅延回路(204)の出力信号(N22)を1/4
倍するように構成されている。次に、第3の加算回路(
403)は上記第5.第6の1/4倍回路(315)。
(316) 、第7のl/2倍回路(317)の各出力
信号の総和をとるように動作する。したがって、上記第
3の加算回路(403)の出力信号である低域Y信号成
分(Y23H)は、 Y23H= (1/4)N24 + (1/2
) N23◆(174ン N22となる。このように
、上記第5.第6のl/4倍回路(315)、(316
) 、第7の1/2倍回路(327)、第3の加算回路
(403)は(323)なる標本点のY信号を抽出する
水平方向のY信号抽出フィルタを構成している。
信号の総和をとるように動作する。したがって、上記第
3の加算回路(403)の出力信号である低域Y信号成
分(Y23H)は、 Y23H= (1/4)N24 + (1/2
) N23◆(174ン N22となる。このように
、上記第5.第6のl/4倍回路(315)、(316
) 、第7の1/2倍回路(327)、第3の加算回路
(403)は(323)なる標本点のY信号を抽出する
水平方向のY信号抽出フィルタを構成している。
第6のl/4倍回路(316)は上記第4の遅延回路(
204)の出力信号(N22)を174倍するように、
第8のl/2倍回路(328)は上記第5の遅延回路(
205)の出力信号(N21)をl/2倍するように、
第7の1/4倍回路(317)は上記第6の遅延回路(
206)の出力信号(N20)を1/4倍するように構
成されている。次に、第4の加算回路(404)は上記
第6.第7の1/4倍回路(316)、(317)、第
8のl/2倍回路(328)の各出力信号の総和をとる
ように動作する。したがって、上記第4の加算回路(4
04)の出力信号である低域Y信号成分(Y21H)は
、 Y21H= (1/4)N22 +(1/2)N21
+(1/4)N20となる。このように、上記第6.
第7の1/4倍回路(316)、(3]7) 、第8の
1/2倍回路(328)、第4の加算回路(404)は
(S21)なる標本点のY信号を抽出する水平方向のY
信号抽出フィルタを構成している。
204)の出力信号(N22)を174倍するように、
第8のl/2倍回路(328)は上記第5の遅延回路(
205)の出力信号(N21)をl/2倍するように、
第7の1/4倍回路(317)は上記第6の遅延回路(
206)の出力信号(N20)を1/4倍するように構
成されている。次に、第4の加算回路(404)は上記
第6.第7の1/4倍回路(316)、(317)、第
8のl/2倍回路(328)の各出力信号の総和をとる
ように動作する。したがって、上記第4の加算回路(4
04)の出力信号である低域Y信号成分(Y21H)は
、 Y21H= (1/4)N22 +(1/2)N21
+(1/4)N20となる。このように、上記第6.
第7の1/4倍回路(316)、(3]7) 、第8の
1/2倍回路(328)、第4の加算回路(404)は
(S21)なる標本点のY信号を抽出する水平方向のY
信号抽出フィルタを構成している。
第8のl/4倍回路(318)は上記第2の2ライン遅
延回路(222)の出力信号(N13)を1/4倍する
ように、第9の1/2倍回路(329)は上記第7の遅
延回路(207)の出力信号(N12)を1/2倍する
ように、第9の1/4倍回路(319)は上記第8の遅
延回路(208)の出力信号(Nil)を1/4倍する
ように構成されている。次に、第5の加算回路(405
)は上記第8.第9の174倍回路(318)。
延回路(222)の出力信号(N13)を1/4倍する
ように、第9の1/2倍回路(329)は上記第7の遅
延回路(207)の出力信号(N12)を1/2倍する
ように、第9の1/4倍回路(319)は上記第8の遅
延回路(208)の出力信号(Nil)を1/4倍する
ように構成されている。次に、第5の加算回路(405
)は上記第8.第9の174倍回路(318)。
(319) 、第9の1/2倍回路(:129)の各出
力信号の総和をとるように動作する。したかって、上記
第5の加算回路(405)の出力信号である低域Y信号
成分(Y12H)は、 Y12H= (1/4) N1:l +
(1/2ン N12 +(1/4)Nilとなる。
力信号の総和をとるように動作する。したかって、上記
第5の加算回路(405)の出力信号である低域Y信号
成分(Y12H)は、 Y12H= (1/4) N1:l +
(1/2ン N12 +(1/4)Nilとなる。
このように、上記第8.第9の1/4倍回路(318)
、(:119) 、第9のl/2倍回路(329)、第
5の加算回路(405)は(S12)なる標本点のY信
号を抽出する水平方向のY信号抽出フィルタを構成して
いる。
、(:119) 、第9のl/2倍回路(329)、第
5の加算回路(405)は(S12)なる標本点のY信
号を抽出する水平方向のY信号抽出フィルタを構成して
いる。
第5の減算回路(SOS)は上記第1の加算回路(40
1)の出力信号である低域Y信号成分(Y22H)から
上記第2の加算回路(402)の出力信号である低域Y
信号成分(Y32)1)を差し引くように動作する。
1)の出力信号である低域Y信号成分(Y22H)から
上記第2の加算回路(402)の出力信号である低域Y
信号成分(Y32)1)を差し引くように動作する。
次に、第1の絶対値回路(701)は上記第5の減算回
路(505)の出力信号の絶対値をとるように動作する
。したがって、上記第1の絶対値回路(701)の出力
信号(DB)は、 DB= l Y22H−Y32H1 となる。
路(505)の出力信号の絶対値をとるように動作する
。したがって、上記第1の絶対値回路(701)の出力
信号(DB)は、 DB= l Y22H−Y32H1 となる。
第6の減算回路(506)は上記第1の加算回路(40
1)の出力信号である低域Y信号成分(Y22H)から
上記第5の加算回路(405)の出力信号である低域Y
信号成分(Y12H)を差し引くように動作する。
1)の出力信号である低域Y信号成分(Y22H)から
上記第5の加算回路(405)の出力信号である低域Y
信号成分(Y12H)を差し引くように動作する。
次に、第2の絶対値回路(702)は上記第6の減算回
路(506)の出力信号の絶対値をとるように動作する
。したがって、−上記第2の絶対値回路(702)の出
力信号(DT)は。
路(506)の出力信号の絶対値をとるように動作する
。したがって、−上記第2の絶対値回路(702)の出
力信号(DT)は。
DT= I Y22H−Y12Hl
となる。
第7の減算回路(507)は上記第1の加算回路(40
1)の出力信号である低域Y信号成分(Y2211)か
ら上記第3の加算回路(403)の出力信号である低域
Y信号成分(Y2:IH)を差し引くように動作する。
1)の出力信号である低域Y信号成分(Y2211)か
ら上記第3の加算回路(403)の出力信号である低域
Y信号成分(Y2:IH)を差し引くように動作する。
次に、第3の絶対値回路(703)は上記第7の減算回
路(507)の出力信号の絶対値をとるように動作する
。したがって、上記第3の絶対値回路(703)の出力
信号(DR)は。
路(507)の出力信号の絶対値をとるように動作する
。したがって、上記第3の絶対値回路(703)の出力
信号(DR)は。
DR= l Y22H−Y23)11
となる。
第8の減算回路(SOa)は上記第1の加算回路(40
1)の出力信号である低域Y信号成分(Y 22 H)
から上記第4の加算回路(404)の出力信号である低
域Y信号成分(Y2111)を差し引くように動作する
。
1)の出力信号である低域Y信号成分(Y 22 H)
から上記第4の加算回路(404)の出力信号である低
域Y信号成分(Y2111)を差し引くように動作する
。
次に、第4の絶対値回路(704)は上記第8の減算回
路(SOa)の出力信号の絶対値をとるように動作する
。したがって、上記第4の絶対値回路(704)の出力
信号(DL)は。
路(SOa)の出力信号の絶対値をとるように動作する
。したがって、上記第4の絶対値回路(704)の出力
信号(DL)は。
DL= I Y22H−Y21HI
となる。
上記第3の絶対値回路(70:l)の出力信号(DR)
は第7の加算回路(407)に供給される。定数発生回
路(800)は、ある決められた定数(に)を発生する
□ ので、上記定数発生回路(800)の出力信号
(K)は上記第7の加算回路(407)に供給される。
は第7の加算回路(407)に供給される。定数発生回
路(800)は、ある決められた定数(に)を発生する
□ ので、上記定数発生回路(800)の出力信号
(K)は上記第7の加算回路(407)に供給される。
第7の加算回路(407)は上記第3の絶対値回路(7
0:l)の出力信号(DR)と上記定数発生回路(80
0)の出力信号(’K)を加算するように構成されてお
り、したがって、上記第7の加算回路(407)の出力
(DRに)は、 DRK= OR+ K となる。
0:l)の出力信号(DR)と上記定数発生回路(80
0)の出力信号(’K)を加算するように構成されてお
り、したがって、上記第7の加算回路(407)の出力
(DRに)は、 DRK= OR+ K となる。
上記第4の絶対値回路(704)の出力信号(DL)は
第8の加算回路(408)に供給される。上記定数発生
回路(800)の出力信号(K)は上記第7の加算回路
(407)に供給されると同時に上記第8の加算回路(
408)に供給される。上記第8の加算回路(408)
は上記第4の絶対値回路(704)の出力信号(OL)
と上記定数発生回路(800)の出力信号(に)を加算
するように構成されており、したかつて、上、記第8の
加算回路(408)の出力(DLに)は、OLに=DL
+に となる。
第8の加算回路(408)に供給される。上記定数発生
回路(800)の出力信号(K)は上記第7の加算回路
(407)に供給されると同時に上記第8の加算回路(
408)に供給される。上記第8の加算回路(408)
は上記第4の絶対値回路(704)の出力信号(OL)
と上記定数発生回路(800)の出力信号(に)を加算
するように構成されており、したかつて、上、記第8の
加算回路(408)の出力(DLに)は、OLに=DL
+に となる。
比較回路(900)には垂直方向の(S22)なる標本
点と(S23)なる標本点の間の低域Y信号成分の変化
量を意味する第1の絶対値回路(701)の出力信号(
DB)と、垂直方向の(S22)なる標本点と(S12
)なる標本点の間の低域Y信号成分の変化量を意味する
第2の絶対値回路(702)の出力信号(DT)と、水
平方向の(S22)なる標本点と(S23)なる標本点
の間の低域Y@号成分の変化量を意味する第7の加算回
路(407)の出力信号(DRK)と、水平方向の(S
22)なる標本点と(S21)なる標本点の間の低域Y
信号成分の変化量を意味する第8の加算回路(40B)
の出力信号(DLK)との4つの信号が供給される。上
記比較回路(900)は、これら4つの信号の大小比較
をおこない、その中で最小の信号を判断する。
点と(S23)なる標本点の間の低域Y信号成分の変化
量を意味する第1の絶対値回路(701)の出力信号(
DB)と、垂直方向の(S22)なる標本点と(S12
)なる標本点の間の低域Y信号成分の変化量を意味する
第2の絶対値回路(702)の出力信号(DT)と、水
平方向の(S22)なる標本点と(S23)なる標本点
の間の低域Y@号成分の変化量を意味する第7の加算回
路(407)の出力信号(DRK)と、水平方向の(S
22)なる標本点と(S21)なる標本点の間の低域Y
信号成分の変化量を意味する第8の加算回路(40B)
の出力信号(DLK)との4つの信号が供給される。上
記比較回路(900)は、これら4つの信号の大小比較
をおこない、その中で最小の信号を判断する。
上記のような比較によって第1の絶対値回路(701)
の出力信号(DB)が最小のとき第1の減算回路(s
o ’1 )の出力信号であるC信号成分(C22tl
)に対応するパルスコードな、第2の絶対値回路(70
2)の出力信号(DT)が最小のとき第2の減算回路(
502)の出力信号であるC信号成分(C22T)に対
応するパルスコードを、第7の加算回路(407)の出
力信号(DRK)が最小のとき第3の減算回路(503
)の出力信号であるC信号成分(C22R)に対応する
パルスコードを、また第8の減算回路(408)の出力
信号(DLK)が最小のとき第4の減算回路(504)
の出力信号であるC信号成分(C22L)に対応するパ
ルスコードを発生し、制御信号として上記第1の切換回
路(601)に送出する。
の出力信号(DB)が最小のとき第1の減算回路(s
o ’1 )の出力信号であるC信号成分(C22tl
)に対応するパルスコードな、第2の絶対値回路(70
2)の出力信号(DT)が最小のとき第2の減算回路(
502)の出力信号であるC信号成分(C22T)に対
応するパルスコードを、第7の加算回路(407)の出
力信号(DRK)が最小のとき第3の減算回路(503
)の出力信号であるC信号成分(C22R)に対応する
パルスコードを、また第8の減算回路(408)の出力
信号(DLK)が最小のとき第4の減算回路(504)
の出力信号であるC信号成分(C22L)に対応するパ
ルスコードを発生し、制御信号として上記第1の切換回
路(601)に送出する。
このように、上記フィルタ選択回路部分は低域Y信号の
相関性を検出し、最も相関性の高い標本点の標本値を使
用して構成された搬送色信号抽出フィルタを選択してい
る。また、上記定数発生回路(800)で発生する定数
(K)は垂直方向に対し、走査線2木分だけ離れた標本
点の標本値を使用することによる垂直解像度の低下を防
止するもので、上記定数発生回路(800)に適切な値
を設定することにより垂直解像度の低下を防ぐことがて
きる。
相関性を検出し、最も相関性の高い標本点の標本値を使
用して構成された搬送色信号抽出フィルタを選択してい
る。また、上記定数発生回路(800)で発生する定数
(K)は垂直方向に対し、走査線2木分だけ離れた標本
点の標本値を使用することによる垂直解像度の低下を防
止するもので、上記定数発生回路(800)に適切な値
を設定することにより垂直解像度の低下を防ぐことがて
きる。
上記第1の切換回路(601)は上記比較回路(900
)より供給された制御信号にもとづいて、基準標本点に
おいて最適な搬送色信号抽出フィルタを使用して得られ
た(S22)なる標本点のC信号成分(C22D)を出
力する。このとき、第9の遅延回路(209)の出力に
は(S21)なる標本点のC信号成分(C:21.D)
が、また第1Oの遅延回路(210)の出力には(S2
0)なる標本点のC信号成分((:20D)がそれぞれ
得られる。
)より供給された制御信号にもとづいて、基準標本点に
おいて最適な搬送色信号抽出フィルタを使用して得られ
た(S22)なる標本点のC信号成分(C22D)を出
力する。このとき、第9の遅延回路(209)の出力に
は(S21)なる標本点のC信号成分(C:21.D)
が、また第1Oの遅延回路(210)の出力には(S2
0)なる標本点のC信号成分((:20D)がそれぞれ
得られる。
第1の一174倍回路(301)は上記第1の切換回路
(601)の出力信号(C22D)を−1/4倍するよ
うに、第1Oの172倍回路(330)は上記第9の遅
延回路(209)の出力信号(C21D)を1/2倍す
るように、第2の一1/4倍回路(302)は上記第1
0の遅延回路(210)の出力信号((:20D)を−
1/4倍するように構成されている。次に、第6の加算
回路(406)は上記第1.第2の一1/4倍回路(3
01)、(:102) 、第10の1/2倍回路(33
0)の各出力信号の総和をとるように動作する。したが
って、上記第6の加算回路(406)の出力信号である
C信号成分(C21F)は、G21F= −(1/4
)C22D + (1/27 C21D −(1
/42C20Dとなる。このように、上記第1.第2の
一1/4倍回路(301)、(302) 、第1Oの1
/2倍回路(3:10) 、第6の加算回路(406)
はC信号を抽出する水平方向の色信号抽出フィルタを構
成している。
(601)の出力信号(C22D)を−1/4倍するよ
うに、第1Oの172倍回路(330)は上記第9の遅
延回路(209)の出力信号(C21D)を1/2倍す
るように、第2の一1/4倍回路(302)は上記第1
0の遅延回路(210)の出力信号((:20D)を−
1/4倍するように構成されている。次に、第6の加算
回路(406)は上記第1.第2の一1/4倍回路(3
01)、(:102) 、第10の1/2倍回路(33
0)の各出力信号の総和をとるように動作する。したが
って、上記第6の加算回路(406)の出力信号である
C信号成分(C21F)は、G21F= −(1/4
)C22D + (1/27 C21D −(1
/42C20Dとなる。このように、上記第1.第2の
一1/4倍回路(301)、(302) 、第1Oの1
/2倍回路(3:10) 、第6の加算回路(406)
はC信号を抽出する水平方向の色信号抽出フィルタを構
成している。
第11の遅延回路(211)は上記比較回路(900)
の(S22)なる標本点に対応した出力信号を(S21
)なる標本点に対応させるために設けた補償用の遅延回
路である。
の(S22)なる標本点に対応した出力信号を(S21
)なる標本点に対応させるために設けた補償用の遅延回
路である。
水平フィルタ検出回路(910)は上記第11の遅延回
路(211)の出力信号を入力として、第3の減算回路
(503)の出力信号であるC信号成分(C22R)に
対応するパルスコードを検出したとき、および第4の減
算回路(504)の出力信号であるC信号成分(C22
L)に対応するパルスコードを検出したとき、つまり上
記第1の切換回路(601)の出力信号が水平方向の色
信号抽出フィルタの出力信号であるときにのみパルスを
発生し、制御信号として第2の切換回路(602)に送
出する。
路(211)の出力信号を入力として、第3の減算回路
(503)の出力信号であるC信号成分(C22R)に
対応するパルスコードを検出したとき、および第4の減
算回路(504)の出力信号であるC信号成分(C22
L)に対応するパルスコードを検出したとき、つまり上
記第1の切換回路(601)の出力信号が水平方向の色
信号抽出フィルタの出力信号であるときにのみパルスを
発生し、制御信号として第2の切換回路(602)に送
出する。
第2の切換回路(602)は上記第9の遅延回路(20
9)の出力信号であるC信号成分(C21D)と、第6
の加算回路(40B)の出力信号であるC信号成分(C
21F)とが入力され、上記水平フィルタ検出回路(9
10)より供給される出力制御信号にパルスか存在する
とき、上記第9の遅延回路(209)の出力信号である
C信号成分(C21D)を、またパルスが存在しないと
き、上記第6の加算回路(406)の出力信号であるC
信号成分(C21F)を出力する。ここて、上記第1の
切換回路(601)の出力信号か水平方向の色信号抽出
フィルタの出力信号であるときには、さらに、水平方向
の色信号抽出フィルタを通らないように構成しているが
、これは水平方向フィルタな二重にかけるとフィルタ特
性が急峻になりドツト妨害が生じやすくなるからである
。また、上記第1の切換回路(601)の出力信号が水
平方向の色信号抽出フィルタの出力信号でないとき、つ
まり垂直方向の色信号抽出フィルタであるときには、さ
らに水平方向の色信号抽出フィルタを通らないように構
成しているが、これは垂直方向の色信号抽出フィルタの
みの構成てはクロスカラーか生じやすくなるからである
。
9)の出力信号であるC信号成分(C21D)と、第6
の加算回路(40B)の出力信号であるC信号成分(C
21F)とが入力され、上記水平フィルタ検出回路(9
10)より供給される出力制御信号にパルスか存在する
とき、上記第9の遅延回路(209)の出力信号である
C信号成分(C21D)を、またパルスが存在しないと
き、上記第6の加算回路(406)の出力信号であるC
信号成分(C21F)を出力する。ここて、上記第1の
切換回路(601)の出力信号か水平方向の色信号抽出
フィルタの出力信号であるときには、さらに、水平方向
の色信号抽出フィルタを通らないように構成しているが
、これは水平方向フィルタな二重にかけるとフィルタ特
性が急峻になりドツト妨害が生じやすくなるからである
。また、上記第1の切換回路(601)の出力信号が水
平方向の色信号抽出フィルタの出力信号でないとき、つ
まり垂直方向の色信号抽出フィルタであるときには、さ
らに水平方向の色信号抽出フィルタを通らないように構
成しているが、これは垂直方向の色信号抽出フィルタの
みの構成てはクロスカラーか生じやすくなるからである
。
上記第2の切換回路(602)の出力信号であるC信号
成分(C21)は、C信号出力端子(101)より出力
されると同時に$9の減算回路(509)に供給される
。
成分(C21)は、C信号出力端子(101)より出力
されると同時に$9の減算回路(509)に供給される
。
上記第9の減算回路(509)は上記第5の遅延回路(
205)の出力信号(N21)から上記第2の切換回路
(602)の出力信号であるC信号成分(C21)を差
し引くように動作する。したがって、上記第9の減算回
路(509)の出力信号であるY信号(Y21)は、 Y21=N21− C21 となる。
205)の出力信号(N21)から上記第2の切換回路
(602)の出力信号であるC信号成分(C21)を差
し引くように動作する。したがって、上記第9の減算回
路(509)の出力信号であるY信号(Y21)は、 Y21=N21− C21 となる。
上記第9の減算回路(509)の出力信号であるY信号
(Y21)は、Y信号出力端子(102)より出力され
る。
(Y21)は、Y信号出力端子(102)より出力され
る。
なお、−上記実施例では、入力信号としてディジタルP
AL方式の複合映像信号が印加された場合を示したが、
第1.第2の2ライン遅延回路(221)、(222)
の遅延時間を2264標本化周期、すなわち2水平走査
期間−6JIM木化周期から904JeI木化周期、す
なわち水平走査期M−6標本化周期に置き換えることに
より色副搬送波周波数の4倍の周波数でNTSC方式の
複合映像信号を標本化して得られるディジタルNTSC
方式の複合映像信号に対しても適用できる。
AL方式の複合映像信号が印加された場合を示したが、
第1.第2の2ライン遅延回路(221)、(222)
の遅延時間を2264標本化周期、すなわち2水平走査
期間−6JIM木化周期から904JeI木化周期、す
なわち水平走査期M−6標本化周期に置き換えることに
より色副搬送波周波数の4倍の周波数でNTSC方式の
複合映像信号を標本化して得られるディジタルNTSC
方式の複合映像信号に対しても適用できる。
[発明の効果]
以上のように、この発明によれば、相関性の検出を低域
Y信号成分を使っておこ3うように構成したので、相関
性の検出を適切、かつ性能よくおこなうことができ、し
たがってクロスカラーやドツト妨害などによる画質劣化
のない正確なYC分離を実現できるという効果を有する
。
Y信号成分を使っておこ3うように構成したので、相関
性の検出を適切、かつ性能よくおこなうことができ、し
たがってクロスカラーやドツト妨害などによる画質劣化
のない正確なYC分離を実現できるという効果を有する
。
第1図はこの発明の一実施例によるYC分離回路の構成
を示すブロック図、第2図はPAL方式の複合映像信号
を水平走査周波数に同期し1色副搬送波周波数の4倍の
周波数て標本化したときの標本化系列の画面上の2次元
配列を示した図、第3図は従来のYC分離回路の構成を
示すブロック図である。 (+00)・・・入力端子、(201)〜(211)・
・・第1〜第11の遅延回路、(221) 、(222
)・・・第1.$2の2ライン遅延回路、(301)、
(302)・・・第1.第2の一1/4倍回路、(31
1)〜(:119)・・・第1〜第9の1/4倍回路、
(321)〜(330)・・・第1〜第10の】/2倍
回路、(4[11)〜(408)・・・第1〜第8の加
算回路、(501)〜(509)・・・第1〜第9の減
算回路、(501) 、(602)・・・第1.第2切
換回路、(701)〜(704) −’第1〜第4の絶
対値回路、(aOO)−・・定数発生回路、(900)
”・比較回路、(910)・・・水平フィルタ検出回
路、(101)・・・C信号出力端子、(102)・−
Y信号出力端子。 なお、図中の同一符号は同一または相当部分を示す。
を示すブロック図、第2図はPAL方式の複合映像信号
を水平走査周波数に同期し1色副搬送波周波数の4倍の
周波数て標本化したときの標本化系列の画面上の2次元
配列を示した図、第3図は従来のYC分離回路の構成を
示すブロック図である。 (+00)・・・入力端子、(201)〜(211)・
・・第1〜第11の遅延回路、(221) 、(222
)・・・第1.$2の2ライン遅延回路、(301)、
(302)・・・第1.第2の一1/4倍回路、(31
1)〜(:119)・・・第1〜第9の1/4倍回路、
(321)〜(330)・・・第1〜第10の】/2倍
回路、(4[11)〜(408)・・・第1〜第8の加
算回路、(501)〜(509)・・・第1〜第9の減
算回路、(501) 、(602)・・・第1.第2切
換回路、(701)〜(704) −’第1〜第4の絶
対値回路、(aOO)−・・定数発生回路、(900)
”・比較回路、(910)・・・水平フィルタ検出回
路、(101)・・・C信号出力端子、(102)・−
Y信号出力端子。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- (1)水平走査周波数に同期し、かつ色副搬送波周波数
の整数倍の周波数で標本化された複合映像信号を入力と
し、この複合映像信号からディジタル的に輝度信号成分
と搬送色信号成分を分離する輝度信号色信号分離回路で
あつて、上記複合映像信号の基準標本点の標本値と上記
基準標本点が存在する走査線上で上記基準標本点と色副
搬送波の位相が反転し、かつ上記基準標本点に最も近接
する画面上の左右一組の標本点のうち上記基準標本点の
左側に位置する第1の標本点の標本値と上記基準標本点
の右側に位置する第2の標本点の標本値と上記基準標本
点が存在する走査線と色副搬送波の位相が反転し、かつ
上記走査線に最も近接する画面上の上下一組の走査線上
の標本点のうち上記基準標本点の上側に位置する第3の
標本点の標本値と上記基準標本点の下側に位置する第4
の標本点の標本値とを同時に抽出するための遅延回路と
、上記基準標本点の標本値および第1の標本点の標本値
を入力として構成される第1の水平方向色信号抽出フィ
ルタと、上記基準標本点の標本値および上記第2の標本
点の標本値を入力として構成される第2の水平方向色信
号抽出フィルタと、上記基準標本点の標本値および第3
の標本点の標本値を入力として構成される第1の垂直方
向色信号抽出フィルタと、上記基準標本点および上記第
4の標本点の標本値を入力として構成される第2の垂直
方向色信号抽出フィルタと、上記基準標本点および上記
第1、第2、第3、第4の各標本点における低域輝度信
号成分をそれぞれ水平方向輝度信号抽出フィルタで求め
、かつ上記基準標本点と上記第1の標本点の間の低域輝
度信号成分の第1の変化量と基準標本点と上記第2の標
本点の間の低域輝度信号成分の第2の変化量と上記基準
標本点と上記第3の標本点の間の低域輝度信号成分の第
3の変化量と上記基準標本点と上記第4の標本点の間の
低域輝度信号成分の第4の変化量とを比較して制御信号
を発生するフィルタ選択回路と、上記第1、第2の垂直
方向色信号抽出フィルタの出力および上記第1、第2の
水平方向色信号抽出フィルタの出力を入力とし、かつ上
記フィルタ選択回路からの制御信号に対応して入力と出
力の接続を切り換えて搬送色信号成分として出力する第
1の切換回路と、この第1の切換回路の出力を入力とす
る帯域通過フィルタと、上記フィルタ選択回路の出力が
第1の切換回路での切り換えにより水平方向フィルタを
選択するように制御する信号である時にのみパルスを発
生する水平方向フィルタ検出回路と、この水平方向フィ
ルタ検出回路の出力にパルスが存在するとき第1の切換
回路の出力を、またパルスが存在しないとき帯域通過フ
ィルタの出力を切り換えて出力する第2の切換回路と、
この第2の切換回路の出力を上記複合映像信号から減じ
て輝度信号成分を出力する減算回路とを備え、上記第1
の切換回路が上記フィルタ選択回路からの制御信号を受
けている状態で、第1の変化量が最小のとき第1の水平
方向色信号抽出フィルタの出力を、第2の変化量が最小
のとき第2の水平方向色信号抽出フィルタの出力を、第
3の変化量が最小のとき第1の垂直方向色信号抽出フィ
ルタの出力を、また第4の変化量が最小のとき第2の垂
直方向色信号抽出フィルタの出力をそれぞれ搬送色信号
成分として切り換え出力するように構成したことを特徴
とする輝度信号色信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308202A JP2563951B2 (ja) | 1987-12-04 | 1987-12-04 | 輝度信号色信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308202A JP2563951B2 (ja) | 1987-12-04 | 1987-12-04 | 輝度信号色信号分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149587A true JPH01149587A (ja) | 1989-06-12 |
| JP2563951B2 JP2563951B2 (ja) | 1996-12-18 |
Family
ID=17978147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62308202A Expired - Fee Related JP2563951B2 (ja) | 1987-12-04 | 1987-12-04 | 輝度信号色信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563951B2 (ja) |
-
1987
- 1987-12-04 JP JP62308202A patent/JP2563951B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563951B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288754B1 (en) | YC separation circuit | |
| US5206715A (en) | Circuit for separating luminance and chrominance signals | |
| US4855815A (en) | Digital composite color video signal separating circuit with vertical correlation weighting function | |
| US5386244A (en) | Brightness signal/color signal separation filter including an image correction judging circuit | |
| US4789890A (en) | Judgement circuit and adaptive filter incorporating the same | |
| EP0368314B1 (en) | Television receiver | |
| US4939572A (en) | Video signal processing apparatus | |
| US5517255A (en) | Luminance/chrominance separating filter | |
| KR20010041361A (ko) | 휘도신호와 색신호 분리회로 | |
| EP0464879B1 (en) | Apparatus for separating luminance and chrominance signals and the method thereof | |
| KR100376404B1 (ko) | 2라인와이씨분리장치 | |
| JPH01149587A (ja) | 輝度信号色信号分離装置 | |
| JP2563950B2 (ja) | 輝度信号色信号分離装置 | |
| JP2536675B2 (ja) | 輝度信号色信号分離フィルタ | |
| JP2563952B2 (ja) | 輝度信号色信号分離装置 | |
| EP0153034A2 (en) | Luminance/color signal separation filter | |
| JP3112689B2 (ja) | 輝度信号色信号分離フィルタ | |
| JP2596739B2 (ja) | 画像相関対応輝度信号色信号分離フイルタ | |
| JP3318881B2 (ja) | 輝度信号色信号分離フィルタ | |
| JP2589003B2 (ja) | 輝度信号色信号分離フィルタ | |
| JP2596737B2 (ja) | 画像相関対応輝度信号色信号分離フイルタ | |
| KR0141129B1 (ko) | 색신호 분리장치 | |
| JP3003178B2 (ja) | 輝度信号色信号分離フィルタ | |
| JP2548950B2 (ja) | 映像信号処理回路 | |
| JPS63296593A (ja) | 輝度信号,色信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |