JPH01154253A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01154253A JPH01154253A JP62314616A JP31461687A JPH01154253A JP H01154253 A JPH01154253 A JP H01154253A JP 62314616 A JP62314616 A JP 62314616A JP 31461687 A JP31461687 A JP 31461687A JP H01154253 A JPH01154253 A JP H01154253A
- Authority
- JP
- Japan
- Prior art keywords
- access
- register
- flags
- flag
- flag register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、ソフトウェア開発時のデバッグを容易にす
るデータ処理装置に関するものである。
るデータ処理装置に関するものである。
ソフトウェアの開発時には、プログラムのデバッグを行
う時のために、そのプログラムの途中にいくつかのブレ
イクポイントを設けておき、プログラムのデバッグを行
う際にそこでプログラムの実行を一時中断させる。そし
て、その時点でのデータ処置装置のアクセス状態を調べ
ることにより、プログラムのチエツクを行っている。
う時のために、そのプログラムの途中にいくつかのブレ
イクポイントを設けておき、プログラムのデバッグを行
う際にそこでプログラムの実行を一時中断させる。そし
て、その時点でのデータ処置装置のアクセス状態を調べ
ることにより、プログラムのチエツクを行っている。
第２図はレジスタのアクセス状況を調べるための従来の
ハードウェアの一例を示す構成図である。
ハードウェアの一例を示す構成図である。
この図において、１１はデータ処理装置（以下ＣＰＵと
いう）、１２はレジスタ群で、１つ以上のレジスタから
構成されている。Ｒ１〜Ｒ，は前記レジスタ群１２を構
成する個々のレジスタ、１” ｌ−１” ｎは前記レジ
スタＲ１−Ｒｎ内から転送されたデータを表す。ただし
、ｎは整数である。
いう）、１２はレジスタ群で、１つ以上のレジスタから
構成されている。Ｒ１〜Ｒ，は前記レジスタ群１２を構
成する個々のレジスタ、１” ｌ−１” ｎは前記レジ
スタＲ１−Ｒｎ内から転送されたデータを表す。ただし
、ｎは整数である。
１３は外部メモリで、プログラム実行前のレジスタＲ１
−Ｒｎ内のデータｒ１〜ｒｏを記憶する。
−Ｒｎ内のデータｒ１〜ｒｏを記憶する。
１４はデータバスである。
また、第３図はブレイクポイントにおけるレジスタのア
クセス状況を調べる際の調査手順を説明するフローチャ
ートである。なお、（１）〜（６）は各ステップを示す
。
クセス状況を調べる際の調査手順を説明するフローチャ
ートである。なお、（１）〜（６）は各ステップを示す
。
以下に第２図および第３図を参照してその手順を説明す
る。
る。
まず、プログラム実行前にレジスタＲ１〜Ｒｎ内のデー
タｒ１〜ｒ、を外部メモリ１３に記憶しておき（ステッ
プ（１））、この後プログラムを実行する（ステップ（
２））。ついで、プログラム中に設けられたブレイクポ
イントまできて（ステップ（３））、プログラム実行が
中断された時点で、プログラム実行後のレジスタ群１２
内のデータと、プログラム実行前に外部メモリ１３に記
憶しておいたデータｒ１〜ｒｎとが同じかどうかを個々
に比較しくステップ（４）） 、Ｎｏならば、そのレジ
スタはアクセスされたことがわかる（ステップ（５））
。
タｒ１〜ｒ、を外部メモリ１３に記憶しておき（ステッ
プ（１））、この後プログラムを実行する（ステップ（
２））。ついで、プログラム中に設けられたブレイクポ
イントまできて（ステップ（３））、プログラム実行が
中断された時点で、プログラム実行後のレジスタ群１２
内のデータと、プログラム実行前に外部メモリ１３に記
憶しておいたデータｒ１〜ｒｎとが同じかどうかを個々
に比較しくステップ（４）） 、Ｎｏならば、そのレジ
スタはアクセスされたことがわかる（ステップ（５））
。
一方、ステップ（４）の比較でＹＥＳならば、アクセス
されたかどうかがわからない（ステップ（６））。
されたかどうかがわからない（ステップ（６））。
〔発明が解決しようとする問題点）
以上のように、レジスタＲ１〜Ｒｎ内のデータをプログ
ラムで読み出して調べる場合、読み出した値が変化して
いなければ、それはレジスタがアクセスされなくて以前
のままなのか、それともアクセスされたけれども前と同
じ値が入ってきて値が変化していないのかがわからない
。また、実際にレジスタからデータが読み出されたかど
うかもわからないという問題点があった。
ラムで読み出して調べる場合、読み出した値が変化して
いなければ、それはレジスタがアクセスされなくて以前
のままなのか、それともアクセスされたけれども前と同
じ値が入ってきて値が変化していないのかがわからない
。また、実際にレジスタからデータが読み出されたかど
うかもわからないという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、プログラムのデパックの際、レジスタがアクセス
されたかどうかが簡単にわかり、デバッグを効率的に行
えるデータ処理装置を得ることを目的とする。
ので、プログラムのデパックの際、レジスタがアクセス
されたかどうかが簡単にわかり、デバッグを効率的に行
えるデータ処理装置を得ることを目的とする。
この発明に係るデータ処理装置は、各レジスタのアクセ
ス信号に対応するビットにアクセスフラグを立てるアク
セスフラグレジスタと、このアクセスフラグレジスタの
各アクセスフラグに対応して割り込み許可フラグを設定
する割り込み許可フラグレジスタと、この割り込み許可
フラグレジスタとアクセスフラグレジスタとのフラグを
比較して割り込み信号を出力する比較器とを具備したも
のである。
ス信号に対応するビットにアクセスフラグを立てるアク
セスフラグレジスタと、このアクセスフラグレジスタの
各アクセスフラグに対応して割り込み許可フラグを設定
する割り込み許可フラグレジスタと、この割り込み許可
フラグレジスタとアクセスフラグレジスタとのフラグを
比較して割り込み信号を出力する比較器とを具備したも
のである。
この発明においては、アクセスフラグレジスタが各レジ
スタのアクセス信号に対応するビットにアクセスフラグ
を立て、割り込み許可フラグレジスタにアクセスフラグ
レジスタの各アクセスフラグに対応して割り込み許可フ
ラグを設定し、比較器が割り込み許可フラグレジスタと
アクセスフラグレジスタとのフラグを比較して割り込み
信号を出力する。
スタのアクセス信号に対応するビットにアクセスフラグ
を立て、割り込み許可フラグレジスタにアクセスフラグ
レジスタの各アクセスフラグに対応して割り込み許可フ
ラグを設定し、比較器が割り込み許可フラグレジスタと
アクセスフラグレジスタとのフラグを比較して割り込み
信号を出力する。
第１図はこの発明の一実施例を示すデータ処理装置の回
路構成図である。
路構成図である。
図において、第２図と同一符号は同一または相当部分を
示し、１はアクセスフラグレジスタで、各レジスタＲ１
〜Ｒｎのアクセス信号ａ１〜ａｎに対応するビットにア
クセスフラグｂ１〜ｂｎを立てる。２は割り込み許可フ
ラグレジスタで、アクセスフラグレジスタ１の各アクセ
スフラグｂｌ〜ｂｎに対応するビットに割り込み許可フ
ラグｃｌ”’−ａｃ、を設定する。３は比較器で、割り
込み許可フラグレジスタ２とアクセスフラグレジスタ１
との対応するビットのフラグが一致すると割り込み信号
４を出力する。１４ａは内部データバスである。
示し、１はアクセスフラグレジスタで、各レジスタＲ１
〜Ｒｎのアクセス信号ａ１〜ａｎに対応するビットにア
クセスフラグｂ１〜ｂｎを立てる。２は割り込み許可フ
ラグレジスタで、アクセスフラグレジスタ１の各アクセ
スフラグｂｌ〜ｂｎに対応するビットに割り込み許可フ
ラグｃｌ”’−ａｃ、を設定する。３は比較器で、割り
込み許可フラグレジスタ２とアクセスフラグレジスタ１
との対応するビットのフラグが一致すると割り込み信号
４を出力する。１４ａは内部データバスである。
割り込み信号４が出力されると、データ処理装置１１は
、プログラムの実行を中断して割り込み処理（ブレイク
ポイント処理）を行う。すなわち割り込み信号４発生時
点でのアクセスフラグレジスタ１のフラグ状態が外部に
出力される。
、プログラムの実行を中断して割り込み処理（ブレイク
ポイント処理）を行う。すなわち割り込み信号４発生時
点でのアクセスフラグレジスタ１のフラグ状態が外部に
出力される。
次に動作の説明をする。
まず、プログラム実行前にアクセスフラグレジスタ１内
の全アクセスフラグｂ１〜ｂｎをリセットする。ついで
、アクセス状況を検知したいレジスタＲ８〜Ｒｎに対応
する割り込み許可フラグレジスタ２内の割り込み許可フ
ラグＣ１〜Ｃ，をセットしておく。プログラム実行中、
各レジスタＲ１〜Ｒｎがアクセスされた時には各々のア
クセス信号ａ１〜ａ、が、アクセスフラグレジスタ１に
人力される。そして、アクセス信号ａ１〜ａ。
の全アクセスフラグｂ１〜ｂｎをリセットする。ついで
、アクセス状況を検知したいレジスタＲ８〜Ｒｎに対応
する割り込み許可フラグレジスタ２内の割り込み許可フ
ラグＣ１〜Ｃ，をセットしておく。プログラム実行中、
各レジスタＲ１〜Ｒｎがアクセスされた時には各々のア
クセス信号ａ１〜ａ、が、アクセスフラグレジスタ１に
人力される。そして、アクセス信号ａ１〜ａ。
各侶に対応するアクセスフラグｂ１〜ｂｎがセットされ
る。
る。
一方、割り込み許可フラグレジスタ２内にセットされた
割り込み許可フラグＣ，”−１０ｎは、比較器３により
全てのバスサイクルにおいて、対応する上記アクセスフ
ラグｂ１〜ｂ、と比較される。
割り込み許可フラグＣ，”−１０ｎは、比較器３により
全てのバスサイクルにおいて、対応する上記アクセスフ
ラグｂ１〜ｂ、と比較される。
フラグの一致を検出すると割り込み信号４がアクティブ
になり、プログラム実行が中断される。つまり、ブレイ
クポイント処理が行われる。
になり、プログラム実行が中断される。つまり、ブレイ
クポイント処理が行われる。
たとえば、プログラム実行前に割り込み許可フラグＣ１
をセットしておけば、プログラム実行中にレジスタＲ１
がアクセスされた時にアクセスフラグｂ１がセットされ
、比較器３によって一致が検出されブレイクポイント処
理が起動される。
をセットしておけば、プログラム実行中にレジスタＲ１
がアクセスされた時にアクセスフラグｂ１がセットされ
、比較器３によって一致が検出されブレイクポイント処
理が起動される。
この時、データ処理装置１１は、内部データバス１４ａ
を介してアクセスフラグｂ、〜ｂ、の内容を外部に出力
するので、このフラグ内容を参照すれば、ブレイクポイ
ントに至るまでに各レジスタＲ，−Ｒｎのアクセス状況
が即座にわかり、プログラムのデパックが効率よく行え
る。
を介してアクセスフラグｂ、〜ｂ、の内容を外部に出力
するので、このフラグ内容を参照すれば、ブレイクポイ
ントに至るまでに各レジスタＲ，−Ｒｎのアクセス状況
が即座にわかり、プログラムのデパックが効率よく行え
る。
なお、割り込み許可フラグ０１〜ｃｎを複数個セットす
ることにより、フラグの論理和による割り込み信号４を
発生させてもかまわない。
ることにより、フラグの論理和による割り込み信号４を
発生させてもかまわない。
また、フラグの論理積により割り込み信号４を発生する
ように比較器３を構成すれば、セットされた複数の割り
込み許可フラグｃ１〜Ｃ，が全て一致した時、つまりフ
ラグに対応する複数のレジスタＲ１〜Ｒｎが全てアクセ
スされた時に、初めてブレイクポイント処理が起動され
る。
ように比較器３を構成すれば、セットされた複数の割り
込み許可フラグｃ１〜Ｃ，が全て一致した時、つまりフ
ラグに対応する複数のレジスタＲ１〜Ｒｎが全てアクセ
スされた時に、初めてブレイクポイント処理が起動され
る。
この発明は以上説明したとおり、各レジスタのアクセス
信号に対応するビットにアクセスフラグを立てるアクセ
スフラグレジスタと、このアクセスフラグレジスタの各
アクセスフラグに対応して割り込み許可フラグを設定す
る割り込み許可フラグレジスタと、この割り込み許可フ
ラグレジスタとアクセスフラグレジスタとのフラグを比
較して割り込み信号を出力する比較器とを設けたので、
各レジスタへのアクセスに対してブレイクをかけること
ができ、ブレイク発生時の各レジスタのアクセス状況を
アクセスフラグにより判断でき、プログラムのデパック
を効率よく行える効果がある。
信号に対応するビットにアクセスフラグを立てるアクセ
スフラグレジスタと、このアクセスフラグレジスタの各
アクセスフラグに対応して割り込み許可フラグを設定す
る割り込み許可フラグレジスタと、この割り込み許可フ
ラグレジスタとアクセスフラグレジスタとのフラグを比
較して割り込み信号を出力する比較器とを設けたので、
各レジスタへのアクセスに対してブレイクをかけること
ができ、ブレイク発生時の各レジスタのアクセス状況を
アクセスフラグにより判断でき、プログラムのデパック
を効率よく行える効果がある。
第１図はこの発明の一実施例を示すデータ処理装置の回
路構成図、第２図はレジスタのアクセス状況を調べるた
めの従来のハードウェアの一例を示す構成図、第３図は
レジスタのアクセス状況の調査を説明するフローチャー
トである。 図において、１はアクセスフラグレジスタ、２は割り込
み許可フラグレジスタ、３は比較器、４は割り込み信号
、Ｒ１−Ｒｎはレジスタ、ａｔ〜ａｎはアクセス信号、
ｂ＋〜ｂｎはアクセスフラグ、ｃｌＮｃｎは割り込み許
可フラグである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 Ｒ１−Ｒｎ レジスタ ８１〜ａｎ アクセス信号 ｂ１〜ｂｎ アクセスフラグ゛ ｃ１〜Ｃｎ 害Ｕり込み言グ可フラグ第２図 第３図 手続補正書（自発） １、事件の表示 特願昭６２−３１４６１６号２、
発明の名称 データ処理装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名 （７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）７′５、補正
の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第８頁８行の「０１〜Ｃイ」を、（（
Ｃ８〜Ｃ１のうちの複数個）」と補正する（２）同じく
第８頁１０行の「Ｒ１〜Ｒ・」をＩ（Ｒｔ〜Ｒ１のうち
の複数個）」と補正する以 上
路構成図、第２図はレジスタのアクセス状況を調べるた
めの従来のハードウェアの一例を示す構成図、第３図は
レジスタのアクセス状況の調査を説明するフローチャー
トである。 図において、１はアクセスフラグレジスタ、２は割り込
み許可フラグレジスタ、３は比較器、４は割り込み信号
、Ｒ１−Ｒｎはレジスタ、ａｔ〜ａｎはアクセス信号、
ｂ＋〜ｂｎはアクセスフラグ、ｃｌＮｃｎは割り込み許
可フラグである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 Ｒ１−Ｒｎ レジスタ ８１〜ａｎ アクセス信号 ｂ１〜ｂｎ アクセスフラグ゛ ｃ１〜Ｃｎ 害Ｕり込み言グ可フラグ第２図 第３図 手続補正書（自発） １、事件の表示 特願昭６２−３１４６１６号２、
発明の名称 データ処理装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名 （７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）７′５、補正
の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第８頁８行の「０１〜Ｃイ」を、（（
Ｃ８〜Ｃ１のうちの複数個）」と補正する（２）同じく
第８頁１０行の「Ｒ１〜Ｒ・」をＩ（Ｒｔ〜Ｒ１のうち
の複数個）」と補正する以 上
Claims (1)
- １つ以上のレジスタを有し、これらのレジスタをアクセ
スするデータ処理装置において、前記各レジスタのアク
セス信号に対応するビットにアクセスフラグを立てるア
クセスフラグレジスタと、このアクセスフラグレジスタ
の各アクセスフラグに対応して割り込み許可フラグを設
定する割り込み許可フラグレジスタと、この割り込み許
可フラグレジスタと前記アクセスフラグレジスタとのフ
ラグを比較して割り込み信号を出力する比較器とを具備
したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314616A JPH01154253A (ja) | 1987-12-10 | 1987-12-10 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314616A JPH01154253A (ja) | 1987-12-10 | 1987-12-10 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154253A true JPH01154253A (ja) | 1989-06-16 |
Family
ID=18055446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62314616A Pending JPH01154253A (ja) | 1987-12-10 | 1987-12-10 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154253A (ja) |
-
1987
- 1987-12-10 JP JP62314616A patent/JPH01154253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| JP2651916B2 (ja) | インサーキット・エミュレータ | |
| US5640542A (en) | On-chip in-circuit-emulator memory mapping and breakpoint register modules | |
| JPH06100976B2 (ja) | ブレーク点認識装置 | |
| EP0902367B1 (en) | Data processing unit with debug capabilities | |
| US6052801A (en) | Method and apparatus for providing breakpoints on a selectable address range | |
| WO2009111108A1 (en) | Method and apparatus for sharing debug resources | |
| JPS63116236A (ja) | 情報処理装置 | |
| US6785883B1 (en) | Software system for tracing data | |
| JPH01154253A (ja) | データ処理装置 | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP2797760B2 (ja) | 並列処理コンピュータシステム | |
| JPH0675820A (ja) | マルチプロセッサシステムにおける割り込み装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH02126340A (ja) | データ処理システム | |
| JPH01175045A (ja) | アドレスマッチ検出方法 | |
| JP2743889B2 (ja) | プログラム評価の方法および装置 | |
| JPS63113743A (ja) | 計算機ハ−ドウエアデバツギング方式 | |
| JP2534314B2 (ja) | 半導体集積回路 | |
| JPH02195450A (ja) | データ処理装置 | |
| JP2982181B2 (ja) | 中央処理装置 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPS63208953A (ja) | マイクロコンピユ−タ |