JPH01155709A - スイツチトキヤパシタフイルタ回路 - Google Patents
スイツチトキヤパシタフイルタ回路Info
- Publication number
- JPH01155709A JPH01155709A JP31333987A JP31333987A JPH01155709A JP H01155709 A JPH01155709 A JP H01155709A JP 31333987 A JP31333987 A JP 31333987A JP 31333987 A JP31333987 A JP 31333987A JP H01155709 A JPH01155709 A JP H01155709A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- switched capacitor
- resistor
- scf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明はモノリシフクＩＣ化が可能なフィルタ回路に関
し、特に低域通過フィルタに関するものである。
し、特に低域通過フィルタに関するものである。
（従来の技術〕
モノリシフクＩＣ化が可能な従来からのフィルタ回路と
しては、抵抗とコンデンサを用いるＲＣアクティブフィ
ルタとＲＣアクティブフィルタにおけるＲＣ積分回路の
抵抗をスイッチとコンデンサで置換したスイッチトキャ
パシタ積分器から構成されるスイッチトキャパシタフィ
ルタ（以下「５ＣＦＪという）がある、前者は連続時間
系フィルタであり、後者は離散時間系（サンプル値系）
フィルタである。
しては、抵抗とコンデンサを用いるＲＣアクティブフィ
ルタとＲＣアクティブフィルタにおけるＲＣ積分回路の
抵抗をスイッチとコンデンサで置換したスイッチトキャ
パシタ積分器から構成されるスイッチトキャパシタフィ
ルタ（以下「５ＣＦＪという）がある、前者は連続時間
系フィルタであり、後者は離散時間系（サンプル値系）
フィルタである。
第９図にＲＣアクティブ低域通過フィルタの構成を示す
、同図において、１は信号入力端子、２は信号出力端子
、３は抵抗、４は容量、５は演算増幅器である。このフ
ィルタの周波数特性は抵抗３と容量４の絶対値で決定さ
れる。ＩＣ化した場合には抵抗と容量は素子感度が大き
いので、高精度のものを作るのは困難であり、従って設
計値からの誤差、素子の温度偏差が大きいという欠点が
ある。また、オーディオ周波数帯の信号に対しては抵抗
値と容量値は非常に大きいものとなり、ＩＣチップ上に
配置した場合には非常に大きな面積をしめる。
、同図において、１は信号入力端子、２は信号出力端子
、３は抵抗、４は容量、５は演算増幅器である。このフ
ィルタの周波数特性は抵抗３と容量４の絶対値で決定さ
れる。ＩＣ化した場合には抵抗と容量は素子感度が大き
いので、高精度のものを作るのは困難であり、従って設
計値からの誤差、素子の温度偏差が大きいという欠点が
ある。また、オーディオ周波数帯の信号に対しては抵抗
値と容量値は非常に大きいものとなり、ＩＣチップ上に
配置した場合には非常に大きな面積をしめる。
ＳＣＦは周期的に開閉するスイッチおよびコンデンサに
より等価的に抵抗を実現しており、ＳＣＦの伝達特性は
標本化容量と積分容量の容量比とスイッチング周波数だ
けによって決定されるので、現在のＭＯＳプロセス技術
を用−いることにより精度よく要求特性を実現できる。
より等価的に抵抗を実現しており、ＳＣＦの伝達特性は
標本化容量と積分容量の容量比とスイッチング周波数だ
けによって決定されるので、現在のＭＯＳプロセス技術
を用−いることにより精度よく要求特性を実現できる。
ＳＣＦを構成するスイッチトキャパシタ積分器の一例の
構成を第１０図に示す。アナログスイッチ（ＡＳ）８ａ
、８ｂに論理「１」の位相が重なりあわない相補的クロ
ック信号を入力し、標本化容量６に接続されたアナログ
スイッチ８ａ、ｇｂを交互にオンすることにより、積分
容量７に電荷が蓄積される。
構成を第１０図に示す。アナログスイッチ（ＡＳ）８ａ
、８ｂに論理「１」の位相が重なりあわない相補的クロ
ック信号を入力し、標本化容量６に接続されたアナログ
スイッチ８ａ、ｇｂを交互にオンすることにより、積分
容量７に電荷が蓄積される。
第１１図はＳＣＦ回路を示す構成図である。同図におい
て、９はブリフィルタ、１０はＳＣＦブロック、１１は
ポストフィルタである。ＳＣＦはサンプル値系フィルタ
であるので、クロック周波数ｆ、の整数倍に信号成分が
現れる折返し現象（エイリアジング）が生じるため、あ
らかじめ入力信号をｆ３／２に帯域制限する連続時間系
のブリフィルタというアナログフィルタが必要である。
て、９はブリフィルタ、１０はＳＣＦブロック、１１は
ポストフィルタである。ＳＣＦはサンプル値系フィルタ
であるので、クロック周波数ｆ、の整数倍に信号成分が
現れる折返し現象（エイリアジング）が生じるため、あ
らかじめ入力信号をｆ３／２に帯域制限する連続時間系
のブリフィルタというアナログフィルタが必要である。
また、出力には所望信号のみを取り出し、折返し信号を
減衰させる連続時間系のポストフィルタが必要である。
減衰させる連続時間系のポストフィルタが必要である。
通常、ブリフィルタ、ポストフィルタはＲＣアクティブ
フィルタで構成され、このフィルタ特性は抵抗とコンデ
ンサの絶対値で精度が決定されるために、ＩＣ化時には
あまり精度がとれない。ＳＣＦのクロック周波数ｆｓは
原理的に信号最高周波数の２倍以上あればよい。回路の
低消費電力化のためには、この条件のもとてクロック周
波数はできる限り低いほうが有利である。
フィルタで構成され、このフィルタ特性は抵抗とコンデ
ンサの絶対値で精度が決定されるために、ＩＣ化時には
あまり精度がとれない。ＳＣＦのクロック周波数ｆｓは
原理的に信号最高周波数の２倍以上あればよい。回路の
低消費電力化のためには、この条件のもとてクロック周
波数はできる限り低いほうが有利である。
しかし、クロック周波数を下げると、ブリフィルタ、ポ
ストフィルタに要求されるしゃ断時性が急峻になってし
まい、回路が大幅に複雑になる。
ストフィルタに要求されるしゃ断時性が急峻になってし
まい、回路が大幅に複雑になる。
従って、アナログのブリフィルタ、ポストの特性がＳＣ
Ｆの使用クロック周波数の下限を決めていた。
Ｆの使用クロック周波数の下限を決めていた。
さらに、ＳＣＦは容量比でフィルタの特性が決定される
ので、極めて高精度のフィルタが実現できる反面、上記
のようにサンプル値系フィルタ特有の信号の折返しが生
じ、また高周波雑音が基本帯域に落ち込むという欠点が
あった。
ので、極めて高精度のフィルタが実現できる反面、上記
のようにサンプル値系フィルタ特有の信号の折返しが生
じ、また高周波雑音が基本帯域に落ち込むという欠点が
あった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、高精度でモノリシックＩＣ化が
容易であると共にブリフィルタ。
の目的とするところは、高精度でモノリシックＩＣ化が
容易であると共にブリフィルタ。
ポストフィルタが不要なスイッチトキャパシタフィルタ
回路を得ることにある。
回路を得ることにある。
このような目的を達成するために本発明は、スイッチト
キャパシタフィルタブロックと初段もしくは終段又は初
段と終段の両方に使用され次数が一次以上のアナログフ
ィルタとから成る次数二次以上のスイッチトキャパシタ
フィルタ回路において、アナログフィルタを、容量値を
決めるコンデンサと、抵抗体としてのＭＯＳトランジス
タと、このＭＯＳトランジスタのゲート・ソース間のバ
イアス電圧を保持するコンデンサと、ＭＯＳトランジス
タのスイッチングを行なうスイッチ回路と、ＭＯＳトラ
ンジスタのゲート・ソース間に所要のバイアスを与える
バイアス電圧設定回路とから構成するようにしたもので
ある。
キャパシタフィルタブロックと初段もしくは終段又は初
段と終段の両方に使用され次数が一次以上のアナログフ
ィルタとから成る次数二次以上のスイッチトキャパシタ
フィルタ回路において、アナログフィルタを、容量値を
決めるコンデンサと、抵抗体としてのＭＯＳトランジス
タと、このＭＯＳトランジスタのゲート・ソース間のバ
イアス電圧を保持するコンデンサと、ＭＯＳトランジス
タのスイッチングを行なうスイッチ回路と、ＭＯＳトラ
ンジスタのゲート・ソース間に所要のバイアスを与える
バイアス電圧設定回路とから構成するようにしたもので
ある。
本発明によるスイッチトキャパシタフィルタ回路におい
ては、ブリフィルタ、ポストフィルタが不要であり、回
路規模が縮小される。
ては、ブリフィルタ、ポストフィルタが不要であり、回
路規模が縮小される。
まず本発明の特徴について述べる。本発明は、サンプル
値系フィルタであるスイッチトキャパシタフィルタにお
いて、重なり防止のためのブリフィルタと折返し信号を
除去するためのポストフィルタの機能をＳＣＦの一部に
持たせることを最も主要な特徴とする。すなわち、ＳＣ
Ｆの最前段。
値系フィルタであるスイッチトキャパシタフィルタにお
いて、重なり防止のためのブリフィルタと折返し信号を
除去するためのポストフィルタの機能をＳＣＦの一部に
持たせることを最も主要な特徴とする。すなわち、ＳＣ
Ｆの最前段。
最後段をＭＯＳトランジスタを抵抗体として使用するＲ
Ｃアクティブフィルタで構成することにより折返し信号
が生じないことを利用するものである。
Ｃアクティブフィルタで構成することにより折返し信号
が生じないことを利用するものである。
次に従来技術との差異について述べる。従来の技術では
ブリフィルタ、ポストフィルタはＲＣアクティブフィル
タで構成されるために、ＳＣＦの□他にｆ、／２のしゃ
断固波数のブリフィルタ、ポストフィルタが必要であっ
たが、本発明によるフィルタ回路ではｆ、／２のしゃ断
固波数のブリフィルタ、ポストフィルタが不要である点
が従来技術と異なる。
ブリフィルタ、ポストフィルタはＲＣアクティブフィル
タで構成されるために、ＳＣＦの□他にｆ、／２のしゃ
断固波数のブリフィルタ、ポストフィルタが必要であっ
たが、本発明によるフィルタ回路ではｆ、／２のしゃ断
固波数のブリフィルタ、ポストフィルタが不要である点
が従来技術と異なる。
第４図に従来のＳＣＦ回路の振幅の周波数特性を示す、
縦軸は振幅、横軸は周波数およびクロック周波数を示す
、ブリフィルタ、ポストフィルタはＲＣアクティブフィ
ルタで構成されるので、ＳＣＦ回路の複雑化を避けるた
めにしゃ断固波数はｆ、／２が用いられる。第４図にお
いて、ＳｌはＳＣＦ特性、Ｓ２はブリフィルタとポスト
フィルタの特性、Ｓ３はイメージを示す。
縦軸は振幅、横軸は周波数およびクロック周波数を示す
、ブリフィルタ、ポストフィルタはＲＣアクティブフィ
ルタで構成されるので、ＳＣＦ回路の複雑化を避けるた
めにしゃ断固波数はｆ、／２が用いられる。第４図にお
いて、ＳｌはＳＣＦ特性、Ｓ２はブリフィルタとポスト
フィルタの特性、Ｓ３はイメージを示す。
本発明によるＳＣＦ回路の振幅の周波数特性を第５図に
示す。縦軸は振幅、横軸は周波数およびクロック周波数
を示す。本発明によるＳＣＦ回路は、メインの特性のＳ
ＣＦの少なくとも最前段と最後段の一次あるいは二次の
ブロックをＭＯＳトランジスタを抵抗体とするアナログ
フィルタで構成する。メインのＳＣＦに要求される次数
と同一の次数で全フィルタが実現できる。
示す。縦軸は振幅、横軸は周波数およびクロック周波数
を示す。本発明によるＳＣＦ回路は、メインの特性のＳ
ＣＦの少なくとも最前段と最後段の一次あるいは二次の
ブロックをＭＯＳトランジスタを抵抗体とするアナログ
フィルタで構成する。メインのＳＣＦに要求される次数
と同一の次数で全フィルタが実現できる。
本発明によるＳＣＦ回路（スイッチトキャパシタフィル
タ回路）を第１図に示す。第１図において、ｌは信号入
力端子、２は信号出力端子、１２はＭＯＳＦＥＴを抵抗
体とするアナログフィルタで、ゲート・ソース間のバイ
アス電圧較正回路としての抵抗値較正回路１３により所
要の抵抗値に設定される。１４はＳＣＦブロック（スイ
ッチトキャパシタフィルタブロック）である、上記のＭ
ＯＳＦＥＴのドレイン・ソース間の非飽和領域を抵抗体
として使用するアナログフィルタは、ＭＯＳＦＥＴのゲ
ート・ソース間のバイアス電圧によりかなりの精度でド
レイン・ソース間の抵抗が決まることを利用したもので
、ＭＯＳＦＥＴは電圧制御形抵抗（Ｖｏｌｔａｇｅ−Ｃ
ｏｎｔｒｏｌｌｅｄ Ｒｅ５ｉｓｔｏｒ）として動作す
る。このゲート・ソース間のバイアス電圧を設定する方
法に、間接的に行なう方法と直接的に行なう方法とがあ
る。間接的に行なう方法では、ＩＣチップ上に所要のメ
インフィルタとともにメインフィルタのＲｅ積と同じ比
を持つＲＣを使用してリファレンスのフィルタあるいは
発振器を作る。そして外部から基準となるクロック信号
ヲ入力し、リファレンスフィルタの出力信号あるいは発
振器の発振周波数と基準クロックの位相を比較すること
により、リファレンスフィルタ、発振器のＲＣの値さら
にメインフィルタのＲＣの値を補正する方法である。直
接的にバイアス電圧を設定する方法にはメインフィルタ
の動作を中断する方法とＭＯＳＦＥＴを複数用意して交
互に使用する方法とがある。
タ回路）を第１図に示す。第１図において、ｌは信号入
力端子、２は信号出力端子、１２はＭＯＳＦＥＴを抵抗
体とするアナログフィルタで、ゲート・ソース間のバイ
アス電圧較正回路としての抵抗値較正回路１３により所
要の抵抗値に設定される。１４はＳＣＦブロック（スイ
ッチトキャパシタフィルタブロック）である、上記のＭ
ＯＳＦＥＴのドレイン・ソース間の非飽和領域を抵抗体
として使用するアナログフィルタは、ＭＯＳＦＥＴのゲ
ート・ソース間のバイアス電圧によりかなりの精度でド
レイン・ソース間の抵抗が決まることを利用したもので
、ＭＯＳＦＥＴは電圧制御形抵抗（Ｖｏｌｔａｇｅ−Ｃ
ｏｎｔｒｏｌｌｅｄ Ｒｅ５ｉｓｔｏｒ）として動作す
る。このゲート・ソース間のバイアス電圧を設定する方
法に、間接的に行なう方法と直接的に行なう方法とがあ
る。間接的に行なう方法では、ＩＣチップ上に所要のメ
インフィルタとともにメインフィルタのＲｅ積と同じ比
を持つＲＣを使用してリファレンスのフィルタあるいは
発振器を作る。そして外部から基準となるクロック信号
ヲ入力し、リファレンスフィルタの出力信号あるいは発
振器の発振周波数と基準クロックの位相を比較すること
により、リファレンスフィルタ、発振器のＲＣの値さら
にメインフィルタのＲＣの値を補正する方法である。直
接的にバイアス電圧を設定する方法にはメインフィルタ
の動作を中断する方法とＭＯＳＦＥＴを複数用意して交
互に使用する方法とがある。
第１図に示すＭＯＳＦＥＴを抵抗体とするアナログフィ
ルタ１２．抵抗値較正回路１３の構成例として、「回路
およびシステムに関するアイ・イー・イー・イー会報、
ＣＡＳ−２９巻、５号、１９８２年５月（１８Ｅ１！
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳＡ
ＮＤ ＳＹＳＴＥＭＳ、ｖｏｌ、ＣＡＳ−２９，Ｎｏ５
．ＭａＶ １９８２）Ｊに記載されたものがある。以下
、この構成例をスイッチトレジスタフィルタ（Ｓ ＲＦ
）という。このスイッチトレジスタフィルタを構成する
抵抗体を第２図に示す。同図において、１５は抵抗体と
してのＦＥ７１８．１９のスイッチングを行なうアナロ
グスイッチ（ＡＳ） 、１６．１７は抵抗端子、２０．
２１はバイアス電圧保持コンデンサ、２２はドレイン接
続端子、２３はゲート接続端子、２４はソース接続端子
、２５はバイアス電圧設定回路としてのゲート・ソース
間電圧設定回路（プリチェーン回路）であり、プリチェ
ーン回路２５は第１図の抵抗値較正回路１３に相当する
。ＳＲＦは、第９図に示す抵抗３を第２図の回路で置き
換えたものであり、本発明によるスイッチトキャパシタ
フィルタ回路の最前段および最後段を構成するアナログ
フィルタ１２となるものである。また、第９図の容量４
は容量値を決めるコンデンサである。
ルタ１２．抵抗値較正回路１３の構成例として、「回路
およびシステムに関するアイ・イー・イー・イー会報、
ＣＡＳ−２９巻、５号、１９８２年５月（１８Ｅ１！
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳＡ
ＮＤ ＳＹＳＴＥＭＳ、ｖｏｌ、ＣＡＳ−２９，Ｎｏ５
．ＭａＶ １９８２）Ｊに記載されたものがある。以下
、この構成例をスイッチトレジスタフィルタ（Ｓ ＲＦ
）という。このスイッチトレジスタフィルタを構成する
抵抗体を第２図に示す。同図において、１５は抵抗体と
してのＦＥ７１８．１９のスイッチングを行なうアナロ
グスイッチ（ＡＳ） 、１６．１７は抵抗端子、２０．
２１はバイアス電圧保持コンデンサ、２２はドレイン接
続端子、２３はゲート接続端子、２４はソース接続端子
、２５はバイアス電圧設定回路としてのゲート・ソース
間電圧設定回路（プリチェーン回路）であり、プリチェ
ーン回路２５は第１図の抵抗値較正回路１３に相当する
。ＳＲＦは、第９図に示す抵抗３を第２図の回路で置き
換えたものであり、本発明によるスイッチトキャパシタ
フィルタ回路の最前段および最後段を構成するアナログ
フィルタ１２となるものである。また、第９図の容量４
は容量値を決めるコンデンサである。
このスイッチトレジスタフィルタはＦＥ７１８．１９の
ゲート・ソース間にバイアス電圧をかけ、バイアス電圧
によって決定されるドレイン・ソース間の抵抗領域をＲ
Ｃアクティブフィルタの抵抗として使用するものである
。抵抗端子１６．１７からみればＦＥＴが入れ換わって
も常に同電圧でバイアスされた抵抗が見え、スイッチト
レジスタフィルタは連続時間系フィルタとして扱える。
ゲート・ソース間にバイアス電圧をかけ、バイアス電圧
によって決定されるドレイン・ソース間の抵抗領域をＲ
Ｃアクティブフィルタの抵抗として使用するものである
。抵抗端子１６．１７からみればＦＥＴが入れ換わって
も常に同電圧でバイアスされた抵抗が見え、スイッチト
レジスタフィルタは連続時間系フィルタとして扱える。
第２図のスイッチトレジスタ（Ｓ Ｒ）回路は、ＦＥＴ
のバイアス電圧を設定するプリチェーン回路とＦＥＴを
プリチューン回路とフィルタ回路に交互に入れ換えるス
イッチング回路より構成される。
のバイアス電圧を設定するプリチェーン回路とＦＥＴを
プリチューン回路とフィルタ回路に交互に入れ換えるス
イッチング回路より構成される。
プリチューン回路は、ＳＲＦの等価抵抗をＲとすれば、
ＦＥＴの抵抗値がＲとなるようにゲート・ソース間電圧
Ｖ。を規定する。
ＦＥＴの抵抗値がＲとなるようにゲート・ソース間電圧
Ｖ。を規定する。
プリチューン回路をスイッチトキャパシタ（ＳＣ）積分
器で構成した場合を第３図に示す。同図において、２５
はＦＥＴ、２６はバイアス電圧保持容量、２７は標本化
容量、２８は積分容量、２９はアナログスイッチであり
、Ｖｓｔは基準直流電圧である。同図において、ＳＣ積
分器は演算増幅器５とコンデンサ２７．２８とアナログ
スイッチ（ＡＳ）２９とから成る。第３図において、Ｓ
Ｃ積分器の出力電圧ｖ０が一定になった時、すなわちＦ
ＥＴ１Ｂ、１９のゲート・ソース間電圧ＶＣＳが一定に
なった時、ＦＥＴ１Ｂ、１９の等価抵抗Ｒｖｔ＋と上記
ＳＣ積分器の抵抗Ｒｒｔ。が等しくなる。この時、 Ｒｖｔｔ＝ Ｒｖｔｏ＝ Ｉ ／ Ｃｏ ° ｆ
−となり、等価抵抗値は標本化容量Ｃｕとクロック
周波数ｆ、で決定することができる。
器で構成した場合を第３図に示す。同図において、２５
はＦＥＴ、２６はバイアス電圧保持容量、２７は標本化
容量、２８は積分容量、２９はアナログスイッチであり
、Ｖｓｔは基準直流電圧である。同図において、ＳＣ積
分器は演算増幅器５とコンデンサ２７．２８とアナログ
スイッチ（ＡＳ）２９とから成る。第３図において、Ｓ
Ｃ積分器の出力電圧ｖ０が一定になった時、すなわちＦ
ＥＴ１Ｂ、１９のゲート・ソース間電圧ＶＣＳが一定に
なった時、ＦＥＴ１Ｂ、１９の等価抵抗Ｒｖｔ＋と上記
ＳＣ積分器の抵抗Ｒｒｔ。が等しくなる。この時、 Ｒｖｔｔ＝ Ｒｖｔｏ＝ Ｉ ／ Ｃｏ ° ｆ
−となり、等価抵抗値は標本化容量Ｃｕとクロック
周波数ｆ、で決定することができる。
次に回路設計例について説明する。ＳＣＦの伝達関数は
２関数で表わされる。一方、アナログフィルタの伝達関
数はＳ関数で表わされ、アナログフィルタからＳＣＦを
構成するにはＳ関数をＬＤ■変換あるいは双一次変換で
２関数に変換する。
２関数で表わされる。一方、アナログフィルタの伝達関
数はＳ関数で表わされ、アナログフィルタからＳＣＦを
構成するにはＳ関数をＬＤ■変換あるいは双一次変換で
２関数に変換する。
こうして２関数で表わされた伝達関数は一次あるいは二
次のブロックの縦続、並列接続で表わすことができる。
次のブロックの縦続、並列接続で表わすことができる。
フィルタを二次のブロックに分割した場合、各ブロック
内のフィルタの急峻度を表わすＱの値は様々であり、Ｑ
の高いフィルタ、Ｑの低いフィルタが存在し、全体とし
て所要のフィルタ特性が実現される。
内のフィルタの急峻度を表わすＱの値は様々であり、Ｑ
の高いフィルタ、Ｑの低いフィルタが存在し、全体とし
て所要のフィルタ特性が実現される。
実施例として、九次の低域通過フィルタ（ＬＰＦ）の伝
達関数Ｆ （ｓ）を次式に示す。
達関数Ｆ （ｓ）を次式に示す。
ｓ” ＋ （２９２３，８０）”
ｓ” ＋ （１５５５，７２）”
Ｓｔ＋ （１１５４，７０）”
ｓ” 十（１０１５，４３） ”
全体のフィルタは二次あるいは一次のブロックで構成さ
れているが、これらの中でＱの低い一次セクションを最
前段に、Ｑ＝０．５７のセクションを最後段にもってき
て、ＦＥＴの抵抗領域を抵抗体として用いるスイッチト
レジスタフィルタ構成にして、残りのＳＣＦブロックを
挟む構成にする。この九次のスイッチトキャパシタ低域
通過フィルタ（ＳＣＬＰＦ）の構成例を第６図、第７図
に示す。第６図は従来形のＳＣＦ回路の構成、第７図は
本発明によるＳＣＦ回路の構成を示す、第６図、第７図
において、３０はブリフィルタ、３１は九次ＳＣＦブロ
ック、３２はポストフィルタ、３３は一次セクション、
３４はＱ＝０．７９のセクション、３５はＱ＝１．３５
のセクション、３６はＱ＝４．１５のセクション、３７
はＱ＝０．５７のセクションであり、３４〜３６はＳＣ
Ｆブロックを構成する。このように、メインの九次の特
性で全体のフィルタが構成できる。フィルタの全体の特
性はＱの大きいブロック、すなわちＳＣＦブロックの特
性で決定されるために、従来同様、高精度のフィルタが
実現できる。ＳＣＦはクロック周波数で周波数特性を可
変できることは周知であるが、スイッチトレジスタフィ
ルタもバイアス回路のスイッチトキャパシタ積分器のク
ロック周波数を変化させることにより周波数特性可変の
フィルタが実現できる。従って、周波数特性固定のフィ
ルタのみならず、周波数特性可変のフィルタも実現でき
る。
れているが、これらの中でＱの低い一次セクションを最
前段に、Ｑ＝０．５７のセクションを最後段にもってき
て、ＦＥＴの抵抗領域を抵抗体として用いるスイッチト
レジスタフィルタ構成にして、残りのＳＣＦブロックを
挟む構成にする。この九次のスイッチトキャパシタ低域
通過フィルタ（ＳＣＬＰＦ）の構成例を第６図、第７図
に示す。第６図は従来形のＳＣＦ回路の構成、第７図は
本発明によるＳＣＦ回路の構成を示す、第６図、第７図
において、３０はブリフィルタ、３１は九次ＳＣＦブロ
ック、３２はポストフィルタ、３３は一次セクション、
３４はＱ＝０．７９のセクション、３５はＱ＝１．３５
のセクション、３６はＱ＝４．１５のセクション、３７
はＱ＝０．５７のセクションであり、３４〜３６はＳＣ
Ｆブロックを構成する。このように、メインの九次の特
性で全体のフィルタが構成できる。フィルタの全体の特
性はＱの大きいブロック、すなわちＳＣＦブロックの特
性で決定されるために、従来同様、高精度のフィルタが
実現できる。ＳＣＦはクロック周波数で周波数特性を可
変できることは周知であるが、スイッチトレジスタフィ
ルタもバイアス回路のスイッチトキャパシタ積分器のク
ロック周波数を変化させることにより周波数特性可変の
フィルタが実現できる。従って、周波数特性固定のフィ
ルタのみならず、周波数特性可変のフィルタも実現でき
る。
第８図に（１）式のフィルタの振幅周波数特性を示す。
同図で、縦軸は減衰量、横軸は周波数であり、実線の曲
線３１０は（１）式の伝達関数の計算値を示し、点線の
曲線Ｓ２０は第７図における最前段の一部セクションと
最後段のＱ＝０．５７セクシヨンをＳＲＦで置き換えた
場合の値を示す。第８図に示すように、低Ｑのセクショ
ンをＭＯＳ Ｆ ＥＴのフィルタで置換しても帯域内の
特性にはほとんど影響を与えない。
線３１０は（１）式の伝達関数の計算値を示し、点線の
曲線Ｓ２０は第７図における最前段の一部セクションと
最後段のＱ＝０．５７セクシヨンをＳＲＦで置き換えた
場合の値を示す。第８図に示すように、低Ｑのセクショ
ンをＭＯＳ Ｆ ＥＴのフィルタで置換しても帯域内の
特性にはほとんど影響を与えない。
以上説明したように本発明は、従来必要であった連続時
間系フィルタのブリフィルタとポストフィルタの役割を
ＳＣＦ内の一部のブロックに持たせたことにより、従来
回路で必要であったアナログのブリフィルタとポストフ
ィルタが不要となり、従ってＳＣＦのモノリシックＩＣ
化でチップ面積を大幅に占めていた従来のＲＣアクティ
ブフィルタが不要になり、従来におけるスイッチトキャ
パシタフィルタブロックと同次数でスイッチトキャパシ
タフィルタ回路が実現でき、アクティブフィルタの抵抗
体もＭＯＳＦＥＴで構成できるので、回路規模を大幅に
低減できる。特にオーディオ周波数帯のフィルタを構成
する際にこの効果は顕著である。
間系フィルタのブリフィルタとポストフィルタの役割を
ＳＣＦ内の一部のブロックに持たせたことにより、従来
回路で必要であったアナログのブリフィルタとポストフ
ィルタが不要となり、従ってＳＣＦのモノリシックＩＣ
化でチップ面積を大幅に占めていた従来のＲＣアクティ
ブフィルタが不要になり、従来におけるスイッチトキャ
パシタフィルタブロックと同次数でスイッチトキャパシ
タフィルタ回路が実現でき、アクティブフィルタの抵抗
体もＭＯＳＦＥＴで構成できるので、回路規模を大幅に
低減できる。特にオーディオ周波数帯のフィルタを構成
する際にこの効果は顕著である。
また、従来はブリフィルタ、ポストフィルタの特性を決
定されていたスイッチトキャパシタフィルタのクロック
周波数を信号最高周波数の２倍以上の任意の値に設定で
きる効果もある。
定されていたスイッチトキャパシタフィルタのクロック
周波数を信号最高周波数の２倍以上の任意の値に設定で
きる効果もある。
第１図は本発明によるスイッチトキャパシタフィルタ回
路を示す系統図、第２図はスイッチトレジスタフィルタ
を構成する抵抗体を示す回路図、第３図はゲート・ソー
ス間電圧設定回路を示す回路図、第４図は従来のスイッ
チトキャパシタフィルタ回路の振幅対周波数特性を示す
グラフ、第５図は本発明によるスイッチトキャパシタフ
ィルタ回路の振幅対周波数特性を示すグラフ、第６図は
九次のフィルタの従来構成例を示す構成図、第７図は九
次のフィルタの本発明による構成例を示す構成図、第８
図は第７図の構成例による周波数特性と設計特性とを比
較したグラフ、第９図は従来のスイッチトキャパシタフ
ィルタ回路を構成するＲＣアクティブ低域通過フィルタ
を示す回路図、第１０図はスイッチトキャパシタ積分器
を示す回路図、第１１図は従来のスイッチトキャパシタ
フィルタ回路を示す系統図である。 １・・・信号入力端子、２・・・信号出力端子、１２・
・・アナログフィルタ、１３・・・抵抗値較正回路、１
４・・・ＳＣＦブロック、１４１〜１４４・・・ＳＣＦ
セクション。
路を示す系統図、第２図はスイッチトレジスタフィルタ
を構成する抵抗体を示す回路図、第３図はゲート・ソー
ス間電圧設定回路を示す回路図、第４図は従来のスイッ
チトキャパシタフィルタ回路の振幅対周波数特性を示す
グラフ、第５図は本発明によるスイッチトキャパシタフ
ィルタ回路の振幅対周波数特性を示すグラフ、第６図は
九次のフィルタの従来構成例を示す構成図、第７図は九
次のフィルタの本発明による構成例を示す構成図、第８
図は第７図の構成例による周波数特性と設計特性とを比
較したグラフ、第９図は従来のスイッチトキャパシタフ
ィルタ回路を構成するＲＣアクティブ低域通過フィルタ
を示す回路図、第１０図はスイッチトキャパシタ積分器
を示す回路図、第１１図は従来のスイッチトキャパシタ
フィルタ回路を示す系統図である。 １・・・信号入力端子、２・・・信号出力端子、１２・
・・アナログフィルタ、１３・・・抵抗値較正回路、１
４・・・ＳＣＦブロック、１４１〜１４４・・・ＳＣＦ
セクション。
Claims (1)
- スイッチトキャパシタフィルタブロックと初段もしくは
終段又は初段と終段の両方に使用され次数が一次以上の
アナログフィルタとから成る次数二次以上のスイッチト
キャパシタフィルタ回路において、前記アナログフィル
タは、容量値を決めるコンデンサと、抵抗体としてのＭ
ＯＳトランジスタと、このＭＯＳトランジスタのゲート
・ソース間のバイアス電圧を保持するコンデンサと、前
記ＭＯＳトランジスタのスイッチングを行なうスイッチ
回路と、前記ＭＯＳトランジスタのゲート・ソース間に
所要のバイアスを与えるバイアス電圧設定回路とから構
成されることを特徴とするスイッチトキャパシタフィル
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31333987A JPH01155709A (ja) | 1987-12-11 | 1987-12-11 | スイツチトキヤパシタフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31333987A JPH01155709A (ja) | 1987-12-11 | 1987-12-11 | スイツチトキヤパシタフイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155709A true JPH01155709A (ja) | 1989-06-19 |
Family
ID=18040054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31333987A Pending JPH01155709A (ja) | 1987-12-11 | 1987-12-11 | スイツチトキヤパシタフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155709A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312014A (ja) * | 1991-04-11 | 1992-11-04 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタおよびその回路 |
| JP2005024758A (ja) * | 2003-06-30 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 素子基板及び発光装置 |
-
1987
- 1987-12-11 JP JP31333987A patent/JPH01155709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312014A (ja) * | 1991-04-11 | 1992-11-04 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタおよびその回路 |
| JP2005024758A (ja) * | 2003-06-30 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 素子基板及び発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007754B1 (ko) | 아날로그 회로 | |
| CA1159909A (en) | Switched-capacitor interpolation filter | |
| KR930007299B1 (ko) | 반도체 집적회로 | |
| US5220286A (en) | Single ended to fully differential converters | |
| US4806874A (en) | Switched capacitor amplifier circuit | |
| US20100289567A1 (en) | Filter circuit and communication device | |
| Gregorian et al. | CMOS switched-capacitor filters for a PCM voice CODEC | |
| US4626808A (en) | Electrical filter circuit for processing analog sampling signals | |
| US4498063A (en) | Switched capacitor filter having a reduced capacitance | |
| CA1159910A (en) | Switched-capacitor cosine filter | |
| USRE35379E (en) | Completely differential filter with switched condensers using CMOS operational amplifiers with no common-mode feedback | |
| WO1985001623A1 (en) | Switched capacitor circuits | |
| CN109450402A (zh) | 十四阶开关电容带通滤波器 | |
| Hughes et al. | An 8 MHz, 80 Ms/s switched-current filter | |
| JPH0846488A (ja) | 切換コンデンサ回路およびそれを用いた切換コンデンサ・フィルター | |
| US4306197A (en) | Switched-capacitor elliptic filter | |
| Chiu et al. | Single-capacitor MOSFET-C integrator using OTRA | |
| JPH01155709A (ja) | スイツチトキヤパシタフイルタ回路 | |
| US5528179A (en) | Constant capacitance prgrammable transconductance input stage | |
| US4600904A (en) | Broken loop switched capacitor high pass filter | |
| US4677322A (en) | Frequency comparator circuits | |
| Fleischer et al. | An NMOS analog building block for telecommunication applications | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| Durham et al. | Low distortion VLSI compatible self-tuned continuous-time monolithic filters |