JPH01158508A - 直接ディジタル制御のロジック検証方法 - Google Patents

直接ディジタル制御のロジック検証方法

Info

Publication number
JPH01158508A
JPH01158508A JP62316062A JP31606287A JPH01158508A JP H01158508 A JPH01158508 A JP H01158508A JP 62316062 A JP62316062 A JP 62316062A JP 31606287 A JP31606287 A JP 31606287A JP H01158508 A JPH01158508 A JP H01158508A
Authority
JP
Japan
Prior art keywords
output
change
logic
input
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62316062A
Other languages
English (en)
Inventor
Kazuo Sakaguchi
坂口 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP62316062A priority Critical patent/JPH01158508A/ja
Publication of JPH01158508A publication Critical patent/JPH01158508A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は原動機製品等の直接ディジタル制御に適用され
る直接ディジタル制御のロジック検証方法に関する。
〔従来の技術〕
従来は、直接ディジタル制御装置による実時間処理中に
、ペンレコーダあるいはCRT付き保守用装置などによ
シ、直接ディジタル制御のロジック検証を行なうように
なされていた。
〔発明が解決しようとする問題点〕
前記の如く、従来、−船釣に用いられていた直接ディジ
タル制御装置による実時間処理中にロジック検証を行う
装置は、次のような問題点がある。
(1)実時間処理中には、入力値をタイミング良く任意
の値に変更することが困難である。
(2)  出力結果を記録するために、配線換えやペン
レコーダの準備などが必要である。
(3)  ロジック内のタイマ設定など、実時間を要し
ないと検証できないものがある。
本発明の課題は、上記従来の問題点を解消できる直接デ
ィジタル制御のロジック検証方法を提供することである
〔問題点を解決するための手段〕
本発明による直接ディジタル制御のロジック検証方法は
、制御ロジック図をグラフィックCRTに作画1表示し
、前記作画1表示された制御ロジツク図を解釈して演算
処理し、ロジック演算のシミュレーションを行ない、初
期値および途中変化させる値を入力し、初期状態からの
一定時間の各出力値の変化を保存し、シミニレ−ジョン
終了後。
結果をグラフ1:tl力することを特徴とする。
〔作用〕
本発明方法によれば、制御ロジック図がグラフィックC
RTに表示でき、制御ロジック図を解釈して演算を行い
、高速でロジックシミエレーシマンが実行され、設定さ
れた入力値を用いて演算し、指定された入力点について
は途中で変化させることが可能であシ、各演算周期での
全出力点の値を記憶しておき、出力値が途中で変化した
ものを抽出してグラフに表示できる。これによシ、入力
値の固定、途中変化および変化のタイミングが任意に設
定できる。また、出力値の変化の時間的ずれなどがグラ
フ出力によシ識別でき、綿密なロジック検証が可能とな
る。
〔実施例〕
第1図は本発明の一実施例の処理系統図であシ、ロジッ
ク図データ1および入力値データ2は。
入力処理部3で読み込まれ記憶される。また、入力値デ
ータ2は入力変化情報4によシ、特定の時点で特定の入
力値が変化する。演算プログラム5は、ロジック図デー
タ1と入力値データ2を参照しながら出力値データ6を
演算して更新し、出力値記憶部7に結果を記録すること
を繰返す。一定回数終了後、出力値記憶部7から途中変
化した出力点を抽出し、出力グラ78に出力する。
〔発明の効果〕
本発明方法によれば、初期状態として、静定状態の入力
値を設定することによシ、実時間の制御演算と等価な演
算を高速で行なうことができ、可視化された出力結果に
よシ、ロジックの正当性の検証が行える。
【図面の簡単な説明】
第1図は本発明の一実施例の直接ディジタル制御のロジ
ック検証方法を示す処理系統図である。 1・・・ロジック図データ、2・・・入力値データ、3
・・・入力処理部、4・・・入力変化情報、5・・・演
算プロダラム、6・・・出力値データ、7・・・出力値
記憶部。 8・・・出力グラフ。 出願人代理人 弁理士  鈴 江 武 金弟1 図

Claims (1)

    【特許請求の範囲】
  1. 制御ロジック図をグラフィックCRTに作画、表示し、
    前記作画、表示された制御ロジック図を解釈して演算処
    理し、ロジック演算のシミュレーションを行ない、初期
    値および途中変化させる値を入力し、初期状態からの一
    定時間の各出力値の変化を保存し、シミュレーション終
    了後、結果をグラフ出力することを特徴とする直接ディ
    ジタル制御のロジック検証方法。
JP62316062A 1987-12-16 1987-12-16 直接ディジタル制御のロジック検証方法 Pending JPH01158508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62316062A JPH01158508A (ja) 1987-12-16 1987-12-16 直接ディジタル制御のロジック検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62316062A JPH01158508A (ja) 1987-12-16 1987-12-16 直接ディジタル制御のロジック検証方法

Publications (1)

Publication Number Publication Date
JPH01158508A true JPH01158508A (ja) 1989-06-21

Family

ID=18072837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62316062A Pending JPH01158508A (ja) 1987-12-16 1987-12-16 直接ディジタル制御のロジック検証方法

Country Status (1)

Country Link
JP (1) JPH01158508A (ja)

Similar Documents

Publication Publication Date Title
DE3751192D1 (de) Grafiksystem zum Modellieren eines Prozesses und dazugehöriges Verfahren.
JPH01158508A (ja) 直接ディジタル制御のロジック検証方法
JP2508620B2 (ja) 論理回路シミュレ―ション装置
JPS5472909A (en) Recording method for program passing trace of electronic switchboard
JP2731572B2 (ja) 論理シミュレーション方式
JPH0821043B2 (ja) シミュレーション方法
JPH0458303A (ja) プログラマブルコントローラ
JPH0731309Y2 (ja) シミュレ−ション機能を備える情報処理装置
JPH01173109A (ja) シーケンサ用プログラムのシミュレーション装置
JPS63291170A (ja) シミユレ−タ
JPS63250765A (ja) シミユレ−シヨン実行同時表示方式
JPH02242440A (ja) 命令トレース回路
JPH04117573A (ja) 解析シミュレーションシステム
JPS63282885A (ja) シミュレ−ション動画描画方式
JP2788728B2 (ja) 命令実行シミュレート学習装置
JPH01177140A (ja) ソフトウェアシミュレータ
JPH01229328A (ja) 擬似タイマ制御方式
JPS63197264A (ja) シミユレ−タ
JPS62135958A (ja) シミユレ−シヨン方式
JPS627550B2 (ja)
JPH03116245A (ja) 命令性能測定装置
JPS61238080A (ja) 運転訓練シミユレ−タシステム
JPH04184542A (ja) マイクロプログラム網羅率測定方式
JPS59140556A (ja) 表示制御方式
JPH03268031A (ja) ベクトルプロセッサの試験方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040116

A61 First payment of annual fees (during grant procedure)

Effective date: 20040129

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees