JPH01159717A - 電子装置の電波放出防止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第１０図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例 （ａ）一実施例の説明（第２図、第３図）（６）他の実
施例の説明（第４図、第５図）（Ｃ）別の実施例の説明 （第６図、第７図、第８図、第９図） 発明効果 〔概要〕 プロセッサのアドレスバスに接続されたコネクタから有
害電波が放出されるのを防止するための電子装置の電波
放出防止方式に関し、 外部に放出される電波レベルを低（することを目的とし
、 プロセッサのアドレスバスに、外部装置接続用コネクタ
を有する電子装置において、該アドレスバスと該コネク
タとを切離す切離し部を設け、該切離し部は該コネクタ
に外部装置が接続されていないことを示す指示に応じて
、該アドレスバスと該コネクタとを切離す。

〔産業上の利用分野〕

本発明は、プロセッサのアドレスバスに接続されたコネ
クタから有害電波が放出されるのを防止するための電子
装置の電波放出防止方式に関する。

プロセッサを用いた電子装置は、パーソナルコンピュー
タ、デイスプレィ、プリンタ等広く利用されている。

このような電子装置では、増設メモリ（ＲＡＭ、ＲＯＭ
）等外部装置接続用のコネクタを有しているが、コネク
タは装置外部に露出しているため、不要電波の発生源と
なるおそれがあり、その対策が望まれている。

〔従来の技術〕

第１０図は従来技術の説明図である。

第１０図（Ａ）に示すように、プリンタ等の電子装置本
体１にはプロセッサ（ＣＰＵという）１０のアドレスバ
ス１２に種々の回路が接続され、増設ユニット（増設Ｒ
ＯＭカートリッジ等）２が増設できるものは、接続のた
めのコネクタ１１が接続される。

例えば、プリンタでは、標準外の文字フォントカートリ
ッジが増設ユニット２として、増設できる。

このコネクタ１１は装置の外部に露出しており、ＣＰＵ
ｌ０を有するプリント板からアドレスバス１２を延長し
て接続される。

〔発明が解決しようとする問題点〕

このような電子装置では、近年プロセッサの処理能力の
向上に伴い、アドレスバス１２上のアドレスの切換えも
高速化されており、アドレスバス１２では高周波のアド
レス信号が存在している。

一方、増設ユニット２は、必ず接続されるものではなく
、接続されない場合もある。

アドレスバス１２はコネクタ１１に接続されているので
、増設ユニット２の接続／未接続にかかわらず、コネク
タ１１端にアドレス信号が出力される。

このため、増設ユニット２が接続されている時は、増設
ユニット２自体がシールドとなり、有害電波の放出は生
じないが、増設ユニット２が接！されていない場合は、
第１０図（Ｂ）に示す如く、コネクタ１１端が剥き出し
となり、アドレス信号のスイッチングがそのまま電波と
なり外部に出力されてしまうという問題が生じていた。

近年、係る有害電波による悪影客防止の意味で、有害電
波に対する規格も厳しくなっており、係る有害電波の放
出を防止することが求められている。

本発明は、外部に放出される電波レベルを低くすること
のできる電子装置の電波放出防止方式を提供することを
目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図である。

図中、第１０図で示したものと同一のものは同一の記号
で示してあり、１３は切離し部であり、アドレスバス１
２とコネクタ１１とを切離すものであり、コネクタ１１
に外部装置が接続されていないことを示す指示に応じて
、アドレスバス１２とコネクタ１１とを電気的に切離す
ものである。

〔作用〕

本発明では、コネクタ１１に外部機器が接続されていな
い場合には、コネクタ１１がアドレスバス１２から切り
離されるので、コネクタ１１端に高周波アドレス信号が
出力されず、コネクタ１１からの電波放出を防止できる
。

又、−ｉにコネクタ１１は装置フレームに設けられるた
め、ＣＰＵｌ０のプリント板からアドレスバス１２を延
長して接続するが、係るプリント仮に切離し部１３を設
ければ、アドレスバス１２の総延長が短くなり、アドレ
スバス１２がアンテナとなって有害電波が放出されるの
を最小限にできる。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図であり、第３図は本発
明の一実施例処理フロー図である。

第２図中、第１図及び第１０図で示したものと同一のも
のは同一の記号で示してあり、１３ａはアドレスバスバ
ッファであり、イネーブル信号によって電気的にイネー
ブルとなるものである。

次に、第３図を用いて動作を説明する。

先づ、増設ＲＯＭ２の先頭番地には必ず“Ｏ”のデータ
を書き込んでおく等の決められたフォーマツティングを
しておく。

ここで、図示しないデータバスはプルアップ（Ｆｕｌｌ
　Ｕｐ）にしておくものとする。

ＣＰＵｌ０はアドレスバスバッファ１３ａめイネーブル
を解除し、アドレスバス１２を介し、アドレスバスバッ
ファ１３ａ１コネクク１１のルートで増設ＲＯＭの先頭
アドレスを出力する。

ＣＰＵ１０は、このアドレス送出に対し、図示しないデ
ータバス上データを取り込み、ＲＯＭ２の先頭番地の内
容をリードする。

リードした内容が“Ｏ”であれば、ＲＯＭ２の先頭番地
のＩＩ　ＯＩＩを読んだことになり、ＲＯＭ２がコネク
タ１１に接続されていると判定し、終了する。

一方、リードした内容が“０°゛でなければ、ＲＯＭ２
がコネクタ１１に接続されていないと判定し、ＣＰＵｌ
０はイネーブル信号をハイとして、アドレスバスバッフ
ァ１３ａをイネーブルとし、コネクタ１１とアドレスバ
ス１２を電気的に接続する。

このようにして、増設ＲＯＭ２をイニシャル動作時に、
その特定アドレスをアクセスすることによって接続の有
無を判定し、切離し制御する。

これによって、コネクタ１１端からの電波放出を押さえ
且つアドレスバスの総延長を短（し、電波レベルを低下
する。

ら）他の実施例の説明 第４図は本発明の他の実施例構成図である。

図中、第１図、第２図及び第１０図で示したものと同一
のものは同一の記号で示してあり、１４はライトボート
であり、ＣＰＵｌ０がアドレスバスバッファ１３ａのイ
ネーブル信号を操作するためのものである。

第２図の実施例では、ＣＰＵｌ０がイネーブル信号を直
接送出しているが、この実施例では、ＣＰＵｌ０がライ
トボート１４のイネーブルオン／オフを書込むことによ
ってアドレスバスバッファ１３ａのイネーブルを制御で
き、ＣＰＵｌ０の負荷を軽減できる。

ＣＰＵｌ０の処理フローは、第３図と同一であり、ＣＰ
Ｕｌ０はライトボート１４の操作により実行できる。

第５図は本発明の更に他の実施例構成図である。

図中、第１図、第２図、第４図及び第１０図で示したも
のと同一のものは同一の記号で示してあり、２０は接地
ラインであり、増設ＲＯＭ２側に設けられるもの、１５
はプルアップ抵抗であり、アドレスバスバッファ１３ａ
のイネーブル端子に接続されたものである。

この例は、ＣＰＵｌ０が増設ＲＯＭ２の接続をチエツク
することなしにアドレスバス１２の切離しを行うもので
ある。

増設ＲＯＭ２がコネクタ１１に接続されてない時は、プ
ルアンプ抵抗１５によって、イネーブル信号が“ハイ”
レベルとなり、アドレスバスバッファ１３μの出力がイ
ネーブルとなり、アドレスバス１２とコネクタ１１とが
電気的に切離される。

一方、増設ＲＯＭ２がコネクタ１１に接続されると、ア
ドレスバスバッファ１３ａのイネーブル信号が、ＲＯＭ
２側の接地ライン２０でグランドレベルとなり、アドレ
スバスバッファ１３ａを介しアドレスバス１２とコネク
タ１１とが接続され、アドレス信号が正常に出力される
。

この構成では１．ＣＰＵ１０のチエツク処理なしに実現
でき、ＣＰＵｌ０の負荷を減少するとともに、ＲＯＭの
みならずＲＡＭであっても実現でき、更に他の外部機器
、ケーブルでも実現できる。

（Ｃ）　　別の実施例の説明 第６図は本発明の別の実施例構成図である。

図中、第２図で示したものと同一のものは同一の記号で
示してあり、２ａ〜２ｎは増設ＲＡＭ（Ｒａｎｄａｍ　
Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）であり、各々容量の異な
るもの、１６は表示器であり、各種の表示を行うもので
ある。

この例では、内部オプションとして拡張メモリを追加す
るプリンタを示し、ユーザーがオプションとして容量の
違うプリント板に実装されたメモ’Ｊ　２　ａ〜２ｎの
内、必要な容量のものをコネクタ１１に接続して使用す
るものである。

この場合も、第２図、第３図等の実施例と同様に増設Ｒ
ＡＭの接続チエツクを行うが、メモリ容量のチエツクに
よって接続／未接続を判定できる。

第７図は本発明の別の実施例処理フロー図である。

電源投入後、ＣＰＵｌ０は動作確認のプログラムを実行
する。

ＣＰＵｌ０は、表示器１６に”ＷＡ　Ｉ　Ｔ”の表示を
行い、図示しない内部ＲＡＭをチエツクする。

内部ＲＡＭのチエツク後オプションのＲＡＭをチエツク
する。

ＣＰｔＪｌｏはアドレスバス１２を介し次々とメモリ゛
アドレスを発し、データをＲＡＭに書込み、次に書込ん
だデータをＲＡＭから読出しチエツクする。

これによって、ＩＭ（メガ）ｂｙｔｅまで正常にリード
／ライトできれば、表示器１６にＩＭｂｙｔｅ　　ＯＫ
と表示し、ＩＭｂｙｔｅのオプションＲＡＭ２ａが正常
に接続されたことを知らしめる。

同様に２Ｍｂ　ｙ　ｔ　ｅまで正常にリード／ライトで
きれば、表示器１６に２Ｍｂｙｔｅ　　ＯＫと表示し、
２ＭｂｙｔｅのオプションＲＡＭ２ｂが正常に接続され
たことを知らしめる。

更に４Ｍｂｙｔｅまで正常にリード／ライＩ・できれば
、表示器１６に４Ｍｂｙｔｅ　　ＯＫと表示し、４Ｍｂ
　ｙ　ｔ　ｅのオプションＲＡＭ２Ｃが正常に接続され
たことを知らしめる。

一方、ＩＭｂｙｔｅも正常にリード／ライトできなけれ
ば、ＷＡＩＴ表示のまま終了し、オプションＲＡＭが正
常に接続されてないことを示す。

この実施例で、オプションを追加した場合に、正常に実
装されたことと、動作が正常であることを表示するよう
にしてオペレータに知らしめることができる。

即ち・拡張メモリでは、メモリが実装されたこと、実装
メモリの容量を表示する。

そして、ＩＭｂｙｔｅで“ＮＯ”の場合には、オプショ
ンメモリが実装されないので、表示はされず、第２図、
第４図又は第５図と同様にコネクタ１１とアドレスバス
１２との切離しが行われる。

第８図は本発明の更に別の実施例構成図、第９図は本発
明の更に別の実施例説明図である。

第８図中、第２図で示したものと同一のものは同一の記
号で示してあり、１７ａ、１７ｂはインターフェイス用
コネクタであり、フレーム一体のコネクタシェルに接続
され、データの受信のためケーブルが接続されるもの、
Ｌ８ａはセントロニクスインターフェイス回路であり、
セントロニクスインターフェイスのためのもの、１８ｂ
はＲ３−２３２Ｃインタ一フエイス回路であり、Ｒ３−
２３２０インターフエイスのためのもの、１９はスライ
ド式とびらであり、コネクタシェルにおいてコネクタ１
７ａ、１７ｂの前面を左右に移動可能なものである。

３　ａｓ　３　ｂは接続ケーブルであり、各々両端にコ
ネクタ３０．３１を有しているものである。

この例は、不要電波の放出は露出コネクタのみならず、
露出された接続ケーブルによっても起ることから、これ
を防止せんとするものである。

即ち、複数のコネクタの内、一つからデータを受信する
プリンタにおいては、ノイズ防止のためコネクタシェル
とフレームを一体化した構造をとっている。

この場合、インターフェイスは２つあるが、使用するの
は１つである。

ところが、交互に使用したりする場合には、第９図（Ａ
）のように使用中のインターフェイスコネクタ１７ｂに
ケーブル３ｂを接続する他に、未使用のインターフェイ
スコネクタ１７ａにもケーブル３ａを接続したままにし
ておくことがある。

この場合、ケーブル３ｂは一端がコネクタ３０でコネク
タ１７ｂに接続され、他端はコネクタ３１でパーソナル
コンピュータ４等のコネクタ４０に接続されるので、ケ
ーブル３ｂのシールド線の両端は図の如（接地され、電
波放出の問題はない。

ところが、未使用のケーブル３ａは、コネクタ３０によ
ってプリンタ１のコネクタ１７ａに接続されており、他
端は開放されている。

従って、ケーブル３ａのシールド線は一端（コネクタ１
７ａ）でのみ接地される。

この時、プリンタ１の内部の接地ＳＧレベルは、特にク
ロック成分によって高周波がのり、シールド線を介しケ
ーブル３ａがアンテナの役目を果し強力な電波を放出し
てしまう。

そこで、この例では、コネクタシェルにスライド式とび
ら１９を設け、例えばコネクタ１７ｂを使用するには、
スライド式とびら１９をコネクタ１７ａを覆うようにス
ライドしなければならない構成とすることによって、同
時に１つのケーブルしかコネクタ１７ａ、１７ｂに接続
できないようにした。

これによって、未使用のケーブルをコネクタに接続した
ままの状態を防止し、不要輻射（電波放出）を防止する
。

又、上述の実施例では、プリンタを例に説明したが、デ
イスプレィ等信のプロセッサを有する電子装置に適用で
き、外部機器も種々のものを用いることができる。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、外部接続用コネク
タに外部機器が接続されない時は、コネクタをアドレス
バスから切り離すので、不要な電波放出を防止できると
いう効果を奏する他に、アドレスバスの総延長が短（な
るので、電波レベルも低減するという効果を奏し、他の
機器等へのを害電波の発生を極力を押えることができる
。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例樽成図、 第３図は本発明の一実施例処理フロー図、第４図、第５
図は本発明の他の実施例構成図、第６図は本発明の別の
実施例構成図、 第７図は本発明の別の実力石側処理フロー図、第８図は
本発明の更に別の実施例構成図、第９図は本発明の更に
別の実施例説明図、第１０図は従来技術の説明図である
。 図中、１・・・電子装置、 １０−・プロセッサ（ＣＰＵ）、 １１・・−コネクタ、 １２−・アドレスバス、 １３−・−切離し部、 ２−・−増設ユニット（外部機器）。 第１図 一臭斑ＪＩｆＩｌ処理フロー図 第３図 第４図 別め衷指＃１１贋成記 第６図

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１０）のアドレスバス（１２）に、外部装
   置接続用コネクタ（１１）を有する電子装置において、 該アドレスバス（１２）と該コネクタ（１１）とを切離
   す切離し部（１３）を設け、 前記切離し部（１３）は、該コネクタ（１１）に外部装
   置が接続されていないことを示す指示に応じて、 該アドレスバス（１２）と該コネクタ（１１）とを切離
   すことを 特徴とする電子装置の電波放出防止方式。