JPH01160009A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01160009A JPH01160009A JP31926487A JP31926487A JPH01160009A JP H01160009 A JPH01160009 A JP H01160009A JP 31926487 A JP31926487 A JP 31926487A JP 31926487 A JP31926487 A JP 31926487A JP H01160009 A JPH01160009 A JP H01160009A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium silicide
- tisix
- tin
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法のうち、電極配線の形成方法に関
し、 ＴｉＳｉｘ膜とデバイスとに悪影響を与えることな（、
ＴｉＳｉｘ膜とＡＩ （アルミニウム）との間にＴｉＮ
膜を介在させることを目的とし、 チタンシリサイド（ＴｉＳｉｘ ） ＩＩ！を重ねた拡
散層の上に絶縁膜を被覆し、該絶縁膜を窓開けして前記
チタンシリサイド膜を電極窓内に露出させる工程、次い
で、前記電極窓内に露出したチタンシリサイド膜にイオ
ン注入してアモルファス化し、アモルファスチタンシリ
サイド膜を形成する工程、次いで、窒素雰囲気中で熱処
理して前記アモルファスチタンシリサイド膜をチタンナ
イトライド（ＴｉＮ）膜に変成する工程が含まれてなる
ことを特徴とする。
し、 ＴｉＳｉｘ膜とデバイスとに悪影響を与えることな（、
ＴｉＳｉｘ膜とＡＩ （アルミニウム）との間にＴｉＮ
膜を介在させることを目的とし、 チタンシリサイド（ＴｉＳｉｘ ） ＩＩ！を重ねた拡
散層の上に絶縁膜を被覆し、該絶縁膜を窓開けして前記
チタンシリサイド膜を電極窓内に露出させる工程、次い
で、前記電極窓内に露出したチタンシリサイド膜にイオ
ン注入してアモルファス化し、アモルファスチタンシリ
サイド膜を形成する工程、次いで、窒素雰囲気中で熱処
理して前記アモルファスチタンシリサイド膜をチタンナ
イトライド（ＴｉＮ）膜に変成する工程が含まれてなる
ことを特徴とする。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、電極配線の形成
方法に関する。
方法に関する。
ＩＣやＬＳＩなどの半導体装置は益々高密度化。
高集積化され、それに伴って電極配線も微細化されてい
るが、電極配線の微細化は配線抵抗の増大をきたし、現
在、この配線抵抗を低下させるための検討が続けられて
いる。
るが、電極配線の微細化は配線抵抗の増大をきたし、現
在、この配線抵抗を低下させるための検討が続けられて
いる。
［従来の技術と発明が解決しようとする問題点］半導体
装置の配線材料として、近年、タングステンシリサイド
、モリブデンシリサイＦ′、白金シリサイドやチタンシ
リサイドなどの高融点金属シリサイドが用いられており
、これは従前からの導電性多結晶シリコンと比べて電気
抵抗が低い利点があるからである。
装置の配線材料として、近年、タングステンシリサイド
、モリブデンシリサイＦ′、白金シリサイドやチタンシ
リサイドなどの高融点金属シリサイドが用いられており
、これは従前からの導電性多結晶シリコンと比べて電気
抵抗が低い利点があるからである。
一方、半導体装置が微細化され、半導体基板内に設ける
不純物拡散層も低濃度な浅い層になるために抵抗の増加
をきたし、その拡散層を低抵抗化するために拡散層にチ
タンシリサイドを重ね合わせた構造とその形成法が提案
されている。それはチタン（Ｔｉ）がシリコン基板や絶
縁膜との密着性が良く、且つ、チタンシリサイド（Ｔｉ
Ｓｉｘ ）はシリサイドの中で最も電気抵抗が低いため
に考案された方式で、そのように構成すれば拡散層を低
抵抗化することができる。
不純物拡散層も低濃度な浅い層になるために抵抗の増加
をきたし、その拡散層を低抵抗化するために拡散層にチ
タンシリサイドを重ね合わせた構造とその形成法が提案
されている。それはチタン（Ｔｉ）がシリコン基板や絶
縁膜との密着性が良く、且つ、チタンシリサイド（Ｔｉ
Ｓｉｘ ）はシリサイドの中で最も電気抵抗が低いため
に考案された方式で、そのように構成すれば拡散層を低
抵抗化することができる。
第２図はそのＴｉＳｉ２を拡散層に重ねて低抵抗化した
メタル拡散層の例を示している。図中、■はｐ型シリコ
ン基板、２はゲート絶縁膜、３はゲート電極、４は絶縁
膜、５はｎ型ソース層、６はｎ型ドレイン層、７はアル
ミニウム（八１）電極配線であるが、ｎ型ソース層５お
よびｎ型ドレイン層６に重ねたＴｉＳｉｘからなるメタ
ルソース層８およびメタルドレイン層９が設けられてお
り、この構成によって拡散層が低抵抗化される。尚、こ
のＴｉＳｉｘ層はシリコン基板にＴｉ膜をスパック法で
被着し、窒素中の５００〜６００°Ｃにおいて高速アニ
ールすると形成される。
メタル拡散層の例を示している。図中、■はｐ型シリコ
ン基板、２はゲート絶縁膜、３はゲート電極、４は絶縁
膜、５はｎ型ソース層、６はｎ型ドレイン層、７はアル
ミニウム（八１）電極配線であるが、ｎ型ソース層５お
よびｎ型ドレイン層６に重ねたＴｉＳｉｘからなるメタ
ルソース層８およびメタルドレイン層９が設けられてお
り、この構成によって拡散層が低抵抗化される。尚、こ
のＴｉＳｉｘ層はシリコン基板にＴｉ膜をスパック法で
被着し、窒素中の５００〜６００°Ｃにおいて高速アニ
ールすると形成される。
ところが、このＴｉＳｉｘとＡＩ電極とのコンタクト（
接続）部（第２図において、１０はコンタクト部を示す
）が問題であり、ＴｉＳｉｘとＡ１とを接触させて温度
４００〜５００℃の低温度でアニール（熱処理）すると
両者が著しく反応して合金化し、そのために近接した拡
散層と基板とのｐｎ接合部が影響され、ｐｎ接合に欠陥
が生じてリーク電流が増大し、且つ、ＴｉＳｉｘと八１
との接触部で接触抵抗が増加すると云う欠点がある。
接続）部（第２図において、１０はコンタクト部を示す
）が問題であり、ＴｉＳｉｘとＡ１とを接触させて温度
４００〜５００℃の低温度でアニール（熱処理）すると
両者が著しく反応して合金化し、そのために近接した拡
散層と基板とのｐｎ接合部が影響され、ｐｎ接合に欠陥
が生じてリーク電流が増大し、且つ、ＴｉＳｉｘと八１
との接触部で接触抵抗が増加すると云う欠点がある。
従って、現在、ＴｉＳｉｘとＡＩとの間に、バリアメタ
ル（拡散防止膜）としてチタンナイトライド（窒化チタ
ン； ＴｉＮ （Ｔｉｔａｎ Ｎ１ｔｒｉｄｅ））膜
を介在させる方法が考案されており、次に、そのＴ ｊ
Ｎ ｌ！Ｊを介在させてＡｌ／ＴｉＮ配線を形成する従
来の形成方法を説明する。
ル（拡散防止膜）としてチタンナイトライド（窒化チタ
ン； ＴｉＮ （Ｔｉｔａｎ Ｎ１ｔｒｉｄｅ））膜
を介在させる方法が考案されており、次に、そのＴ ｊ
Ｎ ｌ！Ｊを介在させてＡｌ／ＴｉＮ配線を形成する従
来の形成方法を説明する。
第３図（ａｌ〜（ｇ＋はメタル拡散層にＡｌ／ＴｉＮ配
線を接続する従来の形成方法の工程順断面図を示してお
り、順を追って説明すると 第３図（ａｌ参照；まず、ｐ型シリコン基板１１上に公
知のＬＯＣＯ３法によってフィールド絶縁膜１２を形成
した後、砒素イオンを注入し、熱処理炉で熱処理（アニ
ール）してｎ型拡散層１３（膜厚２５００〜３５００人
）を形成する。
線を接続する従来の形成方法の工程順断面図を示してお
り、順を追って説明すると 第３図（ａｌ参照；まず、ｐ型シリコン基板１１上に公
知のＬＯＣＯ３法によってフィールド絶縁膜１２を形成
した後、砒素イオンを注入し、熱処理炉で熱処理（アニ
ール）してｎ型拡散層１３（膜厚２５００〜３５００人
）を形成する。
第３図［ｂ）参照；次いで、スパッタ法によりＴｉ膜１
４（膜厚６００人前後）を被着する。
４（膜厚６００人前後）を被着する。
第３図（Ｃ）参照；次いで、窒素中で５００〜６００°
Ｃにおいてランプアニール等によって高速アニールする
。そうすると、Ｔｉ膜１４と基板１１とが反応してＴｉ
Ｓｉｘ膜１５が形成されるが、その際、フィールド絶縁
膜上など、シリコン基板と接していない部分のＴｉ膜１
４はＴｉＮ膜１４′に変化する。
Ｃにおいてランプアニール等によって高速アニールする
。そうすると、Ｔｉ膜１４と基板１１とが反応してＴｉ
Ｓｉｘ膜１５が形成されるが、その際、フィールド絶縁
膜上など、シリコン基板と接していない部分のＴｉ膜１
４はＴｉＮ膜１４′に変化する。
第３図Ｆｄｌ参照；次いで、そのＴｉＮ膜１４′を過酸
化水素とアンモニアとの混合液、または過酸化水素と硫
酸との混合液によってエツチング除去する。
化水素とアンモニアとの混合液、または過酸化水素と硫
酸との混合液によってエツチング除去する。
第３図ｔｅｌ参照；次いで、絶縁膜１６（膜厚０．３〜
０．４ μｍ）を被着し、フォトプロセスを用いて旧配
線を接続するための１μｍ角程度の電極窓１７を窓開け
する。
０．４ μｍ）を被着し、フォトプロセスを用いて旧配
線を接続するための１μｍ角程度の電極窓１７を窓開け
する。
第３図（ｆｌ参照；次いで、上面に反応性スパッタ法に
よってＴｉＮ膜１８（膜厚１０００Å以下）を被着し、
更に、その上にスパッタ法によって旧膜１９（膜厚３０
００Å以上）を被着する。
よってＴｉＮ膜１８（膜厚１０００Å以下）を被着し、
更に、その上にスパッタ法によって旧膜１９（膜厚３０
００Å以上）を被着する。
第３図Ｆｇｌ参照；次いで、フォトプロセスを用いて、
上面にレジスト膜２０をマスクし、塩素系ガスを用いた
りアクティブイオンエツチング（ＲＩ Ｅ）によってＡ
Ｉ膜１９およびＴｉＮ膜１８をパターンニングしてＴｉ
Ｎ膜を介したＡＩ配線を形成し、最後にしシスト膜２０
のマスクを有機溶剤で剥離除去する。
上面にレジスト膜２０をマスクし、塩素系ガスを用いた
りアクティブイオンエツチング（ＲＩ Ｅ）によってＡ
Ｉ膜１９およびＴｉＮ膜１８をパターンニングしてＴｉ
Ｎ膜を介したＡＩ配線を形成し、最後にしシスト膜２０
のマスクを有機溶剤で剥離除去する。
なお、第３図（ｇｌは第３図（ｆ）の電極窓部のＦＦ断
面図（第３図（ｆ）に垂直な断面図）を示している。
面図（第３図（ｆ）に垂直な断面図）を示している。
ところが、上記の形成方法において、＾１／ＴｉＮ膜を
パターンニングするためのエツチング除去が非常に難し
く、溶液中ではΔｌの電位がＴｉＮの電位より低いため
に電池反応が生じて、レジスト膜の剥離除去の際にＡＩ
が有機溶剤液に溶解して、ＡＩ配線が所定形状に精度良
く形成されないと云う問題がある。
パターンニングするためのエツチング除去が非常に難し
く、溶液中ではΔｌの電位がＴｉＮの電位より低いため
に電池反応が生じて、レジスト膜の剥離除去の際にＡＩ
が有機溶剤液に溶解して、ＡＩ配線が所定形状に精度良
く形成されないと云う問題がある。
一方、他の方法として、メタル拡散層を形成し、絶縁膜
を被覆して電極窓１７を窓開けした後、窒素雰囲気中で
熱処理して電極窓内にＴｉＮ膜を生成する方法が考えら
れる。しかし、このＴｉＮ膜を被着せずに、窒素（Ｎ）
中でＴｉＮ膜を生成する方法は、その熱処理が９５０℃
以上、３０分程度の高温長時間が必要になり、そのよう
な高温度で長時間熱処理するとＴｉＳｉｘ膜１５が膜数
５と反応して拡散層を浸食し、甚だしい場合はｐｎ接合
を破壊することになる。即ち、物質の熱処理温度は溶融
点×０．６程度が最高処理温度であり、ＴｉＳｉｘ膜の
場合はそれが８６０℃程度であるから、それより高く加
熱すると反応が激しく、ＴｉＳｉｘ膜とデバイスが破壊
される。
を被覆して電極窓１７を窓開けした後、窒素雰囲気中で
熱処理して電極窓内にＴｉＮ膜を生成する方法が考えら
れる。しかし、このＴｉＮ膜を被着せずに、窒素（Ｎ）
中でＴｉＮ膜を生成する方法は、その熱処理が９５０℃
以上、３０分程度の高温長時間が必要になり、そのよう
な高温度で長時間熱処理するとＴｉＳｉｘ膜１５が膜数
５と反応して拡散層を浸食し、甚だしい場合はｐｎ接合
を破壊することになる。即ち、物質の熱処理温度は溶融
点×０．６程度が最高処理温度であり、ＴｉＳｉｘ膜の
場合はそれが８６０℃程度であるから、それより高く加
熱すると反応が激しく、ＴｉＳｉｘ膜とデバイスが破壊
される。
本発明は上記の問題点を解消させて、ＴｉＳｉｘ膜とデ
バイスとに悪影響を与えることなく ＴｉＳｉｘ膜とＡ
Ｉとの間にＴｉＮ膜を介在させることを目的とした形成
方法を提案するものである。
バイスとに悪影響を与えることなく ＴｉＳｉｘ膜とＡ
Ｉとの間にＴｉＮ膜を介在させることを目的とした形成
方法を提案するものである。
［問題点を解決するための手段］
その目的は、チタンシリサイド（ＴｉＳｉｘ ）膜を重
ねた拡散層の上に絶縁膜を被覆し、該絶縁膜を窓開けし
て前記チタンシリサイド膜を電極窓内に露出させる工程
、次いで、前記電極窓内に露出したチタンシリサイド膜
にイオン注入してアモルファス化し、アモルファスチタ
ンシリサイド膜を形成する工程、次いで、窒素雰囲気中
で熱処理して前記アモルファスチタンシリサイド膜をチ
タンナイトライド（ＴｉＮ）膜に変成する工程が含まれ
る半導体装置の製造方法によって達成される。
ねた拡散層の上に絶縁膜を被覆し、該絶縁膜を窓開けし
て前記チタンシリサイド膜を電極窓内に露出させる工程
、次いで、前記電極窓内に露出したチタンシリサイド膜
にイオン注入してアモルファス化し、アモルファスチタ
ンシリサイド膜を形成する工程、次いで、窒素雰囲気中
で熱処理して前記アモルファスチタンシリサイド膜をチ
タンナイトライド（ＴｉＮ）膜に変成する工程が含まれ
る半導体装置の製造方法によって達成される。
［作用コ
即ち、本発明は、ＴｉＮ膜に変成させるＴｉＳｉｘ膜部
分に、ＴｉＳｉｘの導電性などの膜質を変化させない材
料のイオンを注入して、その結晶性を破壊させてアモル
ファス化した後、窒素雰囲気中で熱処理してＴｉＮ膜を
形成する。そうすると、ＴｉＮ膜を形成する熱処理温度
は低温度、短時間となって、ＴｉＳｉｘ膜とデバイスと
に悪影響を与えることかない。
分に、ＴｉＳｉｘの導電性などの膜質を変化させない材
料のイオンを注入して、その結晶性を破壊させてアモル
ファス化した後、窒素雰囲気中で熱処理してＴｉＮ膜を
形成する。そうすると、ＴｉＮ膜を形成する熱処理温度
は低温度、短時間となって、ＴｉＳｉｘ膜とデバイスと
に悪影響を与えることかない。
［実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第１図ｆａｌ〜Ｆｇ）は本発明にかかる形成方法の工程
順断面図である。
順断面図である。
第１図（ａ）参照；従来例と同様に、ｐ型シリコン基板
１１上にフィールド絶縁膜１２を形成した後、砒素イオ
ンを注入し、熱処理炉で９５０〜１０００℃で熱処理し
てｎ型拡散層１３（膜厚２５００〜３５００人）を形成
する。
１１上にフィールド絶縁膜１２を形成した後、砒素イオ
ンを注入し、熱処理炉で９５０〜１０００℃で熱処理し
てｎ型拡散層１３（膜厚２５００〜３５００人）を形成
する。
第１図（ｂｌ参照；次いで、スパッタ法によりＴｉ膜膜
種４膜厚６００人前後）を被着する。
種４膜厚６００人前後）を被着する。
第１図（Ｃ）参照；次いで、窒素中で５００〜６００℃
においてランプアニール等によって高速アニールして、
Ｔｉ膜膜種４基板１１とを反応させてＴｉＳｉｘ膜（膜
厚１０００〜１２００人）１５を形成する。その際、フ
ィールド絶縁膜上など、シリコン基板と接していない部
分のＴｉ膜膜種４ＴｉＮ膜１４′に形成される。
においてランプアニール等によって高速アニールして、
Ｔｉ膜膜種４基板１１とを反応させてＴｉＳｉｘ膜（膜
厚１０００〜１２００人）１５を形成する。その際、フ
ィールド絶縁膜上など、シリコン基板と接していない部
分のＴｉ膜膜種４ＴｉＮ膜１４′に形成される。
第１図（ｄ）参照；次いで、そのＴｉＮ膜１４１を過酸
化水素とアンモニアとの混合液、または過酸化水素と硫
酸との混合液によってエツチング除去した後、化学気相
成長（ＣＶ Ｄ）法によって絶縁膜１６（膜厚０．３〜
０．４μｍ）を被着し、フォトプロセスを用いて１μｍ
角程度の電極窓（スルーホール）１７を窓開けする。以
上の工程は従来法と同様である。
化水素とアンモニアとの混合液、または過酸化水素と硫
酸との混合液によってエツチング除去した後、化学気相
成長（ＣＶ Ｄ）法によって絶縁膜１６（膜厚０．３〜
０．４μｍ）を被着し、フォトプロセスを用いて１μｍ
角程度の電極窓（スルーホール）１７を窓開けする。以
上の工程は従来法と同様である。
第１図（ｅ）参照；次いで、上面からシリコンイオン（
Ｓｉ” ）を注入して、電極窓１７内のＴｉＳｉｘ膜の
結晶を壊してアモルファスチタンシリサイド（α−Ｔｉ
Ｓｉｘ ）膜２１にする。イオン注入条件は加速電圧７
０ＫｅＶ、ドーズ量５×１０％程度である。なお、注入
イオンはＳｉの他に窒素（Ｎ）や砒素（Ａｓ） 、燐（
Ｐ）等の不純物、あるいは、ＮとＡｓとの混合物を用い
ても良い。
Ｓｉ” ）を注入して、電極窓１７内のＴｉＳｉｘ膜の
結晶を壊してアモルファスチタンシリサイド（α−Ｔｉ
Ｓｉｘ ）膜２１にする。イオン注入条件は加速電圧７
０ＫｅＶ、ドーズ量５×１０％程度である。なお、注入
イオンはＳｉの他に窒素（Ｎ）や砒素（Ａｓ） 、燐（
Ｐ）等の不純物、あるいは、ＮとＡｓとの混合物を用い
ても良い。
第１図（ｆｌ参照；次いで、窒素雰囲気中で９００°Ｃ
２１０分程度の熱処理をすると、電極窓内のα−ＴｉＳ
ｉ×膜２１はＴｉＮ膜２１′に変成される。この時、そ
の熱処理温度は比較的低温度で、しかも、短時間である
からＴｉＳｉｘ膜１５は膜数５度１時間に耐えられ、膜
質が変化してＴｉＳｉｘ膜１５と膜数５１３とが反応し
たり、ｐｎ接合が破壊されることはない。
２１０分程度の熱処理をすると、電極窓内のα−ＴｉＳ
ｉ×膜２１はＴｉＮ膜２１′に変成される。この時、そ
の熱処理温度は比較的低温度で、しかも、短時間である
からＴｉＳｉｘ膜１５は膜数５度１時間に耐えられ、膜
質が変化してＴｉＳｉｘ膜１５と膜数５１３とが反応し
たり、ｐｎ接合が破壊されることはない。
第１図（ｇｌ参照；次いで、その上にスパッタ法によっ
てへ１膜１９（膜厚３０００Å以上）を被着し、次にフ
ォトプロセスを用い、リアクティブイオンエツチング（
ＲＩＥ）によってＡＩ膜１９をパターンニングしてＡＩ
配線１９を形成する。そうすれば、レジスト膜２０マス
ク （図示していない）を有機溶剤で剥離除去しても、
ＴｉＮ膜は電極窓内にしか介在しないために、旧膜１９
が腐食されてＡ１配線の形状が崩れる問題点は解消され
る。
てへ１膜１９（膜厚３０００Å以上）を被着し、次にフ
ォトプロセスを用い、リアクティブイオンエツチング（
ＲＩＥ）によってＡＩ膜１９をパターンニングしてＡＩ
配線１９を形成する。そうすれば、レジスト膜２０マス
ク （図示していない）を有機溶剤で剥離除去しても、
ＴｉＮ膜は電極窓内にしか介在しないために、旧膜１９
が腐食されてＡ１配線の形状が崩れる問題点は解消され
る。
上記のような本発明にかかる形成方法によれば、ＴｉＳ
ｉｘ膜を重ねたメタル拡散層とへ１配線との接続が都合
良くおこなわれ、デバイス特性を劣化させることなく、
接触抵抗を減少させて配線抵抗を低下させることができ
る。
ｉｘ膜を重ねたメタル拡散層とへ１配線との接続が都合
良くおこなわれ、デバイス特性を劣化させることなく、
接触抵抗を減少させて配線抵抗を低下させることができ
る。
尚、上記例はｎ型拡散層にＴｉＳｉｘ膜を重ねる実施例
で説明したが、ｎ型拡散層にＴｉＳｉｘ膜を重ねる場合
も同様であり、その場合は注入イオンがＡＳ。
で説明したが、ｎ型拡散層にＴｉＳｉｘ膜を重ねる場合
も同様であり、その場合は注入イオンがＡＳ。
Ｐの代わりに硼素（Ｂ）や弗化硼素などを用いておこな
う。
う。
［発明の効果］
以上の実施例の説明から明らかなように、本発明によれ
ば拡散層を低抵抗化したメタル拡散層とアルミニウムと
の接続が問題なくおこなわれ、配線抵抗を低下させるこ
とができ、ＩＣの性能向上に顕著に寄与するものである
。
ば拡散層を低抵抗化したメタル拡散層とアルミニウムと
の接続が問題なくおこなわれ、配線抵抗を低下させるこ
とができ、ＩＣの性能向上に顕著に寄与するものである
。
第１図（ａｌ〜（ｇｌは本発明にかかる形成方法の工程
順断面図、 第２図はメタル拡散層を示す図、 第３図ｆａｌ〜（ｇｌは従来の形成方法の工程順断面図
である。 図において、 １１はｐ型シリコン基板、１２はフィールド絶縁膜、１
３はｎ型拡散層、 １４はチタン（Ｔｉ）膜、１５
はチタンシリサイド（ＴｉＳｉｘ ）膜、１６は絶縁膜
、 １７は電極窓、１９はアルミニウム（ＡＩ
）膜、 ２１はアモルファスチタンシリサイド（α−ＴｉＳｉｘ
）膜、 ２１１はチタンナイトライド（ＴｉＮ）膜＋ＬＩ
Ｌ＋Ｉ
ｖ従来め汗幻戊方及のコ 第３１ 〔蛭頒鉾曲図（ザリ２） 図
順断面図、 第２図はメタル拡散層を示す図、 第３図ｆａｌ〜（ｇｌは従来の形成方法の工程順断面図
である。 図において、 １１はｐ型シリコン基板、１２はフィールド絶縁膜、１
３はｎ型拡散層、 １４はチタン（Ｔｉ）膜、１５
はチタンシリサイド（ＴｉＳｉｘ ）膜、１６は絶縁膜
、 １７は電極窓、１９はアルミニウム（ＡＩ
）膜、 ２１はアモルファスチタンシリサイド（α−ＴｉＳｉｘ
）膜、 ２１１はチタンナイトライド（ＴｉＮ）膜＋ＬＩ
Ｌ＋Ｉ
ｖ従来め汗幻戊方及のコ 第３１ 〔蛭頒鉾曲図（ザリ２） 図
Claims (1)
- 【特許請求の範囲】 チタンシリサイド（ＴｉＳｉ＿ｘ）膜を重ねた拡散層
の上に絶縁膜を被覆し、該絶縁膜を窓開けして前記チタ
ンシリサイド膜を電極窓内に露出させる工程、 次いで、前記電極窓内に露出したチタンシリサイド膜に
イオン注入してアモルファス化し、アモルファスチタン
シリサイド膜を形成する工程、次いで、窒素雰囲気中で
熱処理して前記アモルファスチタンシリサイド膜をチタ
ンナイトライド（ＴｉＮ）膜に変成する工程が含まれて
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31926487A JPH01160009A (ja) | 1987-12-16 | 1987-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31926487A JPH01160009A (ja) | 1987-12-16 | 1987-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160009A true JPH01160009A (ja) | 1989-06-22 |
Family
ID=18108258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31926487A Pending JPH01160009A (ja) | 1987-12-16 | 1987-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160009A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280424A (ja) * | 1990-03-28 | 1991-12-11 | Sony Corp | 半導体装置の製造方法 |
| JPH04226025A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 |
| JPH05244576A (ja) * | 1992-02-26 | 1993-09-21 | Hitachi Ltd | 伝送信号再生装置 |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1987
- 1987-12-16 JP JP31926487A patent/JPH01160009A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280424A (ja) * | 1990-03-28 | 1991-12-11 | Sony Corp | 半導体装置の製造方法 |
| JPH04226025A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 |
| JPH05244576A (ja) * | 1992-02-26 | 1993-09-21 | Hitachi Ltd | 伝送信号再生装置 |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1306072C (en) | Refractory metal - titanium nitride conductive structures and processes for forming the same | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| GB2104728A (en) | Method of making cobalt disilicide electrode | |
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| US5453400A (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| EP0051500B1 (en) | Semiconductor devices | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| JPH0837164A (ja) | 半導体装置の製造方法 | |
| US5322815A (en) | Method for producing semiconductor device with multilayer leads | |
| JPS6193670A (ja) | 金属ゲ−トと被覆されたソ−ス／ドレインとを有するｍｏｓ−ｖｌｓｉ半導体デバイスの作製方法 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPH10242077A (ja) | 半導体装置及びその製造方法 | |
| JPH0441510B2 (ja) | ||
| EP0600505A1 (en) | Method of manufacturing a semiconductor device comprising a titanium silicide layer | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JP2671362B2 (ja) | 半導体装置の製造方法 | |
| JPS63114211A (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JPS63306658A (ja) | 半導体装置およびその製造方法 |