JPH0441510B2 - - Google Patents
Info
- Publication number
- JPH0441510B2 JPH0441510B2 JP58177245A JP17724583A JPH0441510B2 JP H0441510 B2 JPH0441510 B2 JP H0441510B2 JP 58177245 A JP58177245 A JP 58177245A JP 17724583 A JP17724583 A JP 17724583A JP H0441510 B2 JPH0441510 B2 JP H0441510B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wiring layer
- aluminum
- contact
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は高集積のMIS型半導体デバイスに係
り、特に微細化したコンタクトホールに安定した
電極配線を形成する配線層構造に関する。
り、特に微細化したコンタクトホールに安定した
電極配線を形成する配線層構造に関する。
(b) 技術の背景
集積回路基板の回路構成に用いられる一般的な
配線剤としてアルミニウムまたはアルミニウム−
シリコン合金が多く用いられている。その大きな
特徴は抵抗値が小さく、シリコン及びシリコン酸
化膜に対して密着性に優れ、ｐ形、ｎ形拡散層と
オーミツクなコンタクトが形成できることであ
る。しかしアルミニウムはシリコンと共晶反応を
起すため半導体プロセス中に繰返される熱処理中
にアルミニウムとシリコン層（拡散層）とが接す
る界面で共晶合金を作り、拡散層に深いエツチピ
ツトを生じ接合破壊を起すことはよく知られてい
る。特に半導体素子の高集積化、微細化に伴い拡
散領域が狭く、浅くなるに従いより深刻なものと
なる。浅い接合を必要とする微細デバイスでは上
記の理由でアルミニウムの代りにアルミニウム−
シリコン合金を用いる。１〜２％のシリコンを含
んだアルミニウム合金を用い、シリコン基板から
のシリコンの固溶即ちエツチピツトの発生を抑制
する。またアルミニウム配線層とシリコン層間に
高融点金属の化合物をバリア材として介在させ障
壁を設けることも有効な一手段である。
配線剤としてアルミニウムまたはアルミニウム−
シリコン合金が多く用いられている。その大きな
特徴は抵抗値が小さく、シリコン及びシリコン酸
化膜に対して密着性に優れ、ｐ形、ｎ形拡散層と
オーミツクなコンタクトが形成できることであ
る。しかしアルミニウムはシリコンと共晶反応を
起すため半導体プロセス中に繰返される熱処理中
にアルミニウムとシリコン層（拡散層）とが接す
る界面で共晶合金を作り、拡散層に深いエツチピ
ツトを生じ接合破壊を起すことはよく知られてい
る。特に半導体素子の高集積化、微細化に伴い拡
散領域が狭く、浅くなるに従いより深刻なものと
なる。浅い接合を必要とする微細デバイスでは上
記の理由でアルミニウムの代りにアルミニウム−
シリコン合金を用いる。１〜２％のシリコンを含
んだアルミニウム合金を用い、シリコン基板から
のシリコンの固溶即ちエツチピツトの発生を抑制
する。またアルミニウム配線層とシリコン層間に
高融点金属の化合物をバリア材として介在させ障
壁を設けることも有効な一手段である。
(c) 従来技術と問題点
LSIの主流をなすMOS型半導体デバイスを例
にとり多結晶シリコンをゲート電極とし、コンタ
クトホールにアルミニウム−シリコン合金の配線
層を形成する従来例を第１図により説明する。
にとり多結晶シリコンをゲート電極とし、コンタ
クトホールにアルミニウム−シリコン合金の配線
層を形成する従来例を第１図により説明する。
第１図は従来のｎチヤンネル型シリコンゲート
構造のMOSトランジスタを示す工程図である。
図中イに示すようにｐ形シリコン基板１に酸化膜
（SiO2）２を埋込形成し、ドライ熱酸化によりゲ
ート酸化膜３を形成し、次いでゲート電極形成用
の多結晶シリコン４をCVD法によりゲート酸化
膜３上に成長させる。
構造のMOSトランジスタを示す工程図である。
図中イに示すようにｐ形シリコン基板１に酸化膜
（SiO2）２を埋込形成し、ドライ熱酸化によりゲ
ート酸化膜３を形成し、次いでゲート電極形成用
の多結晶シリコン４をCVD法によりゲート酸化
膜３上に成長させる。
次いでロに示すようにゲート電極５を残して多
結晶シリコン４及びゲート酸化膜３をエツチング
除去する。このゲート電極５をマスクとしてハに
示すようにイオン打込によりソース、ドレイン
６，７を拡散形成する。この場合打込まれる不純
物はりんＰ又は砒素Asが拡散されてｎ型拡散層
が形成される。次いで、りんシリケートガラス
PSG等の絶縁層８をCVD法により成長させしか
る後に図のようにコンタクト領域の窓開き処理し
更に段差部の形状を緩やにするメルト処理する。
次いでニに示すようにスパツタ法によりアルミニ
ウム−シリコン合金９を基板１全面に被着形成さ
せ次いでホではフオトエツチング技術による配線
パターン形成及び拡散層とのオーミツク接触をと
るための熱処理を行ないソース領域６，ドレイン
領域７にそれぞれ図に示すコンタクト電極１０，
１１が得られる。
結晶シリコン４及びゲート酸化膜３をエツチング
除去する。このゲート電極５をマスクとしてハに
示すようにイオン打込によりソース、ドレイン
６，７を拡散形成する。この場合打込まれる不純
物はりんＰ又は砒素Asが拡散されてｎ型拡散層
が形成される。次いで、りんシリケートガラス
PSG等の絶縁層８をCVD法により成長させしか
る後に図のようにコンタクト領域の窓開き処理し
更に段差部の形状を緩やにするメルト処理する。
次いでニに示すようにスパツタ法によりアルミニ
ウム−シリコン合金９を基板１全面に被着形成さ
せ次いでホではフオトエツチング技術による配線
パターン形成及び拡散層とのオーミツク接触をと
るための熱処理を行ないソース領域６，ドレイン
領域７にそれぞれ図に示すコンタクト電極１０，
１１が得られる。
しかしこのように形成されるコンタクト配線層
は特に微細コンタクトホール例えば2μ口以下の
場合電極コンタクト形成時又は組立工程における
熱処理においてアルミニウムシリコン合金膜中及
び合金膜−シリコン界面で固溶限を越えたシリコ
ンの析出がある。この析出は前述したエツチピツ
トの場合と同様コンタクトホールの周辺部に多く
発生し、その析出相はアルミニウムドーブされた
ｐ形シリコンであり、酸化膜上では任意方位とな
るが拡散層（シリコン基板）上ではエピタキシヤ
ル成長をなしいわゆる固相エピ成長が見られる。
その具体例を第２図に示す。第２図はコンタクト
ホールに析出したシリコン析出層の一例を示すコ
ンタクト領域の拡大図である。
は特に微細コンタクトホール例えば2μ口以下の
場合電極コンタクト形成時又は組立工程における
熱処理においてアルミニウムシリコン合金膜中及
び合金膜−シリコン界面で固溶限を越えたシリコ
ンの析出がある。この析出は前述したエツチピツ
トの場合と同様コンタクトホールの周辺部に多く
発生し、その析出相はアルミニウムドーブされた
ｐ形シリコンであり、酸化膜上では任意方位とな
るが拡散層（シリコン基板）上ではエピタキシヤ
ル成長をなしいわゆる固相エピ成長が見られる。
その具体例を第２図に示す。第２図はコンタクト
ホールに析出したシリコン析出層の一例を示すコ
ンタクト領域の拡大図である。
図において基板１に繰返される熱処理によつて
n+拡散層１２と接するコンタクト電極１３に図
のようにシリコン析出層１４が成長する。このた
めコンタクト抵抗が増加し場合によつて断線状態
となる。しかもシリコン析出層１４はアルミニウ
ムドーブのｐ形シリコンであり接する界面はn+
拡散層１２のための半導体特性に影響を与える等
の問題がある。
n+拡散層１２と接するコンタクト電極１３に図
のようにシリコン析出層１４が成長する。このた
めコンタクト抵抗が増加し場合によつて断線状態
となる。しかもシリコン析出層１４はアルミニウ
ムドーブのｐ形シリコンであり接する界面はn+
拡散層１２のための半導体特性に影響を与える等
の問題がある。
(d) 発明の目的
本発明は上記の欠点に鑑みコンタクト電極中に
おけるシリコン析出を抑え、しかも安定したアル
ミニウム合金の配線構成を提供し、微細化に対応
できるMIS型半導体デバイスを得ることを目的と
する。
おけるシリコン析出を抑え、しかも安定したアル
ミニウム合金の配線構成を提供し、微細化に対応
できるMIS型半導体デバイスを得ることを目的と
する。
(e) 発明の構成
上記目的は本発明によれば基板上にコンタクト
電極用の配線層を形成する方法であつて、基板上
にシリコンを10％以上含有するアルミニウム・シ
リコン合金を被着して第１の配線層を形成する工
程と、第１の配線層上にアルミニウムを被着して
第２の配線層を形成する工程とを含み、第１の配
線層と第２の配線層との膜厚比を第１の配線層と
第２の配線層の平均のシリコン含有量が１乃至２
％となるように選定することにより達成される。
電極用の配線層を形成する方法であつて、基板上
にシリコンを10％以上含有するアルミニウム・シ
リコン合金を被着して第１の配線層を形成する工
程と、第１の配線層上にアルミニウムを被着して
第２の配線層を形成する工程とを含み、第１の配
線層と第２の配線層との膜厚比を第１の配線層と
第２の配線層の平均のシリコン含有量が１乃至２
％となるように選定することにより達成される。
(f) 発明の実施例
以下本発明の実施例を図面により詳述する。第
３図は本発明の一実施例であるアルミニウムシリ
コン合金膜上にアルミニウム膜を積層する配線層
形成の工程図である。
３図は本発明の一実施例であるアルミニウムシリ
コン合金膜上にアルミニウム膜を積層する配線層
形成の工程図である。
先ずａ図に示すように基板２１上の絶縁層２２
にコンタクト窓を開けた後、この窓を覆つてシリ
コンリツチ（シリコン含有量が10％以上）のアル
ミニウム・シリコン合金からなる第１の配線層２
３を形成する。次にｂ図に示すように第１の配線
層２３上に純アルミニウムからなる第２の配線層
２４を形成する。この第１の配線層２３と第２の
配線層２４とは連続スパツタ法で形成する。又、
第１の配線層２３をスパツタ法で形成した後、窒
素ガス、窒素と水素の混合ガス等の清浄な雰囲気
の炉中で400〜500℃，30分のアニールを行つて拡
散層との密着性を向上させ、その後に第２の配線
層２４をスパツタ法で形成してもよい。次にｃ図
に示すように第１の配線層２３と第２の配線層２
４とをパターニングしてコンタクト電極２５，２
６を形成する。
にコンタクト窓を開けた後、この窓を覆つてシリ
コンリツチ（シリコン含有量が10％以上）のアル
ミニウム・シリコン合金からなる第１の配線層２
３を形成する。次にｂ図に示すように第１の配線
層２３上に純アルミニウムからなる第２の配線層
２４を形成する。この第１の配線層２３と第２の
配線層２４とは連続スパツタ法で形成する。又、
第１の配線層２３をスパツタ法で形成した後、窒
素ガス、窒素と水素の混合ガス等の清浄な雰囲気
の炉中で400〜500℃，30分のアニールを行つて拡
散層との密着性を向上させ、その後に第２の配線
層２４をスパツタ法で形成してもよい。次にｃ図
に示すように第１の配線層２３と第２の配線層２
４とをパターニングしてコンタクト電極２５，２
６を形成する。
上記の第１の配線層２３と第２の配線層２４と
の膜厚は、第１の配線層２３のシリコン含有量に
応じて、両配線層の平均のシリコン含有量が１〜
２％となるように選定する。即ち、両配線層合計
の膜厚を1μmとする場合、第１の配線層２３の膜
厚は、シリコン含有量が10％ならば約1000〓、95
％ならば約100〓とすればよい。このようにする
ことにより、配線層全体の比抵抗をシリコン含有
量が１〜２％のアルミニウム・シリコン合金一層
からなる従来の配線層と同等に抑えることが出来
る。
の膜厚は、第１の配線層２３のシリコン含有量に
応じて、両配線層の平均のシリコン含有量が１〜
２％となるように選定する。即ち、両配線層合計
の膜厚を1μmとする場合、第１の配線層２３の膜
厚は、シリコン含有量が10％ならば約1000〓、95
％ならば約100〓とすればよい。このようにする
ことにより、配線層全体の比抵抗をシリコン含有
量が１〜２％のアルミニウム・シリコン合金一層
からなる従来の配線層と同等に抑えることが出来
る。
尚、第１の配線層２３のシリコン含有量を限定
するに際しては、各種シリコン含有量の第１の配
線層の上に純アルミニウムの第２の配線層を積層
して形成したコンタクト電極をアニールする実験
を行つた。以下そのデータを示す。データはいず
れも500℃でアニールした場合のコンタクト抵抗
の値であり、左から順にアニール前、30分後、60
分後、90分後、120分後の値を単位KΩで示して
おり、ノンオーミツク状態となつたものはＸとし
た。膜厚合計は約1μm。
するに際しては、各種シリコン含有量の第１の配
線層の上に純アルミニウムの第２の配線層を積層
して形成したコンタクト電極をアニールする実験
を行つた。以下そのデータを示す。データはいず
れも500℃でアニールした場合のコンタクト抵抗
の値であり、左から順にアニール前、30分後、60
分後、90分後、120分後の値を単位KΩで示して
おり、ノンオーミツク状態となつたものはＸとし
た。膜厚合計は約1μm。
シリコン １％： 0.5 1.3 Ｘ
シリコン ４％： 0.4 0.9 6.0 Ｘ
シリコン10％： 0.7 1.2 2.0 3.2 3.6
シリコン50％： 0.7 1.1 1.8 2.6 3.4
このようにシリコン含有量が10％以上のアルミ
ニウム・シリコン合金でコンタクト抵抗の増加が
少なく、断線状態となることがなかつた。これ
は、基板に接する第１の配線層がシリコンリツチ
であるために基板上へのシリコンのエピタキシヤ
ル成長が抑制されるためと考えられる。尚、シリ
コン含有量を95％以上とすると膜厚を100〓以下
にしなければならないから、実用的ではない。
ニウム・シリコン合金でコンタクト抵抗の増加が
少なく、断線状態となることがなかつた。これ
は、基板に接する第１の配線層がシリコンリツチ
であるために基板上へのシリコンのエピタキシヤ
ル成長が抑制されるためと考えられる。尚、シリ
コン含有量を95％以上とすると膜厚を100〓以下
にしなければならないから、実用的ではない。
以上のようにして得たコンタクト電極２５，２
６は、その後の工程での熱処理によるコンタクト
抵抗の増加が少なく、断線状態となることがな
い。従つて、特性及び信頼性の高いデバイスが得
られる。
６は、その後の工程での熱処理によるコンタクト
抵抗の増加が少なく、断線状態となることがな
い。従つて、特性及び信頼性の高いデバイスが得
られる。
(g) 発明の効果
以上詳細に説明したように本発明に示す電極配
線層構成とすることにより微細化したコンタクト
ホールを有するMIS型半導体装置に適用でき、特
にデバイス特性の信頼性が向上し、安定性が得ら
れる等大きな効果がある。
線層構成とすることにより微細化したコンタクト
ホールを有するMIS型半導体装置に適用でき、特
にデバイス特性の信頼性が向上し、安定性が得ら
れる等大きな効果がある。
第１図は従来のｎチャンネル型シリコンゲート
構造のMOSトランジスタを示す工程図、第２図
はコンタクトホールに析出したシリコン析出層の
一例を示すコンタクト領域の拡大図、第３図は本
発明の一実施例であるアルミニウム合金膜上にア
ルミニウム膜を積層する配線層形成の工程図であ
る。 図中１，２１……基板、２……酸化膜、３……
ゲート酸化膜、４……多結晶シリコン、５……ゲ
ート電極、６，７……ソース、ドレイン領域、
８，２２……絶縁層、９……アルミニウムシリコ
ン合金、１０，１１，１３，２５，２６……コン
タクト電極、１２……n+拡散層、１４……シリ
コン析出層、２３……第１の配線層、２４……第
２の配線層。
構造のMOSトランジスタを示す工程図、第２図
はコンタクトホールに析出したシリコン析出層の
一例を示すコンタクト領域の拡大図、第３図は本
発明の一実施例であるアルミニウム合金膜上にア
ルミニウム膜を積層する配線層形成の工程図であ
る。 図中１，２１……基板、２……酸化膜、３……
ゲート酸化膜、４……多結晶シリコン、５……ゲ
ート電極、６，７……ソース、ドレイン領域、
８，２２……絶縁層、９……アルミニウムシリコ
ン合金、１０，１１，１３，２５，２６……コン
タクト電極、１２……n+拡散層、１４……シリ
コン析出層、２３……第１の配線層、２４……第
２の配線層。
Claims (1)
- 【特許請求の範囲】 １ 基板上にコンタクト電極形成用の配線層を形
成する方法であつて、 基板上にシリコンを10％以上含有するアルミニ
ウム・シリコン合金を被着して第１の配線層を形
成する工程と、 該第１の配線層上にアルミニウムを被着して第
２の配線層を形成する工程とを含み、 該第１の配線層と該第２の配線層との膜厚比を
該第１の配線層と該第２の配線層の平均のシリコ
ン含有量が１乃至２％となるように選定すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177245A JPS6068614A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177245A JPS6068614A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6068614A JPS6068614A (ja) | 1985-04-19 |
| JPH0441510B2 true JPH0441510B2 (ja) | 1992-07-08 |
Family
ID=16027687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177245A Granted JPS6068614A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068614A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186357A (en) * | 1981-05-11 | 1982-11-16 | Yamagata Nippon Denki Kk | Semiconductor element |
-
1983
- 1983-09-26 JP JP58177245A patent/JPS6068614A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6068614A (ja) | 1985-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| JPH0523055B2 (ja) | ||
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS61127124A (ja) | 半導体装置 | |
| JP3156001B2 (ja) | 半導体装置の製造方法 | |
| JPS59197162A (ja) | 半導体装置 | |
| JPS61174767A (ja) | 半導体素子電極 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP3183793B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPS59208772A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS62200747A (ja) | 半導体装置の製造方法 | |
| JPS6386514A (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS63213959A (ja) | 半導体装置の製造方法 | |
| JPS592377A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |