JPH0116091B2 - - Google Patents
Info
- Publication number
- JPH0116091B2 JPH0116091B2 JP52073242A JP7324277A JPH0116091B2 JP H0116091 B2 JPH0116091 B2 JP H0116091B2 JP 52073242 A JP52073242 A JP 52073242A JP 7324277 A JP7324277 A JP 7324277A JP H0116091 B2 JPH0116091 B2 JP H0116091B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- current
- circuit
- surge
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、通信装置のように内部抵抗と直流電
源回路とを有するシステムにおいて、通信回線等
に発生する誘導雷サージ等からシステムを保護す
るためのサージ保護回路に関する。
源回路とを有するシステムにおいて、通信回線等
に発生する誘導雷サージ等からシステムを保護す
るためのサージ保護回路に関する。
[従来の技術]
通信回線等においては、従来、雷サージから装
置を保護するために放電管・バリスタ・ツエナダ
イオード等を用いて来たが、装置の半導体化等に
よつてこの種の保護素子には益々保護速度の高速
化・小形化・保護電圧の安定均一化等高性能化が
要求されている。ここにおいて、放電管は、放電
開始電圧のバラツキ、放電開始までの時間遅れ等
が問題である。又、ツエナダイオードは高速性に
おいて優れているが、サージを一定電圧でクラン
プするため、電圧・電流積が大きくなるこの種の
保護素子としては、大電力を処理できる性能の素
子を必要とし、高価となる欠点がある。
置を保護するために放電管・バリスタ・ツエナダ
イオード等を用いて来たが、装置の半導体化等に
よつてこの種の保護素子には益々保護速度の高速
化・小形化・保護電圧の安定均一化等高性能化が
要求されている。ここにおいて、放電管は、放電
開始電圧のバラツキ、放電開始までの時間遅れ等
が問題である。又、ツエナダイオードは高速性に
おいて優れているが、サージを一定電圧でクラン
プするため、電圧・電流積が大きくなるこの種の
保護素子としては、大電力を処理できる性能の素
子を必要とし、高価となる欠点がある。
一方、サイリスタを用い電圧レギユレータの出
力異常を保護するようになした保護回路が、特開
昭48−94844号公報及び米国特許第3551745号明細
書に開示されている。
力異常を保護するようになした保護回路が、特開
昭48−94844号公報及び米国特許第3551745号明細
書に開示されている。
[発明が解決しようとする問題点]
さて、一般にサイリスタは一度点弧すると保持
電流以上の直流電流が流れ得る限りいつまでも点
弧状態を保持する。従つて、サイリスタを用いた
保護回路に直流電源回路が接続されている場合、
サージ等により一旦点弧したサイリスタは、電源
回路からの直流電流により導通し続けることにな
り、サージが終わつた後でも自己復帰ができない
問題点がある。因みにこの問題点に対し、上記米
国特許においては、SCR(サイリスタ)はレギユ
レータ電源を切ることによつてリセツトできる旨
説明されており、手動復帰を行なつているのが現
状である。
電流以上の直流電流が流れ得る限りいつまでも点
弧状態を保持する。従つて、サイリスタを用いた
保護回路に直流電源回路が接続されている場合、
サージ等により一旦点弧したサイリスタは、電源
回路からの直流電流により導通し続けることにな
り、サージが終わつた後でも自己復帰ができない
問題点がある。因みにこの問題点に対し、上記米
国特許においては、SCR(サイリスタ)はレギユ
レータ電源を切ることによつてリセツトできる旨
説明されており、手動復帰を行なつているのが現
状である。
しかしながら通信装置においては、外来サージ
が収まつた時にはサイリスタは自動的に初期状態
に復帰すること、即ち無保守のアレスタが強く望
されるところである。
が収まつた時にはサイリスタは自動的に初期状態
に復帰すること、即ち無保守のアレスタが強く望
されるところである。
従つて本発明の目的は、サージが終了した後に
サイリスタを遮断状態に自動復旧するようになし
たサージ保護回路を提供することを目的とする。
サイリスタを遮断状態に自動復旧するようになし
たサージ保護回路を提供することを目的とする。
[問題点を解決するための手段]
前記目的達成のため、本発明は、一対の端子間
に直列接続された内部抵抗と直流電源回路とを有
するシステムにおいて、該システムの正側端子に
アノードが、負側端子にカソードが接続されたサ
イリスタと、このサイリスタのゲート・アノード
間に接続されサイリスタのアノードからカソード
に向う方向の電流に対して定電圧ドロツプを示す
定電圧性素子と、前記サイリスタのゲート・カソ
ード間を短絡する抵抗であつてその実効抵抗値は
前記サイリスタの保持電流が前記システムでの短
絡直流電流より実効的に大きくなる如く定められ
た抵抗とによりサージ保護回路を構成した。
に直列接続された内部抵抗と直流電源回路とを有
するシステムにおいて、該システムの正側端子に
アノードが、負側端子にカソードが接続されたサ
イリスタと、このサイリスタのゲート・アノード
間に接続されサイリスタのアノードからカソード
に向う方向の電流に対して定電圧ドロツプを示す
定電圧性素子と、前記サイリスタのゲート・カソ
ード間を短絡する抵抗であつてその実効抵抗値は
前記サイリスタの保持電流が前記システムでの短
絡直流電流より実効的に大きくなる如く定められ
た抵抗とによりサージ保護回路を構成した。
[作用]
サイリスタは一度点弧すると保持電流以上の直
流電流が流れ得る限りいつまでも点弧状態を保持
する。本発明においては、前記サイリスタのゲー
ト・カソード間を短絡する抵抗、即ちその実効抵
抗値は、前記サイリスタの保持電流が使用される
システムでの短絡直流電流より実効的に大きくな
る如く定められた抵抗を備えているため、外来サ
ージが収まつてシステムでの短絡直流電流が前記
サイリスタの保持電流より小さくなつた時には、
もはやサイリスタは導通状態を保つことができな
くなり、自動的に遮断状態に復旧するものであ
る。
流電流が流れ得る限りいつまでも点弧状態を保持
する。本発明においては、前記サイリスタのゲー
ト・カソード間を短絡する抵抗、即ちその実効抵
抗値は、前記サイリスタの保持電流が使用される
システムでの短絡直流電流より実効的に大きくな
る如く定められた抵抗を備えているため、外来サ
ージが収まつてシステムでの短絡直流電流が前記
サイリスタの保持電流より小さくなつた時には、
もはやサイリスタは導通状態を保つことができな
くなり、自動的に遮断状態に復旧するものであ
る。
[実施例]
以下本発明を図を用いて詳細に説明する。
第1図は、本発明の第1の実施例を示した回路
図である。
図である。
第1図において、本発明のサージ保護回路によ
り保護すべきシステム6は、直流電源回路7と内
部抵抗8とを有しており、このシステム6の正側
端子にサージ保護回路を構成するサイリスタ1の
アノードが、負側端子にサイリスタ1のカソード
が接続されている。
り保護すべきシステム6は、直流電源回路7と内
部抵抗8とを有しており、このシステム6の正側
端子にサージ保護回路を構成するサイリスタ1の
アノードが、負側端子にサイリスタ1のカソード
が接続されている。
サイリスタ1のゲートG・カソードK間には抵
抗2を接続し、ゲートGとアノードA間には更に
定電圧性素子としてツエナダイオード3を接続
し、サイリスタ1のアノードA、カソードK間を
それぞれ端子4,5としてサージ保護回路を構成
している。
抗2を接続し、ゲートGとアノードA間には更に
定電圧性素子としてツエナダイオード3を接続
し、サイリスタ1のアノードA、カソードK間を
それぞれ端子4,5としてサージ保護回路を構成
している。
抵抗2は後述の理由から例えば数オーム程度の
低抵抗が選ばれる。ツエナダイオード3は、端子
5を基準電位としたとき端子4の電位が正電圧の
ある一定電圧を越えたときに端子4からツエナダ
イオード3を通つて抵抗2に電流が流れ込むよう
な極性に接続されている。
低抵抗が選ばれる。ツエナダイオード3は、端子
5を基準電位としたとき端子4の電位が正電圧の
ある一定電圧を越えたときに端子4からツエナダ
イオード3を通つて抵抗2に電流が流れ込むよう
な極性に接続されている。
かく構成することにより、端子4,5間にサー
ジ電圧が印加されると、一定電圧を越えたとき直
ちにツエナダイオード3が動作し、端子4,5間
の電位差がそれ以上増加しないように作用する。
このとき、サージ源の内部インピーダンスが低い
と、ツエナダイオード3に大きなサージ電流が流
れる。この結果、抵抗2における電圧降下がサイ
リスタ1を点弧させるに充分な値(通常約0.7ボ
ルト以上)になつてサイリスタ1が点弧し、端子
4,5間はサイリスタ1で短絡されて低い電圧
(通常数ボルト)に保持される。サイリスタ1は
一度点弧すれば流れる電流が減らない限り導通状
態を保てるため、サージは低い電圧のままに保持
され、このときにはツエナダイオード3における
電力消費はなく、全体として電力消費は小さな値
となる。勿論、サージが、電圧は大きいけれどサ
ージ源内部インピーダンスが大きくてあまり大き
な電流は流れないというような場合には、ツエナ
ダイオード3だけによつて端子4,5間を定電圧
にクランプできる。
ジ電圧が印加されると、一定電圧を越えたとき直
ちにツエナダイオード3が動作し、端子4,5間
の電位差がそれ以上増加しないように作用する。
このとき、サージ源の内部インピーダンスが低い
と、ツエナダイオード3に大きなサージ電流が流
れる。この結果、抵抗2における電圧降下がサイ
リスタ1を点弧させるに充分な値(通常約0.7ボ
ルト以上)になつてサイリスタ1が点弧し、端子
4,5間はサイリスタ1で短絡されて低い電圧
(通常数ボルト)に保持される。サイリスタ1は
一度点弧すれば流れる電流が減らない限り導通状
態を保てるため、サージは低い電圧のままに保持
され、このときにはツエナダイオード3における
電力消費はなく、全体として電力消費は小さな値
となる。勿論、サージが、電圧は大きいけれどサ
ージ源内部インピーダンスが大きくてあまり大き
な電流は流れないというような場合には、ツエナ
ダイオード3だけによつて端子4,5間を定電圧
にクランプできる。
ここで、サイリスタ1を用いていることによつ
て、注意すべき事項がある。すなわち、第1図の
破線で示したシステム6には直流電源回路7及び
内部抵抗8の他に、図示省略したIC、トランジ
スタ、コンデンサ等の部品が含まれている。この
ような構成は、電話交換機等に現実にある。これ
らの構成に外部から雷サージ等が加わつてサイリ
スタ1が点弧し雷サージからシステム6を保護し
たとすると、雷サージが消えた後もシステム6の
直流電源回路7からサイリスタ1に電流が供給さ
れ続けることになる。これではシステム6の機能
に支障を与えるので、サージが消えた後は再びサ
イリスタ1を遮断状態に回復できる必要がある。
て、注意すべき事項がある。すなわち、第1図の
破線で示したシステム6には直流電源回路7及び
内部抵抗8の他に、図示省略したIC、トランジ
スタ、コンデンサ等の部品が含まれている。この
ような構成は、電話交換機等に現実にある。これ
らの構成に外部から雷サージ等が加わつてサイリ
スタ1が点弧し雷サージからシステム6を保護し
たとすると、雷サージが消えた後もシステム6の
直流電源回路7からサイリスタ1に電流が供給さ
れ続けることになる。これではシステム6の機能
に支障を与えるので、サージが消えた後は再びサ
イリスタ1を遮断状態に回復できる必要がある。
一般に、導通しているサイリスタに流れる電流
を徐々に減らしていくと、ある電流値で突然サイ
リスタが遮断する。これをそのサイリスタの保持
電流と呼ぶが、この保持電流はサイリスタのゲー
トとカソード間の短絡抵抗の大小と密接な関係を
持つており、短絡抵抗を小さくすると保持電流は
大きくなる。そこで、第1図の端子4,5間を短
絡したときにシステム6から流れ来る電流(直流
電源回路7と内部抵抗8で決まる。)よりサイリ
スタの保持電流を大きく設定しておけば、先の心
配はなく、サージが消滅すれば再びサージ保護回
路は遮断状態に戻ることができる。このため、前
述の如く抵抗2はかなり低い抵抗値を選んでい
る。一般に、システムでの線間短絡電流はせいぜ
い100〜200mA前後であり、サイリスタは数
100mAの保持電流になるよう設計しておけばよ
い。
を徐々に減らしていくと、ある電流値で突然サイ
リスタが遮断する。これをそのサイリスタの保持
電流と呼ぶが、この保持電流はサイリスタのゲー
トとカソード間の短絡抵抗の大小と密接な関係を
持つており、短絡抵抗を小さくすると保持電流は
大きくなる。そこで、第1図の端子4,5間を短
絡したときにシステム6から流れ来る電流(直流
電源回路7と内部抵抗8で決まる。)よりサイリ
スタの保持電流を大きく設定しておけば、先の心
配はなく、サージが消滅すれば再びサージ保護回
路は遮断状態に戻ることができる。このため、前
述の如く抵抗2はかなり低い抵抗値を選んでい
る。一般に、システムでの線間短絡電流はせいぜ
い100〜200mA前後であり、サイリスタは数
100mAの保持電流になるよう設計しておけばよ
い。
ここでサイリスタの保持電流とゲート・カソー
ド間の短絡抵抗との関係について整理してみる。
ド間の短絡抵抗との関係について整理してみる。
一般に、サイリスタは、第6図に示すように2
つのトランジスタとして書き表わせる。第6図に
おいてIaはアノード電流、αp,αnは電流伝送率、
Rgは短絡抵抗、Igはゲート電流である。
つのトランジスタとして書き表わせる。第6図に
おいてIaはアノード電流、αp,αnは電流伝送率、
Rgは短絡抵抗、Igはゲート電流である。
ここで、点弧の条件は、次の(1),(2)式で表わせ
る。
る。
αp+αn≧1 ……(1)
Vg0.7v ……(2)
また、Vgは、
Vg≦Rg・Ig ……(3)
と表わせる。従つて、点弧時においては、(3)式に
おいて短絡抵抗Rgが小さくても、雷サージによ
る電流Igが充分に大きいためVg(0.7v)は容易に
得られ、サイリスタは点弧する。
おいて短絡抵抗Rgが小さくても、雷サージによ
る電流Igが充分に大きいためVg(0.7v)は容易に
得られ、サイリスタは点弧する。
一方、保持の条件としては、一般にゲート電流
Igが停止している状態で、 Vg≦Rg・Ia・αp ……(4) と表わせる。従つて、(4)式の保持条件において短
絡抵抗Rgを小さくすると保持に必要なアノード
電流Iaが大きくなることを意味し、短絡抵抗Rg
の値は保持の条件に大きく寄与する。
Igが停止している状態で、 Vg≦Rg・Ia・αp ……(4) と表わせる。従つて、(4)式の保持条件において短
絡抵抗Rgを小さくすると保持に必要なアノード
電流Iaが大きくなることを意味し、短絡抵抗Rg
の値は保持の条件に大きく寄与する。
第2図は本発明の第2の実施例を示した回路図
である。第2図では、ツエナダイオード3を
NPNトランジスタ10のベースと接続し、その
エミツタをサイリスタ1のゲートGと接続し、コ
レクタは端子4に接続している。かく構成するこ
とにより、ツエナダイオード3からの電流が
NPNトランジスタ10によつて増幅されて抵抗
2、サイリスタ1に加えられるため、小さな容量
のツエナダイオードを使うことができ、又、電流
が増幅されて流れることから、サージ保護開始時
にサイリスタ1のゲートGに流れ込む電流が第1
図の実施例より増加し、サイリスタ1をより高速
で点弧させることが可能となる長所が得られる。
他は前記説明と同様である。
である。第2図では、ツエナダイオード3を
NPNトランジスタ10のベースと接続し、その
エミツタをサイリスタ1のゲートGと接続し、コ
レクタは端子4に接続している。かく構成するこ
とにより、ツエナダイオード3からの電流が
NPNトランジスタ10によつて増幅されて抵抗
2、サイリスタ1に加えられるため、小さな容量
のツエナダイオードを使うことができ、又、電流
が増幅されて流れることから、サージ保護開始時
にサイリスタ1のゲートGに流れ込む電流が第1
図の実施例より増加し、サイリスタ1をより高速
で点弧させることが可能となる長所が得られる。
他は前記説明と同様である。
第3図は本発明の第3の実施例を示した回路図
であり、第2図に示した回路に更にダイオード1
1を図示の如く追加したものである。第1図、第
2図の実施例では、端子4より端子5の電位が正
電位になると、ツエナダイオード3あるいはトラ
ンジスタ10のエミツタ・ベースを通つて端子
4,5間に電流がいつでも逆流してしまう欠点が
ある。なぜならば、一般にNPNトランジスタの
ベース・エミツタ間は、せいぜい10ボルト程度の
電圧にしか耐えられず、それ以上の逆電圧に対し
ては電流がどんどん流れてしまう。そこで、第3
図では、逆流を防止するダイオード11を設けて
いる。なお、サイリスタ1は元来逆方向にも電流
を阻止するので、特別の考慮は不要である。
であり、第2図に示した回路に更にダイオード1
1を図示の如く追加したものである。第1図、第
2図の実施例では、端子4より端子5の電位が正
電位になると、ツエナダイオード3あるいはトラ
ンジスタ10のエミツタ・ベースを通つて端子
4,5間に電流がいつでも逆流してしまう欠点が
ある。なぜならば、一般にNPNトランジスタの
ベース・エミツタ間は、せいぜい10ボルト程度の
電圧にしか耐えられず、それ以上の逆電圧に対し
ては電流がどんどん流れてしまう。そこで、第3
図では、逆流を防止するダイオード11を設けて
いる。なお、サイリスタ1は元来逆方向にも電流
を阻止するので、特別の考慮は不要である。
第4図は本発明の第4の実施例であり、第3図
の実施例回路を逆並列接続し、正・負双方向のサ
ージに対し保護できるように構成している。すな
わち、第1図、第2図の実施例では、システム6
から通信回線等へ流れる電流は一定方向の場合の
みを考えていたが、システムによつては電流反転
用のスイツチを内部に備え、逆方向に電流を供給
するものも考えられる。そこで本実施例では、サ
イリスタ1、抵抗2、ツエナダイオード3、トラ
ンジスタ10及びダイオード11からなるサージ
保護回路と、サイリスタ1′、抵抗2′、ツエナダ
イオード3′、トランジスタ10′及びダイオード
11′からなるサージ保護回路とを逆並列接続し
て、端子4,5間の正・負双方向のサージに対し
保護できるようにしている。更にNPNトランジ
スタ10,10′のベース・エミツタ間には抵抗
12,12′を接続することにより、トランジス
タ10,10′の実効的コレクタ・エミツタ耐圧
を高くすることができ、安定な動作を行なえる効
果が得られる。なお、図中で符号にダツシユマー
ク(′)を付けたのは、そのマークのない符号と
同一の部品を表わす。動作、機能については、前
述の説明から理解できるであろう。
の実施例回路を逆並列接続し、正・負双方向のサ
ージに対し保護できるように構成している。すな
わち、第1図、第2図の実施例では、システム6
から通信回線等へ流れる電流は一定方向の場合の
みを考えていたが、システムによつては電流反転
用のスイツチを内部に備え、逆方向に電流を供給
するものも考えられる。そこで本実施例では、サ
イリスタ1、抵抗2、ツエナダイオード3、トラ
ンジスタ10及びダイオード11からなるサージ
保護回路と、サイリスタ1′、抵抗2′、ツエナダ
イオード3′、トランジスタ10′及びダイオード
11′からなるサージ保護回路とを逆並列接続し
て、端子4,5間の正・負双方向のサージに対し
保護できるようにしている。更にNPNトランジ
スタ10,10′のベース・エミツタ間には抵抗
12,12′を接続することにより、トランジス
タ10,10′の実効的コレクタ・エミツタ耐圧
を高くすることができ、安定な動作を行なえる効
果が得られる。なお、図中で符号にダツシユマー
ク(′)を付けたのは、そのマークのない符号と
同一の部品を表わす。動作、機能については、前
述の説明から理解できるであろう。
第5図は本発明の第5の実施例であり、第4図
と同様に端子4,5に加わる正・負双方向のサー
ジに対し保護することを目的としたものであり、
逆並列接続をした2つのサイリスタ1,1′の各
ゲートに、逆向きに直列としたツエナダイオード
3,3′を接続したものである。このように構成
することにより、端子4,5に加わつたサージは
まず抵抗2′―ツエナダイオード3―同3′―抵抗
2(又はこの逆向き)に流れて一定電圧にクラン
プした後、サージ電流が大きいとサイリスタ1又
は1′が点弧してこれを保護するものである。
と同様に端子4,5に加わる正・負双方向のサー
ジに対し保護することを目的としたものであり、
逆並列接続をした2つのサイリスタ1,1′の各
ゲートに、逆向きに直列としたツエナダイオード
3,3′を接続したものである。このように構成
することにより、端子4,5に加わつたサージは
まず抵抗2′―ツエナダイオード3―同3′―抵抗
2(又はこの逆向き)に流れて一定電圧にクラン
プした後、サージ電流が大きいとサイリスタ1又
は1′が点弧してこれを保護するものである。
2つのツエナダイオード3,3′は正負双方向
に定電圧性を持つ1つの素子に置き換えてもよい
ことはいうまでもない。
に定電圧性を持つ1つの素子に置き換えてもよい
ことはいうまでもない。
[発明の効果]
以上詳しく説明したように、本発明によれば、
サイリスタのゲート・カソード間を短絡する抵抗
であつて、その実効抵抗値は、前記サイリスタの
保持電流が使用されるシステムでの短絡直流電流
より実効的に大きくなる如く定められた抵抗を備
えているため、外来サージが収まつてシステムで
の短絡直流電流が前記サイリスタの保持電流より
小さくなつた時には、もはやサイリスタは導通状
態を保つことができなくなり、自動的に遮断状態
に復旧する。すなわち無保守のアレスタが実現で
きるものである。
サイリスタのゲート・カソード間を短絡する抵抗
であつて、その実効抵抗値は、前記サイリスタの
保持電流が使用されるシステムでの短絡直流電流
より実効的に大きくなる如く定められた抵抗を備
えているため、外来サージが収まつてシステムで
の短絡直流電流が前記サイリスタの保持電流より
小さくなつた時には、もはやサイリスタは導通状
態を保つことができなくなり、自動的に遮断状態
に復旧する。すなわち無保守のアレスタが実現で
きるものである。
第1図は本発明の第1の実施例を示した回路
図、第2図から第5図はそれぞれ本発明の第2、
第3、第4、第5の実施例の回路図、第6図はサ
イリスタの点弧、保持説明用の回路図である。 1,1′……サイリスタ、2,2′……抵抗、
3,3′……定電圧性素子、4,5……端子、6
……システム、7……直流電源回路、8……内部
抵抗、10,10′……NPNトランジスタ、1
1,11′……ダイオード、12,12′……抵
抗。
図、第2図から第5図はそれぞれ本発明の第2、
第3、第4、第5の実施例の回路図、第6図はサ
イリスタの点弧、保持説明用の回路図である。 1,1′……サイリスタ、2,2′……抵抗、
3,3′……定電圧性素子、4,5……端子、6
……システム、7……直流電源回路、8……内部
抵抗、10,10′……NPNトランジスタ、1
1,11′……ダイオード、12,12′……抵
抗。
Claims (1)
- 1 一対の端子間に直列接続された内部抵抗と直
流電源回路とを有するシステムにおいて、該シス
テムの正側端子にアノードが、負側端子にカソー
ドが接続されたサイリスタと、このサイリスタの
ゲート・アノード間に接続されサイリスタのアノ
ードからカソードに向う方向の電流に対して定電
圧ドロツプを示す定電圧性素子と、前記サイリス
タのゲート・カソード間を短絡する抵抗であつて
その実効抵抗値は前記サイリスタの保持電流が前
記システムでの短絡直流電流より実効的に大きく
なる如く定められた抵抗とを備えたことを特徴と
するサージ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324277A JPS548847A (en) | 1977-06-22 | 1977-06-22 | Surge protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324277A JPS548847A (en) | 1977-06-22 | 1977-06-22 | Surge protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS548847A JPS548847A (en) | 1979-01-23 |
| JPH0116091B2 true JPH0116091B2 (ja) | 1989-03-22 |
Family
ID=13512506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7324277A Granted JPS548847A (en) | 1977-06-22 | 1977-06-22 | Surge protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS548847A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101209275B1 (ko) * | 2011-04-25 | 2012-12-10 | 한국전자통신연구원 | 서지 보호 장치 및 그를 이용한 방법 |
| DE102019111378A1 (de) * | 2019-05-02 | 2020-11-05 | Dehn Se + Co Kg | Asymmetrische Überspannungsschutzvorrichtung, Gleichstromschaltungsanordnung sowie Gleichstromnetz |
| EP4470080A1 (en) * | 2022-01-24 | 2024-12-04 | Micro Motion, Inc. | Timer-based fault protection circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551745A (en) * | 1968-07-08 | 1970-12-29 | Us Army | Shunt regulator overvoltage trip |
| GB1424512A (en) * | 1972-02-19 | 1976-02-11 | Lucas Electrical Co Ltd | Battery charging system for road vehicles |
-
1977
- 1977-06-22 JP JP7324277A patent/JPS548847A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS548847A (en) | 1979-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4178619A (en) | Protective integrated circuit network, particularly for connection to an inductive load | |
| US3638102A (en) | Overload protection circuit | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| EP0651490B1 (en) | Overvoltage protection circuit | |
| GB2091521A (en) | Telephone subscriber's line circuit with overvoltage protection | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| CA1083667A (en) | Two terminal circuitry for voltage limitation | |
| US4924341A (en) | Transient protector | |
| US4495537A (en) | Controlled current limiter | |
| US5208718A (en) | Protection circuit | |
| JPH0116091B2 (ja) | ||
| CN114069554A (zh) | 一种直流输入保护电路 | |
| US20020075619A1 (en) | Overvoltage protection circuit` | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| CN118249305A (zh) | 一种具有高响应速度和电压箝位功能的浪涌防护电路 | |
| JP2015211602A (ja) | サージプロテクタ | |
| US4323792A (en) | Two terminal circuitry for voltage limitation | |
| US4202024A (en) | Repeater bypass protection apparatus | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JPH05207647A (ja) | サージ吸収回路 | |
| US3796967A (en) | Amplifier protection circuit | |
| JPH04589Y2 (ja) | ||
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JPS63171120A (ja) | サ−ジ保護回路 | |
| JPH0222607B2 (ja) |