JPH01162437A - データ多段中継方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数のデータを時分割多重変換して多段中継する方式に
関し、 中継段数を所定以上に多（しても正常なデータを中継伝
送することが可能な多段中継方式を実現することを目的
とし、 上り及び下りの受信データに含まれるプリアンブルパル
スより抽出したクロックから局内基準クロックに乗り換
えた時の受信データ中に含まれるソし・−）、同量パル
スを検出する同期検出手段と、同期検出手段で検出した
フレーム同期パルスをデータ書込みタイミングパルスと
し、このデータ書込みタイミングパルスにて書込んだ受
信データを下り及び上り基準タイミング補正手段から出
力されるタイミングで読出すデータ遅延手段と、同期検
出手段から送出されるデータ書込みタイミングパルスを
基に下り基準タイミングを生成すると共に、下り受信デ
ータから抽出したクロックと局内基準クロックが非同期
でタイミングのずれが生じた場合は、ずれた方へ基準タ
イミングを補正する下り基準タイミング補正手段と、下
り基準タイミング補正手段から出力されるタイミングを
所定時間遅延処理したタイミングを上りデータフレーム
処理タイミングとし、この上りデータフレーム処理タイ
ミングを基に上り基準タイミングを生成すると′共に、
下り基準タイミング補正手段にて補正されたデータフレ
ームと異なるタイミングが入力された場合は、ずれたタ
イミングの方に基準を補正する上り基準タイミング補正
手段とを中継局へ備えＪ１１″１成する。

〔産業上の利用分野〕

本発明は、複数のデータを時分割多重変換して多段中継
する方式に関する。

例えば、遠隔地でしかも少量加入者のための電話回線を
設置する場合、ケーブルを敷設する費用と時間を節約す
るために、加入者を収容する端局及び加入者を収容する
と共に複数端局を収容する中継局を多段に設置し、これ
らのセンタとなる基地局へデータを無線中継する。

又、この基地局ではこの多段中継局を収容しており、こ
れらから受信したデータを変換して有線にて電話局に接
続すると言うディジタルデータ無線通信システムが実用
化されている。

即ち、基地局はその制御下に複数の中継局及び端局を有
し、この局間のデータ伝送は周波数を時分割多元接続す
るシステム（以下ＴＤＭＡシステムと称する）にて実施
している。

このＴＤＭＡシステムにてデータを多段に中継する場合
、各局がそれぞれ局内処理用のクロックをデータから抽
出して、それによりクロックを生成することにより基地
局からのデータを中継する方式となっている。

かかる処理をより簡易な構成でより高精度に行うことが
正確なデータを多段に中継・伝送する上で必要となる。

〔従来の技術〕

第３図は従来例を説明するブロック図、第４図は多段中
継局の構成概要を説明する図、第５図は多段中継のシス
テム構成概要を説明する図、第６図は無線区間のデータ
のフレームフォーマットを説明する図をそれぞれ示す。

第５図はＴＤＭＡ方式のディジタル無線通信システムの
構成を示し、その構成は、 ＴＤＭＡ方式のディジタル無線通信システムの基地とな
り、各端局３（ｉ）及び中継局２（ｉ）　（通常、１２
の中継局からなる）から集中させた音声をＰＣＭハイウ
ェイＴａｌに乗せるべく速度及びフォーマントを変換す
ると共に、ＰＣＭハイウェイＴａ）に乗せて伝送されて
来た音声を各端局３（ｉ）及び中継局２（ｉ）に送出す
る基地局１と、 それぞれ複数の端局３（ｉ）と複数の電話加入者等＝６
− の端末を収容し、しかも最大１２段階の中継をなす中継
局２（ｉ）と、 ディジタル無線通信システムの最終階梯に位置し、複数
の電話加入者等の端末を収容する複数の端局３（ｉ）と
、 基地局１からＰＣＭハイウェイ（ａｌを介して遺り取り
する音声を２線（２Ｗ）の回線（ｂ）に乗せるべく変換
し、交換機５へ収容する集線局４と、複数の電話加入者
を収容する交換機５とから構成されている。

第４図は上述の基地局１．中継局２（ｉ）及び端局３（
ｉ）の構成概要を示し、 図中の基地局１は、局内の動作を所定プログラムに基づ
き制御すると共に集線局４に接続される端末（図示して
ない）の操作にて内部の処理ジョブルーヂンを指定する
ことが出来る中央処理装置（以下ｃｐｕ　と称する）１
１と、 ＴＤＭＡ方式にてデータの送受信を行う送受信機（以下
ＴＲＸ　と称する）１２と、 ＰＣＭハイウェイ（ａ）を介して伝送されて来たデータ
をＴＤＭＡ方式のフォーマット及び速度に変換する速度
／フォーマット変換部１３と、 下り回線に送信する複数の送信データのそれぞれにプリ
アンプル（第６図（Ｃ）、　　（Ｄ）に示すようにデー
タフレームの先頭に挿入し、同期を目的とする情報の列
）やタイムスロット同期パターンを挿入して多重化する
送信制御部（以下ＤＴＸと称する）１４　と、 タイムスロットＴＳに乗せて上り回線から転送されて来
た受信データを抽出して再生する受信制御部（以下［Ｉ
ＲＸと称する）１５とを具備し、図中の中継局２（ｉ）
は上位局及び下位局とのデータの送受信の遺り取りを行
うＴＲＸ２１．２２と、下り回線及び上り回線のデータ
の受信を制御する下り回線及び上り回線受信制御部（以
下ＤＲＸ、ｔｌＲＸと称する）２３ａ、２３ｂと、 下り回線及び上り回線のデータの送信を制御する下り回
線及び上り回線送信制御部（以下ＤＴＸ、ＩＴＸと称す
る）２４ａ、２４ｂと、 端局３（ｉ）又は下位中継局からの伝送データよりタイ
ムスロット送出タイミングのずれのチエツクと、上位局
からの指示により自局内のタイムスロット送出タイミン
グのずれの調整を行う遅延調整制御部（以下ＩＬＬ　Ｃ
０ＮＴと称する）２５と、局内の処理動作を制御する制
御部（以下Ｃ０ＮＴと称する）２６　と、 電話加入端末やデータ端末等とのイクフェースをなすイ
ンタフェース部（以下Ｉ　ＮＴＦと称する）２７とを具
備し、 図中の端局３（ｉ）は中継局２（ｉ）と同様な機能を有
するＴＩ？Ｘ３１．　ＤＲＸ３２．　ＵＴＸ３５．　Ｉ
ＮＴＦ３６及び局内の処理動作を制御するＣ０ＮＴ３３
と、 上位局となる中継局２（ｉ）からの指示により自局内の
タイムスロット送出タイミングのずれの調整を行うＤＬ
　Ｃ０ＮＴ３４とを具備している。

第３図は中継局２（ｉ）内のＤＲＸ２３ａとＵＲＸ２３
ｂの構成概要を示す。

即ち、ＤＲＸ２３ａは下り受信データ■に含まれるプリ
アンブルパルスからクロック■を抽出する下りクロック
抽出回路２３３と、 下りクロック抽出回路２３３で抽出し出力するクロック
■を基にしてこのクロック■に追従した下り受信データ
■又は上り受信データ■を処理するための局内処理用ク
ロック■、■′を発生する基準クロック発生回路４１０
と、 下り受信データ■を基準クロック発生回路４１０から発
生するクロック■に乗り換える下りクロツタ乗換回路２
３１と、 下りクロック乗換回路２３１で乗り換えた下り受信デー
タ■′を同期パターン検出回路２３７で検出したタイミ
ング■（これを書込み制御信号とする）にて書込み、下
り基準フレームカウンタ２３９からのタイミング■（こ
れを読出し制御信号とする）にて読出されるエラステツ
クメモリ２３５と、下りクロ・７り乗換回路２３１にて
乗り換えた下り受信データ■′に含まれるフレーム同期
パルス（第６図（Ｄ）の５ＹＮＣ）を検出して同期パタ
ーンパルスを検出する同期パターン検出回路２３７と、
同期パターン検出回路２３７で検出した同期パターンパ
ルスを基にして下り基準タイミングを生成する下り基準
フレームカウンタ２３９とを具備している。

又、ＵＲＸ２３ｂは上り受信データ■を下り受信データ
■と同様に処理する上りクロック乗換回路２３２゜上り
クロック抽出回路２３４．同期パターン検出回路２３８
及びエラステツクメモリ２３６とを具備している。

尚、第３図に示す符号２６１は第４図に示すＣ０ＮＴ２
６に含まる機能ブロックであるＣＰＵ制御回路、符号２
７１はＩＮＴＦ２７内の端末インタフェースであり、符
号２５１は同じく第４図に示すＤＬ　Ｃ０ＮＴ２５内の
遅延調整回路である。

又、第４図に示すＤＴＸ２４ａには下り送信データ制御
回路２４１１．ＵＴＸ２４−ｐＩ−には上り送信データ
制御回路２４２及び上り送信データ■“を送出するため
の基準タイミングを出力する上り基準フレームカウンタ
２４３　とを具備している。

第４図及び第５図に示す基地局１−中継局２（ｉ）一端
局３（１）間は、例えばマイクロ波でデータを送受信す
る無線区間であり、この無線区間を送受信するデータの
フレームフォーマットを第６図に示す。

即ち、ＤＴＸ２４ａが第６図（Ｂ）に示すフレームフォ
ーマットで下りデータフレームを転送する時、各タイム
スロットＴＳ中の所定位置に１６ビツトのプリアンプル
と、１６ビツトの同期パターン（ＳＹＮＣ）とを挿入す
ると共に、上位局から受信した主データを多重化する。

この時の送出タイミングは、ＤＲＸ２３ａ内下り基準フ
レーＪ、カウンタ２３９から送出されるタイミングでＤ
ＴＸ２４ａを介して下位の局へ多重化データを送出する
ことになる。

即ち、上位の局から受信した下り受信データ■は上位の
局のタイミングで送出されて来る。この下り受信データ
■に含まれるプリアンブルパルスからクロック■を下り
クロック抽出回路２３３で抽出し、この抽出したクロッ
ク■を基にして局内基準クロック■を基準クロック発生
回路４１０で生成する。

そして、下り受信データ■をこの局内基準りロック■に
乗り換え（但し、位相のみの乗り換えを行う）、更にこ
の局内基準クロック■に乗り換えた下り受信データ■′
中に含まれるフレーム同期パルス（ＳＹＮＣ）を同期パ
ターン検出回路２３７にて検出し、これを基にして下り
基準フレームカウンタ２３９で生成した送出タイミング
で下位の局へ送出される。

一方、上り受信データ■も同様に上りクロック抽出回路
２３４で抽出したクロック■′から基準クロック発生回
路４１０で生成した局内基準クロック■′に乗り換え、
その上り受信データ■′中に含まれるフレーム同期パル
スを同期パターン検出回路２３８にて検出し、これを基
にして上り基準フレームカウンタ２４３で生成される送
出タイミングで上位の局へ送出される。

尚、上り基準フレームカウンタ２４３から送出される送
出タイミングは、下り基準フレームカウンタ２３９から
送出される送出タイミングを遅延調整回路２５１て所定
時間遅延調整したタイミング■を基にして生成されたも
のである。

〔発明が解決しようとする問題点〕

上述のような従来例のＴＤＭＡシステムでは、例えば基
地局１からの下り受信データ■からクロックを抽出して
、これを基に局内基準クロック■を生成し、各中継局２
（ｉ）及び端局３（ｉ）ではこの生成した局内基準クロ
ック■のタイミングにて局内処理を行う。

この様にして下り／上り受信データ■、■を多段に中継
して行った場合、下り／上り受信データの、■から抽出
されるクロック■、■′から局内基準クロック■、■′
に乗り換えた時、クロック■、■′と局内基準クロック
■、■′との間に僅かに位相ずれが発生することがあり
、これが次段で抽出されるクロックのシックとなり累積
されることになる。

従って、正常なデータを中継伝送する上で中継段数を所
定以上に多くすることは実質上不可能となる。

本発明は、中継段数を所定以上に多くしても正常なデー
タを中継伝送することが可能な多段中継方式を実現する
ことを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図は、複数のデータ
を時分割多重変換して多段中継する時分割多重通信シス
テムにおける中継局の構成概要を示し、図中の３０．３
０　　’は上り及び下りの受信データに含まれるプリア
ンブルパルスより抽出したクロックから局内基準クロッ
クに乗り換えた時の受信デーク■′８■′中に含まれる
フレーム同期パルスを検出する同期検出手段であり、 ５０．５０　　’は同期検出手段３０．３０　　’で検
出したフレーム同期パルスをデータ１込みタイミングパ
ルス■、■′とし、このデータ書込みタイミングパルス
■、■′にて書込んだ受信データ■′、■′を下り及び
上り基準タイミング補正手段６０．６０　　’から出力
されるタイミング■、■で読出ずデータ遅延手段であり
、 ６０は同期検出手段３０から送出されるデータ書込みタ
イミングパルス■を基に下り基準タイミングを生成する
と共に、下り受信データから抽出したクロックと局内基
準クロックが非同期でタイミングのずれが生じた場合は
、ずれた方へ基準タイミングを補正する下り基準タイミ
ング補正手段であり、 ６０′は下り基準タイミング補正手段６０から出力され
るタイミング■を所定時間遅延処理したタイミングを上
りデータフレーム処理タイミング■とし、この上りデー
タフレーム処理タイミング■を基に上り基準タイミング
■を生成すると共に、下　′り基準タイミング補正手段
６０にて補正されたデータフレームと異なるタイミング
が入力された場合は、ずれたタイミングの方に基準を補
正する上り基準タイミング補正手段であり、これらの手
段を具備して中継局を構成することにより本問題点を解
決するための手段とする。

−　１５　＝ 〔作　用〕 例えば、中継局が時分割多重通信システムの基地局から
下り受信データを受信すると、この下り受信データをこ
れに含まれるプリアンブルパルスより抽出したクロック
から局内基準クロックに乗り換え処理を行う。

そして、この局内基準クロックに乗り換えた下り受信デ
ータ■′中に含まれるフレーム同期パルスを同期検出手
段３０で検出し、検出したパルス■のタイミングにて下
り受信データ■′をデータ遅延手段５０へ書込む。

一方、下り基準タイミング補正手段６０はパルス■によ
りデータ遅延手段５０に書込まれた下り受信データ■′
を読出すためのパルス■をデータ遅延手段５０に送出す
ると共に、このパルス■を所定時間遅延調整して上り基
準タイミング補正手段６０′へ送出する。

この時、同期検出手段３０で検出したパルス■の位相が
前の位相と相違した場合、即ち局内基準クロックに乗り
換える時に発生する位相ずれによりパルス■の位相が前
の位相と相違した場合、下り基準タイミング補正手段６
０は、ずれた方に合わせるように補正処理を行い下り送
信データ■″を次段へ伝送する。

上り受信データ■′にあっても同様に上り基準タイミン
グ補正手段６０′にてずれの補正を行い、上り送信デー
タ■“を次段へ伝送するように構成することにより、中
継段数に関係なく常に高品質なデータを中継伝送するこ
とが可能となる。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。尚
、企図を通じて同一符号は同一対象物を示す。

第２図に示す本発明の実施例は、第４図及び第５図で示
した中継局２（ｉ）におりる構成概要の一部を示し、こ
の構成は第１図で説明した同期検出手段３０．３０　’
として第３図で説明した同期パターン＝１８− 検出回路２３７，２３８、 データ遅延手段５０．５０’として第３図で説明したエ
ラスチックメモリ２３５　、２３６、下り／上り基準タ
イミング補正手段６０．６０　　’として下り／上り基
準タイミング補正回路６０ａ、６０ｂで構成した例であ
る。

尚、本実施例における局内基準タイミングは、局内処理
動作時の基準信号を発振するクロックジェネレータ（Ｃ
ＬＫ　ＧＥＮ）４０ａ内発振器４０ｂからの信号■、■
′によるものとする。又、本実施例の上記以外の機能ブ
ロックは第３図で説明したものと同一内容のものとする
。

第２図に示す下り／上りクロック乗換回路２３１゜２３
２はＦＩＦＯ（Ｆｉｒｓｔ−ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ
）メモリで構成され、発振器４０ｂは水晶発振子を振動
子とする発振器である。

尚、第２図に示す本実施例のＤＲＸ２３０ａは第３図で
説明した機能ブロック２３Ｌ２３３，２３５，２３７，
２３９と、上述の下り基準タイミング補正回路６０ａか
らなり、ＵＴＸ２４０ｂは同しく第３図で説明した機能
ブロック２４２、２４３と、上述の上り基準タイミング
補正回路６０ｂからなっている。

本実施例において下り受信データ■は、第６図（Ｄ）に
示す位置に挿入されているプリアンブルパルスを下りク
ロック抽出回路２３３にて抽出し、この抽出クロック■
のタイミングで下り受信データ■を下りクロツタ乗換回
路２３１に書込む。

次に、下り受信データ■を下りクロック乗換回路２３１
から、発振器４ｏｔがら出力される局内基準クロック■
で読出すことにより局内基準クロック■のタイミングに
乗り換えて、その下り受信データ■′をエラスチックメ
モリ２３５及び同期パターン検出回路２３７に送出する
。

次に、同期パターン検出回路２３７は下り受信データ■
′中のフレーム同期パルス（第６図（Ｄ）に示す５ＹＮ
Ｃに挿入されている）から同期パターンパルスを検出す
る。

これにより、下り基準フレームカウンタ２３９のロード
パルスを送出すると共に、エラスチックメモリ２３５に
対して下り受信データ■′の書込み制御信号■を送出し
、エラスチックメモリ２３５は下り受信データ■′の書
込みを行う。

一方、下り基準フレームカウンタ２３９はロードパルス
にてエラスチックメモリ２３５に対して読出制御信号■
を作成送出すると共に、下り基準タイミング補正回路６
０ａ　との遺り取りを行い下り送信データの送出タイミ
ングを作成する。

もし、この時クロック■と■の位相ずれがあり同期パタ
ーン検出回ｌＢ２３７で検出した書込み制御信号■の位
相が前のフレームよりも１ビツト前後にすれた場合（即
ぢ、■〉■又は■−ぐ■又は発振器４０ｂの精度により
■≠■の場合）、下り基準タイミング補正回路６０ａは
下り基準フレームカウンタ２３９を書込み制御信号■の
位相に合わせるように補正する。

この補正により、ずれた読出制御信号■は第６図（Ｂ）
に示す下りフレームのガードビット（Ｇ）の位置でタイ
ミング補正が行なわれ、エラスチックメモリ２３５から
続出された下り送信データ■″は正常に下位へ伝送され
る。

２ｌ− ＝２０− 一方、上り受信デ〜り■の伝送の場合は、下り基準フレ
ームカウンタ２３９から送出されたタイミングを遅延調
整回路２５１で一定時間遅らせた信号■を上りフレーム
信号とし、これを基に上りフレームカウンタ２４３を動
作させる。

もし、下り基準タイミング補正回路６０ａで１ビツトの
下り基準タイミングの補正がなされた場合は、信号■も
１ビツトずれるので上り基準タイミング補正回路６０ｂ
は１ビツトずれた信号■に合わせるように補正処理を行
う。

この補正により上りデータ用のエラスチックメモリ２３
６の続出制御信号■のタイミングが上記同様にずれるが
、第６図（Ａ＞又は（Ｃ）に示すように上りフレームに
もガードビット（Ｇ）が挿入されているため、このガー
ドビット（Ｇ）の位置でタイミング補正が行われ、正し
い上り送信データ■“が上位に伝送される。

上述のように、本実施例では各中継局２（ｉ）で伝送タ
イミングが補正されてデータが中継されるためクロック
にジッタが累積されることがなく、高品質のデータを多
段に中継することが可能となる。

〔発明の効果〕

以上のような本発明によれば、高品質のデータを多段に
中継することが可能な多段中継方式を提供することが出
来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、第４図は多段中継局の構成概要を
説明する図、第５図は多段中継のシステム構成概要を説
明する図、 第６図は＝Ｓａ区間のデータのフレームフォーマットを
説明する図、 をそれぞれ示す。 図において、 １は基地局、　　　　　　２（ｊ）は中継局、３（ｉ）
は端局、　　　　　　　４は集線局、５は交換機、 １１はＣＰＵ　、　　　　　　　　　１２，２Ｌ２２，
３１　はＴＲＸ、１３は速度／フォーマント変換部、 １４．２４ａはＤＴＸ、　　　　　　１５．２３ｂ、　
２３０ｂ　はＵＲＸ　。 ２３ａ、３２，２３０ａはＤＲＸ、　　　２４ｂ、３５
，２４０ｂはＵＴＸ、２５．３４はＤＬ　Ｃ０ＮＴ、　
　　　２６．３３はＣ０ＮＴ。 ２７　、３６はＩＮＴＦ、 ３０．３０　　’は同期検出手段、４０ａはＣＬＫ　Ｇ
ＥＮ、４０ｂば発振器、 ５０．５０　’はデータ遅延手段、 ６０．６０　　’は下り／上り基準タイミング補正手段
、６０ａ、６０ｂは下り／上り基準タイミング補正回路
、２３１．２３２は下り／上りクロツタ乗換回路、２３
３．２３４は下り／上りクロック抽出回路、２３５、２
３６はエラステツタメモリ、２３７．２３８は同期パタ
ーン検出回路、２３９．２４３は下り／上り基準フレー
ムカウンタ、２４１．２４２は下り／上り送信データ制
御回路、２５１は遅延調整回路、　　２６１はＣＩ”Ｕ
制御回路、２７１　は端末インタフェース、 ４１０は基準クロック発生回路、 本発明の詳細な説明するブロック図 第１図

Claims (1)

1. 【特許請求の範囲】 基地局と端局との間を複数の中継局を介してデータを多
   段中継する時分割多重通信システムにおいて、 上り及び下りの受信データに含まれるプリアンブルパル
   スより抽出したクロックから局内基準クロックに乗り換
   えた時の受信データ（［１］′、［２］′）中に含まれ
   るフレーム同期パルスを検出する同期検出手段（３０、
   ３０′）と、 前記同期検出手段（３０、３０′）で検出した該フレー
   ム同期パルスをデータ書込みタイミングパルス（［５］
   、［５］′）とし、このデータ書込みタイミングパルス
   （［５］、［５］′）にて書込んだ該受信データ（［１
   ］′、［２］′）を下り及び上り基準タイミング補正手
   段（６０、６０′）から出力されるタイミング（［６］
   、［８］）で読出すデータ遅延手段（５０、５０′）と
   、前記同期検出手段（３０）から送出される該データ書
   込みタイミングパルス（５）を基に下り基準タイミング
   を生成すると共に、下り受信データから抽出したクロッ
   クと局内基準クロックが非同期でタイミングのずれが生
   じた場合は、ずれた方へ基準タイミングを補正する下り
   基準タイミング補正手段（６０）と、 前記下り基準タイミング補正手段（６０）から出力され
   るタイミング（８）を所定時間遅延処理したタイミング
   を上りデータフレーム処理タイミング（７）とし、この
   上りデータフレーム処理タイミング（７）を基に上り基
   準タイミング（８）を生成すると共に、前記下り基準タ
   イミング補正手段（６０）にて補正された該データフレ
   ームと異なるタイミングが入力された場合は、ずれたタ
   イミングの方に基準を補正する上り基準タイミング補正
   手段（６０′）とを前記中継局へ備え、 フレーム単位で伝送される該データを前記中継局を介し
   て中継処理する時、前記中継局で該受信データに含まれ
   るプリアンブルパルスより抽出したクロックから局内基
   準クロックに乗り換えた時に位相ずれが発生した場合、
   前記下り基準タイミング補正手段（６０）及び前記上り
   基準タイミング補正手段（６０′）にて補正処理し、次
   段に伝送することを特徴とするデータ多段中継方式。