JPH01163794A

JPH01163794A - ２値表示パネル画像表示装置

Info

Publication number: JPH01163794A
Application number: JP62321389A
Authority: JP
Inventors: Masayasu Eto; 江渡　正容; Kunio Ando; 久仁夫安藤; Fumio Inoue; 文夫井上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-21
Filing date: 1987-12-21
Publication date: 1989-06-28
Anticipated expiration: 2010-01-30
Also published as: JPH077246B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、発光を維持するに足る維持パルスを印加され
たときは発光し、印加されないときは非発光状態となり
、発光と非発光の何れかの状態を選択的にとるプラズマ
デイスプレィの如き２値表示素子を画素としてマトリク
ス状に配列することにより構成した２値表示パネルを画
面とする２値表示パネル画像表示装置に関するものであ
り、更に詳しくは、画像を画面において成る所定階調数
で濃淡表示することを可能にしておき、その所定階調数
を損なうことなしに、画面における最小発光強度と最大
発光強度の比であるコントラストを調整可能とする手段
を備えたかかる２値表示パネル画像表示装置に関するも
のである。

〔従来の技術〕

プラズマデイスプレィとは、ネオンサインのように気体
放電による発光現象をデイスプレィに用いたものである
。即ち、細長いガラス管の両端に平板電極を封じ込み、
Ｎｅなどの不活性ガスを封入し電圧を印加して発光させ
るもので、印加電圧が放電開始電圧を超すと放電が起こ
り、最小放電維持電圧以下に印加電圧を下げると放電は
停止する。

かかるプラズマデイスプレィは２値表示素子の一例であ
るが、２値表示素子の集合により２値表示パネルを構成
する。つまり、２値表示パネルとは、特定の幅、高さ２
周期の維持パルスの入力に対し、白黒あるいは明暗の２
値しか表示しないパネルをいう。例えば、「表示素子・
装置新技術゛８５年版」（同編集委員会編　総合技術出
版）１６１頁から１６５頁に記載されているＡＣ型ＦＤ
Ｐ　（プラズマデイスプレィパネル）は２値表示パネル
の代表的なものであり、他に大部分のＤＣ型ＦＤＰ、あ
るいは強誘電性液晶デイスプレィパネルなども２値表示
パネルに属する。

これらの表示パネルには表示画素がマトリクス配置され
ており、各表示画素の行、列をアドレスしながら映像情
報を書込んで表示パネルに画像を再生する。これらの表
示パネルは、２値表示パネルであっても、各表示画素の
明（暗）表示期間の長さあるいは明（暗）表示の強度を
画像信号の振幅に応じて制御すれば、多階調表示（濃淡
表示）が可能である。

例えば、特開昭５７−９７５８４号公報には、画像信号
の振幅に応じて表示画素に印加するパルス数を制御する
ことにより多階調表示を行う方法が記載されている。ま
た、「表示素子・装置技術”８５」（同編集委員会編　
総合技術出版）１９３頁から１９４頁には、映像信号の
振幅に応じて書込みパルス・消去パルスを適宜組合せ、
フィールド時分割走査を行なって各表示画素の発光回数
を制御することにより多階調表示を行う方法が記載され
ている。

このように、一般にパルス数変調もしくはパルス幅、パ
ルス高変調で２値表示パネルを駆動することによって、
テレビ画像等の多階調画像を２値表示パネル上に表示す
ることができる。

〔発明が解決しようとする問題点〕

上記従来技術では、２値表示パネル上に多階調画像を表
示することができるが、次に述べるような意味でテレビ
受像機の画面としての機能を十分もたせることについて
は配慮していなかった。

例えば、テレビ画面を見る場合、その周囲条件を考えて
、画面の最小輝度（黒レベル）とか、最大輝度と最小輝
度との比（コントラスト比）とかを調整する機能をテレ
ビ受像機は設けている。

現行のテレビ受像機では、前者の黒レベル調整は、表示
すべき映像信号の直流レベルを変えることにより行い、
後者のコントラスト調整は映像信号の振幅を変えること
により行っている。このように黒レベル調整（ブライト
調整）、コントラス日周整は映像信号の直流レベル調整
、振幅調整で従来は行なっていた。

しかし、２値表示パネルを多階調表示で駆動する場合、
映像信号の直流レベル調整、振幅調整を行なうと、調整
によって有効な階調数が損なわれてしまうという問題を
生じる。

例えば、パルス数変調により多階調表示を行う場合を例
にとる。このパルス数変調を行なう為、通常は映像信号
をＡ／Ｄ変換器（ＡｎａＬｏｇ　−Ｄ　ｔｇｉｔａＬ変
換器）でＰ　ＣＭ　（Ｐｕ１ｓｅ　−Ｃｏｄｅ　　Ｍｏ
ｄｕＬａＬｉｏｎ）信号に変換して用いる。このＡ／Ｄ
変換器の人力映像信号の直流レベル、振幅を調整すると
次の様なことになる。

一般にテレビ画面に表示する再生画像を２５６階調（デ
ィジタル符号にして８ビツト必要）とすれば画質的に充
分であると考えられるので、用いるＡ／Ｄ変換器は８ビ
ツトの出力として説明する。

このＡ／Ｄ変換器の入力ダイナミックレンジを最小レベ
ルから最大レベルまで最大限利用した時に、８ビツトの
Ｌ　Ｓ　Ｂ　（Ｌｅａｓｔ　−Ｓ　１ｇｎ１ｆｉｃａｎ
ｔ　−Ｂｉｔ；最下位ビット）からＭ　Ｓ　Ｂ　ＣＭｏ
５ｔ　−Ｓ　１ｇｎ１ｆｉｃａｎｔ　−Ｂ　ｉｔ　；最
上位ビット）まで有効なＰＣＭ信号を得ることができ、
２５６階調表示が可能となる。もしこのような最適状態
、すなわちＡ／Ｄ変換器の入力ダイナミックレンジー杯
に映像信号の振幅範囲を設定した状態から映像信号の直
流レベルを変えるとすれば、映像信号は入力ダイナミッ
クレンジを外れてしまい、正常な画面を再生できなくな
るという問題を生じる。

また、映像信号の振幅を大きくしても映像信号は入力ダ
イナミックレンジを外れるし、逆に振幅を絞れば、入力
ダイナミックレンジに比べて映像信号の振幅範囲が小さ
（なった分だけ、表示する画像の階調数が減ることにな
る。

上記問題の解決策として、従来技術では、映像信号の直
流レベル調整範囲、振幅調整範囲に見合う余裕をＡ／Ｄ
変換器の入力ダイナミックレンジにもたせ、１０ビツト
、１２ビツト等の高ビツト数Ａ／Ｄ変換器を使用してい
た。しかし、Ａ／Ｄ変換器のビット数を増加させること
は、Ａ／Ｄ変換器が高価になるばかりではなく、ビット
数増加に伴って信号処理回路が複雑になり、また消費電
力が増えるなどの別の問題を生じる。

本発明の目的は、Ａ／Ｄ変換器のビット数もしくはＰＣ
Ｍ信号のビット数で決まる画像階調数（例えば２５６階
調）をできるだけ損なうことなく、Ａ／Ｄ変換器の入力
ダイナミックレンジで制限される調整範囲を越えて広範
囲に再生画面のコントラスト調整を行なうことのできる
２個表示パネル画像表示装置を提供することにある。

〔問題点を解決するための手段〕

パルス数変調では映像信号の振幅に応じて維持パルス（
２値表示の点灯を維持するパルス）の個数を制御し、パ
ルス幅変調では映像信号の振幅に応じて維持パルスのパ
ルス幅を制御して、２値表示の点灯期間の長さを変えて
中間調表示（多階調表示）を行なう。このようなパルス
数変調１．パルス幅変調を含めて、一般に２値表示パネ
ルを駆動するには、映像信号をＰＣＭ信号で代表される
ディジタル信号に変換し、このディジタル信号（以下Ｐ
ＣＭ信号）で維持パルスの個数あるいは幅。

高さを変調する方法が用いられている。

具体的には、ＰＣＭ信号の各ビットごとに維持パルスの
個数あるいは幅、高さの重みづけをし、Ａ／Ｄ変換器出
力の映像信号データ（例えば８ビツトで構成される０、
１の組；すなわちＰＣＭ信号）に応じて、１となる各ビ
ットごとに対応するパルス数あるいは幅、高さの全ビッ
ト（８ビツト）についての総和をとり、この総和に等価
な数あるいは幅、高さの維持パルスを表示画素に印加し
ている。

上記、コントラスト調整を有効に行なうという目的は、
このＡ／Ｄ変換器出力ＰＣＭ信号の各ビットごとに割当
てた維持パルスの個数あるいは幅。

高さを調整する回路を設けることにより達成される。

さらに加えて、上記のようなＰＣＭ信号の各ビットごと
に割当てた維持パルスの個数あるいは幅。

高さを変えて行なうコントラスト調整は、従来に比べ荒
い調整であるが、さらに微妙な調整を行なう方法として
、上記のような維持パルスを調整する回路に加えて、Ａ
／Ｄ変換器に入力する映像信号の振幅を可変する回路も
しくは振幅を可変するのと等価な演算処理をＡ／Ｄ変換
器の出力データに施すディジタル回路を設ける。

〔作用〕

８ピツ）Ａ／Ｄ変換器出力のＰＣＭ信号でパルス数変調
を行なう場合、Ａ／Ｄ変換器出力のＬＳＢ（最下位ビッ
ト、これをｂｏとする）に対して例えば８０個（ａｏ≧
１．整数）の維持パルスを割当て、次の上位ピッ）（ｂ
ｌ）には８５個（ａｔ≧ａｏ＋整数）の維持パルスを割
当て、これを繰返して、ＭＢＳ（最上位ビット、これを
ｂ７とする）には３１個の維持パルスを割当てる。そし
て、上記Ａ／Ｄ変換器の出力データｂ０〜ｂ、の各ビッ
トの０．１の状態に応じて、各ビット毎に割当てた維持
パルスの個数の総和をとり、この総和に等しい個数の維
持パルスを所定の表示画素に印加する。

本発明によるコントラスト調整には直接関係しないが、
再生画面の黒レベルを決めるものとして、上記Ａ／Ｄ変
換器の出力データとは関係なく常にａ個（ａ≧０整数）
の維持パルスを各表示画素に印加するものとする。この
とき、各表示画素に印加する維持パルスの総個数ＮはＮ＝Σ　ａ　、　ｂ　１　＋　ａ　　　　　　　　　−
”（１）ｌｌＯとなる。

維持パルス１個の印加に対する表示画素の輝度がｋであ
るととすれば、上記（１）式の維持パルスを印加したと
きの表示画素の輝度ｌはｆ＝ｋＮ＝　Σ　ａ　１　　ｂ　、　＋　ｋ　ａ　　　　　　　
　”−”（２）となる。上記（２）式から与えられる表
示画素の最小発光強度（最小輝度）！！、ｆｆｉ！わと
最大発光強度（最大輝度）ｉ、、、１．Ｘはそれぞれとなり、コントラスト比Ｃ，Ｉを１−　ｒａｍｘ　／−
ｅｍｉａで定義すればＣ１Ｉ＝ｊ２□ｘ　／　ｊ２　ｌ、１ｔａ＝Σａ、／ａ
＋１　　　　　　　・・・・・・（４）となる。

上記（４）式において　Σ　ａユを変えると、最大重−
０コントラスト比Ｃ１１が変化することがわかる。Ａ／Ｄ
変換器の出力に対する輝度ｉの直線性を考えるとａ、はａ直＝２’ｍ　　（ｍ：整数）　　　　　・・・・・・
（５）である。このとき、上記（４）式はｍの関数ｃ＊
（ｍ）でありＣＲ（ｍ　）　＝　２５５　・＋　１　　　　−−（６
）となる。簡単の為ａ＝８であるとすると、Ｃ，Ｉ（ｍ
　）　＝　３１．８　ｍ＋　１　　　　　　　・・・−
（６Ａ）であり、コントラスト比Ｃ８はｃ、（ｉ）−３
３゜Ｃ＊　（２）−６５，・・・・・・の様に変化する
。上記（６）式では、ｍが整数であるので、最大のコン
トラスト比ＣＲ（ｍ　）は飛び飛びの値で変化する。ｍ
±１の変化に対するＣ　Ｒ（ｍ　）の変化量はＣ＊　（
ｍ　）２５５ｍ＋ａであり、ｍが１００以上であれば、１％程度の変化量で
コントラスト比Ｃ１１を変えることができ、実用上は問
題ないと思われる。

ｍが小さいところでは、ΔＣＲは数１０％程度となる。

このような変化量が大きい調整ではなくさらに細かいコ
ントラスト調整が必要ならば、ａ４の与え方を２’ｍと
は別に変えたり、Ａ／Ｄ変換器に入力する映像信号の振
幅をｍの変化と並行して変えたりすればよい。ａｌの与
え方を変えると表示画素のＡ／Ｄ変換器出力変化に対す
る輝度ｌの変化の直線性が少し変わったり、映像信号の
振幅を変えると有効階調数が変わったりするが、映像信
号の振幅を変えるだけの従来の方法に比べ階調数の変化
は少ない。

〔実施例〕

以下、本発明の実施例を図面により詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。同
実施例は、典型例としてフィールド内時間分割走査（以
下フィールド時分割走査）でパルス数変調を行なった場
合の２値表示パネルの表示回路を対象として本発明を実
施した例である。

第１図において、表示回路は映像信号入力端子１、映像
信号処理回路２、Ａ／Ｄ変換器３、メモＵ　４、垂直走
査パルス発生回路５、水平走査パルス発生回路６、維持
パルス発生回路７、垂直ドライバ８、水平ドライバ９、
維持パルス印加用ドライバ１０．２値の表示パネル１１
、各回路の動作をコントロールするための制御回路１２
、およびコントラスト調整回路１４から構成される。ま
た、パルス発生回路５〜７、ドライバ８〜１０、および
表示パネル１１をまとめて表示部１３と定義する。

表示部１３の構成は用いる表示パネル１１の種類に大き
く依存する。例えば強誘電性液晶パネルを用いることに
すると、垂直走査パルス発生回路５、ドライバ８．水平
走査パルス発生回路６およびドライバ９で表示パネルを
駆動し、維持パルス発生回路７で発生した維持パルスは
例えば水平走査パルスと合成して水平ドライバ９を介し
て表示パネル１１に印加する。この場合、ドライバ１０
は不要となる。しかし、２値表示パネル１１を駆動する
には、基本的に垂直走査パルス、水平走査パルスおよび
維持パルスの３つが必要である。

第１図に示すブロック図では、垂直走査パルス。

水平走査パルス、維持パルスを明らかに区別するために
、パルス発生回路５〜７．ドライバ８〜１０、をそれぞ
れ３つに分けて示した。この第１図に示すブロック図の
動作は次の通りである。

入力端子１には映像信号を入力する。映像信号処理回路
２では入力映像信号に基づき、Ｒ，Ｇ。

Ｂ原色信号等の画像信号を形成する。形成された画像信
号はＡ／Ｄ変換器３で必要なビット数のＰＣＭ信号に変
換され、各ビットごとにメモリ４に記憶される。

制御回路１２では入力映像信号に同期した各種のコント
ロール信号を形成し、各回路に供給する。

垂直走査パルス発生回路５では、制御回路１２からのコ
ントロール信号に基づき、表示パネル１１の垂直走査用
パルスを発生し、垂直ドライバ８を介して表示パネル１
１を走査する。水平走査パルス発生回路６では、制御回
路１２からのコントロール信号に同期してメモリ４の各
ビットごとの画像信号を取込み、水平方向に並ぶ表示画
素への書込み（開始用）パルスを形成する。この書込み
パルスは水平ドライバ９を介し、垂直走査のタイミング
に合わせて表示パネル１１に印加される。維持パルス発
生回路７では、水平走査パルス発生回路６で形成した書
込みパルスの「重み」に合う個数の維持パルスを形成し
、ドライバ１０を介して表示パネル１１に印加する。

すなわち、この第１図に示すブロック図では、垂直走査
パルス発生回路５および水平走査パルス発生回路６によ
って表示画素をアドレスし、アドレスされた表示画素は
維持パルス発生回路７からの維持パルスによって点灯す
る。本発明のこの実施例では、コントラス）３１整回路
１４を設けて、通常状態では維持パルス発生回路７で発
生する維持パルスの個数を制御する。さらにコントラス
ト調整回路１４は、コントラス調整を細かに行なう必要
がある場合にはＡ／Ｄ変換器３に入力する映像信号の振
幅を絞るように、映像信号処理回路２に作用する。もち
ろん、映像信号の振幅を等測的に変える方法は他にも存
在するが、第１図にはその代表例を示す。

第２図は、フィールド時分割走査をさらに詳しく説明す
るための、フィールド期間における走査線と走査時刻の
関係を示す模式図である。縦軸で走査線番号を示し、横
軸で走査時刻を示す。通常のテレビ信号は第２図に示す
実線Ｌ０に沿って走査される。

筒車のため、Ａ／Ｄ変換器では画像信号をｎ＝４ビツト
のＰＣＭ信号にＡ／Ｄ変換するものとする゛。このとき
、１フイールドを第２図に示すようにｎ＋１＝５に時分
割して走査する（階調表示を行なうためだけならＬ０〜
Ｌ３に示すｎ＝４分割走査で充分であるが、本実施例で
は最小輝度を決めるための走査しも行なうことにして説
明している）。すなわち、画像信号を４ビツトでＡ／Ｄ
変換して、ＬＳＢからＭＳＢまでの４ビツトをそれぞれ
ｂｏ、ｂｌ＋ｂｚ、ｂ３で表わし、各ｂ　Ｏ＋　ｂ　＋
＋　ｂ　２＋ｂ３のビットごとに対応してそれぞれ実線
Ｌ　Ｏ＋　Ｌ　ｌ　＋Ｌ２．Ｌ３に沿って走査する。さ
らに、画像信号のデータｂ０〜ｂ３とは別に実線りに沿
った走査を行なう。第２図から分るように、通常のテレ
ビ画面では１回の走査で１フイールドの画像表示が行な
われるのに対して、第２図では１フイールドを時間的に
５分割して走査するフィールド内時間分割走査で画像表
示がなされる。

第３図は、第２図に示すフィールド時分割走査で表示パ
ネル１１を駆動する場合に、表示パネル１１の垂直走査
電極に１〜に３．維持電極Ａ１〜Ａ３．水平走査電極３
１〜Ｓ４に印加するパルスのタイミング例を示したもの
である。

第３図には、表示パネル１１上に配列した縦３画素、横
４画素の表示部分を駆動するのに充分な数の各走査電極
を選んで示している。

垂直走査電極に１には例えば時刻０．（１＋１１５）Ｈ
，（３＋２１５）Ｈ，（７＋３１５）Ｈ，（１５＋４１
５）Ｈに、それぞれ記号ｋ　６＋　ｋ　＋＋　ｋ　２＋
　ｋ　ｆｆ＋にで表わすパルスを印加する。垂直走査電
極に２゜Ｋ３には、Ｋ１に印加するパルスと波形は同じ
であるかに１に印加するパルスからそれぞれＬＨ。

２Ｈ遅れたパルス（Ｋｌに印加するパルスと同様の記号
ｋｏ＋に＋＋・・・ｋで表わす）を印加する。ここでＨ
は１水平走査周期を表わす。

維持電極Ａ１には、Ｋ１に印加するパルスｋｏ＋に、、
に、、に３．にの時刻に合わせて、それぞれ個数が異な
るａ　Ｏ＋　ａ　＋＋　ａ　＋＋　ａ　３１　ａの維持
パルスを印加する。維持電極Ａ２．Ａ３には、それぞれ
に２゜Ｋ３に印加するパルスｋｏ＋ｋｌ＋・・・・・・
ｋの時刻に合わせそ、Ａ１に印加するパルスと波形は同
じであるがＡ１に印加するパルスからそれぞれＩＨ１２
Ｈ遅れたパルス（Ａｌに印加するパルスと同様の記号ａ
ｏ＋ａｌ＋・・・・・・ａで表わす）を印加する。

水平走査電極Ｓ１あるいは８２〜Ｓ４には、垂直走査電
極Ｋｌ、に２．に３に印加したｋｏ、に＋・・・ｋのい
ずれかのパルスにタイミングの合うパルスを印加する。

パルスｋを除いたに０〜に３のいずれのパルスとタイミ
ングの合ったパルスを印加するかは、画像信号をＡ／Ｄ
変換したデータで決まる。すなわち、Ａ／Ｄ変換データ
のＬＳＢからＭＳＢに対応してそれぞれｋ。、・・・・
・・ｋ３にタイミングの合うパルスを印加する。但しに
１〜に３に印加するパルスｋにタイミングが合うパルス
は全ての電極８１〜Ｓ４に印加する。

すなわち、第３図に示すに０〜に３はビットごとの走査
を行なうためのパルスであり、ｋは画像信号のデータと
は無関係に走査するためのパルスである。各ｋｏ、に＋
、ｋｚ、に３＋にのタイミング間隔は必ずしも第３図に
示す間隔である必要はない。

しかし例えば第２図に示す走査方式で間隔をＨの整数倍
にすると同時刻にｂｏ、ｔｚ＋ｂｚ、ｂ３．ｂの走査が
重なってしまうので、１例としてＨ／（１＋ｎ　）　−
Ｈ／　５ピツチだけに０．ｋＩ、に２〜にの間隔をＨの
整数倍からずらしている。

第４図は、第３図に示すパルスで駆動される表示画素の
配列を模式的に示した模式図である。Ｋ１−に３は垂直
走査電極、８１〜Ｓ４は水平走査電極、Ａ１−Ａ３は維
持電極である。表示画素は垂直（行）方向の走査電極Ｋ
ｉの番号ｉと水平（列）方向の走査電極Ｓｊの番号ｊで
指定しｄ　ｉｊで表わす。例えば表示画素ｄＺ３は走査
電極に２と３３とで選択される。

第３図に示す電極ＫｉとＳｊに印加するパルスのタイミ
ングを見ると、Ｓｌに印加するパルスはに１に印加する
に、、に、、に、とに、に２に印加するパルスに０とに
１およびに３に印加するパルスに０とに１にタイミング
が合う。このとき、ｋＯ＋ｋ　Ｉ＋　ｋ　ｚ、　ｋ　！
＋　ｋのパルスに同期させて、それぞれａｏ＝Ｌ　ａ＋
＝２＋　ａｚ＝４．　ａ３＝８．　ａ＝８の維持パルス
を印加するものとする。この結果、Ｋ１と５１に印加す
るパルスのタイミングから表示画素ｄｌｌでは合計ａ　
ｏ　＋　ａ　ｚ　＋　ａ　３　＋　ａ　＝　２１個の維
持パルスによる発光が行なわれる。仮に１個の維持パル
スに対して１の輝度が得られるとすれば、表示画素ｄ１
１の輝度４２＋１はｆ＋＋＝２１となる。

一般に、ある表示画素の輝度２は前述（２）式において
に＝１とおき、と表わすことができる。但し、ｂ＋（ｔ＝０〜ｎ−１）
は映像信号をｎビットのＰＣＭ信号にＡ／Ｄ変換したと
きの各ビットのデータであり、ｂｏがＬＳＢ、ｂ、が次
の上位ビット、・・・・・・ｂｆｌ−１がＭＳＢの値で
ある。ａｉ　は各ビットｂ１に対して与えられる維持パ
ルスの個数である。ａは表示画素に対して常に印加され
る維持パルスの個数である。

本実施例では簡単の為ｎ＝４とおいて説明している。

第５図は例えば表示画素ｄｌｌに印加する維持パルスの
個数を変えたときの、映像信号のＡ／Ｄ変換出力データ
（ｂｏ＝ｂｉ）と輝度２との関係を示したものである。

すなわち、第５図（ａ）には垂直走査パルスに０〜にと
、それに対応する維持パルスａ０〜ａの組Ａ、　Ａ’、
　Ａ″を示し、第５図（ｂ）にはそれぞれの維持パルス
の組Ａ、Ａ’、Ａ’において、Ａ／Ｄ変換器の出力ｂ０
〜ｂ３と輝度℃の関係がどのように変わるかを示す。グ
ラフではＡ／Ｄ変換器の出力がｎ＝４ビツトであるので
輝度ゑの変化は２’＝１６階調となる。

第５図（ａ）でＡ１に印加する維持パルスの組（ａｏ＋
ａ＋＋ａｚ＋ａｉ；　ａ）として、Ａは（１，２゜４．
８ｉ８）、Ａ’は（２，４，８，１６；８）。

Ａ“は（３，６，１２，２４；８）となっている。

このとき、Ａ／Ｄ変換器の出力ｂ０〜ｂ、と輝度ｌとの
関係は第５図（ｂ）に示すそれぞれ実線Ａ。

Ａ’　、　Ａ”のようになる。すなわち、（１）維持パ
ルスの組（ａｏ＋ａｌ＋ａ２＋ａ３；　ａ）を（１，２
，４，８；８）とすると、輝度２は第５図（ｂ）に示す
実線Ａのように最小輝度ｆ、、、＝８から最大輝【ム、
、＝　１５まで階調数Ｎ＝１６で変化する。このときの
コントラスト比Ｃ＋＋は前記の式（４）よりＣ１１＝１
．８７５である。

（２）維持パルスの組を（１，２，４，８；８）→（２
，４，８，１６；８）と変えると、輝度ｌは第５図（ｂ
）に示す実線Ａ′のように最小輝度ｆ、、、＝８から最
大輝度ｆ’、、、＝　３８まで階調数Ｎ＝１６で変化す
る。このときのコントラスト比はＣ，＝４．７５である
。

（３）維持パルスの組を（１，２，４，８；８）→（３
，６，１２，２４；８）と変えると、輝度２は第５図（
ｂ）に示す実線Ａ″のように最小輝度ｆ−ｔ−＝８から
最大輝度２＃、、１．８＝５３まで階調数Ｎ＝１６で変
化する。このときのコントラスト比はＣｍ　＝６．６２
５である。

このように、維持パルスの個数ａ１を変えると階調数Ｎ
を一定に保ちながらコントラスト比を変えることができ
る。上記Ａ、Ａ’、Ａ“の例はａ。

＝２１ｍとしてｍをそれぞれ１，２．３と変えた場合に
相当する。このようにａ　１＝　２　’ｍと置いた場合
、輝度ｌの変化は最もまともな直線性を得ることが、第
５図（ｂ）から分る。ａｉの別の与え方も可能であるが
、具体的には後で説明する。

第６図に、第５図に示すコントラスト調整を行なうため
の、第１図に示した維持パルス発生回路７に相当する具
体的回路構成例を示す。

第６図は、ＲＯＭ　（Ｒｅａｄ　−０ｎｌｙ　−Ｍｅｒ
ｎｏｒｙ）６２、ＲＯＭ６２用アドレスカウンタ６１、
カウンタ６７、単安定マルチバイブレーク６８、カウン
タ６９，７２、デコーダ７０、コンパレータ７１、Ｄ−
ＦＦ　（Ｄタイプ−Ｆｌｉｐ　ＦＬｏｐ）７３．０Ｒ７
４，７５、ＡＮＤ回路７６、ＩＨ遅延回路７８ａ〜７８
１１アドレスカウンタ６１のクロック入力端子６０、Ｒ
ＯＭ６２の出力端子６３、カウンタ６９のプリセット端
子６４、単安定マルチバイブレーク６８の発振周期調整
端子６５、基本維持パルスの入力端子６６、制御維持パ
ルスの出力端子８２、維持パルス出力端子７９ａ〜７９
ｊおよびコントラスト微調を行なうときの切換信号検出
端子１００で構成される。

ここで、第６図の点線枠８１で示す部分が維持パルス制
御回路であり、点線枠８０と８１を合わせて第１図に示
す維持パルス発生回路７に相当する。アドレス用カウン
タ６１およびＲＯＭ６２は第１図に示す制御回路１２の
一部分を構成する。

但しこの第６図は、回路構成の一例を示したものであり
、第５図のような調整を行なうための具体的回路構成は
他にもホ＜考えることができる。

第７図に、第６図に示す回路の動作を説明するためのタ
イミングチャートを示す。アドレスカウンタ６１は一定
の周期（本実施例では１１５Ｈ周期）で制御回路１２か
ら入力端子６０に入力するクロックに同期しＲＯＭ６２
のアドレスをカウントする。

アドレスカウンタ６１のアドレスに従い、ＲＯＭ６２か
らは、第３図の垂直走査電極に１に印加するパルスに相
当する第６図のパルスＫが出力される。第６図において
パルスには時刻ｔ　ｏ＝　０　。

ｔ、＝（１＋１１５）Ｈ，ｔ２＝（３＋２１５）Ｈ。

ｔ、＝（７＋３１５）Ｈ，ｔ、＝（１５＋４１５）Ｈで
５つのパルスが立上り、それぞれ１１５Ｈ後のｔｏ’＝
１１５Ｈ，ｔｌ’＝（１＋２１５）Ｈ，ｔ、、’＝（３
＋３１５）Ｈ，ｔ３’＝（７＋４１５）Ｈ，ｊ４’＝＝
１６Ｈで立下る。

このパルスには２つの信号に分けられて一方は端子６３
から出力され、垂直走査パルス発生回路５、水平走査パ
ルス発生回路６の入力信号となる。

他方は第６図に示すように、ｎ＋１進カウンタ６７、ｍ
ビットカウンタ６９．Ｄ−ＦＦ７３（７）クロックおよ
び！ビットカウンタ７２のリセット信号となる。ここで
ｎは映像信号をＡ／Ｄ変換したＰＣＭ　信号のビット数
２ｍは１フイールド内のパルス数を２進で表わすのに充
分な大きさのビット数である。本実施例ではｎ＝４で説
明している。

第６図においてｎ＋１進のカウンタ６７はフィールド走
査を開始する時刻ｔ０以前に、例えば垂直同期信号等に
よってリセットされ、時刻ｔ０以後のパルスにの個数を
カウントする。第７図では、パルスＫを５カウントする
と時刻ｔ、ｌ　においてその立下りに同期したパルスＡ
を出力する。さらに、第７図では示していないが、次の
フィールド走査開始直前で、例えば垂直同期信号によっ
てカウンタ６７がリセットされ、同時に、パルスＡは立
下るのものとする。

単安定マルチバイブレータ６８はパルスへの立下りに同
期するパルスＢを出力する。パルスＢは単安定マルチバ
イブレータの発振時定数調整端子６５（この端子６５は
コントラスト調整回路１４につながっているが、コント
ラスト調整のためではなく、輝度調整のために用いられ
る）によって決まる時刻も４″で立下る。

カウンタ６９はパルスＫをクロックとして２進でカウン
トアツプし、ｍビットの信号ＱＩ′〜Ｑ、／を出力する
。但しカウンタ６９はフィールド走査開始時刻ｔ０以前
に、例えば垂直同期信号等によってリセットされ、また
カウント開始時のＱａ’〜Ｑ、／　の初期値は調整端子
６４（この端子６４はコントラスト調整回路１４につな
がっており、コントラスト調整のために用いられる）に
印加するデータによってプリセットできるものとする。

デコーダ７０はカウンタ６９の出力Ｑ１′〜Ｑ、１によ
って２進の出力Ｑ、〜Ｑｕを出力する。第７図にはＱ、
〜Ｑ、の波形を示す。

カウンタ７２は！ビットの２進カウンタであり、制御回
路１２から端子６６に入力する基本維持パルスＴをカウ
ントする。但し、カウンタ７２はＲＯＭ６２の出力パル
スにでリセットされ、その立下りでカウントを開始する
ものとする。

コンパレータ７１はデコーダ７０とカウンタ７２の出力
を比較し、両者が一致する時刻に１個のパルスを出力す
る。例えば、パルスにのｔ＝ｔ。

で最初に立上るパルスに対するカウンタ６９の出力がＱ
、’＝１．Ｑ、’＝＝Ｑ、’＝・・・・・・＝Ｑ、’＝
Ｏとすればデコーダ７０の出力もＱ、＝１．ＱＺ＝Ｑ３
＝・・・・・・＝Ｑｕ＝Ｏとなる。したがって、カウン
タ７２が維持パルスＴを１カウントした時にコンパレー
タ７１がパルスを出力する。同様にして、パルスにの２
番目、３番目、４番目の入力に対し、カウンタ７２がそ
れぞれ、維持パルスを２カウント。

４カウント、８カウントするとコンパレータ７１がパル
スを出力する。

このコンパレータ７１の出力パルスとｎ＋１進カウンタ
６７の出力パルスを０Ｒ７４に入力し、それらの和をＤ
−ＦＦ７３のリセットパルスとする。Ｄ−ＦＦ７３はパ
ルスにの立下りｔ０′〜ｔ４Ｌに同期して立上り、０Ｒ
７４の出力の立上りに同期して立下るパルスＣを出力す
るものとする。０Ｒ７４の出力はｎ＋１進カウンタ６７
の出力Ａおよびコンパレータ７１の出力との和であり、
最初にコンパレータ７１の出力によってＤ−ＦＦ７３か
りセットされるようになっているので、パルスＣは時刻
ｊ　Ｏ’＋　　Ｉ’１　　ｔ＠’、　　ｔ３’で立上り
それぞれ維持パルスを１．２．４．８カウントした時刻
で立下る。時刻ｔ４′　においてもＣのパルスが立上る
が、その立上りと同時にカウンタ６７の出力Ａによって
時刻ｔ、Ｉ　にＤ−ＦＦ７３がリセットされるので、実
質上パルスは発生しない。

このＤ−ＦＦ７３の出力Ｃと単安定マルチパイプレーク
６８の出力Ｂとを０Ｒ７５で加算してパルスＤを形成し
、ＡＮＤ７６の一方の入力端子名ここのパルスＤを印加
する。

ＡＮＤ７６では、パルスＤをストローブ信号として基本
維持パルスＴを特定の個数ずつゲートし、維持パルスＳ
を出力する。上記説明から分るように、パルスＳはパル
スにの立下り時刻ｔ　ｏ’　、　　ｔ　＋’　。

ｊ！’＋ｊ３′　に同期して維持パルスをそれぞれ個数
ａｏ＝１＋　　３．＝２．ａｚ＝４．ａｉ＝８だけ出力
する。パルスにの時刻ｔ４′で立下るパルスに対しては
単安定マルチバイブレータ６８の時定数によって決まる
パルスＢの立下る時刻ｔ４′でパルスＳの個数ａが決ま
る。第７図ではａ＝８である。

第６図、第７図の説明から、端子６４に印加するプリセ
ットデータによってカウンタ６９のカウント開始データ
を調整すれば、維持パルスＳの個数ａ＋＋ａｚ＋ａ＊＋
ａ４を調整することができる。したがって端子６４は維
持パルス制御端子の役割を有する。

第８図に、端子６４に印加するプリセットデータによっ
てカウンタ６９のカウント開始データを調整したときの
第６図に示す回路のタイミングチャート例を示す。すな
わち、プリセットによってカウンタ６９の開始データを
Ｑ、’＝１．Ｑｚ’＝Ｑ３′＝・・・・・・Ｑ、’＝０
　　とすれば、パルスにのｔ＝ｔ０で最初に立上るパル
スに対するカウンタ６９の出力はＱ＋＝　Ｏ、Ｑ２’　
＝　１　、　Ｑ３’　＝　Ｑ４’　＝・・・・・・＝Ｑ
、、、’＝Ｏとなり、このときデコーダ７０の出力はＱ
１＝Ｏ，Ｑｚ＝１．Ｑｓ＝Ｑ４＝・・・・・・＝ＱＱ＝
０となる。したがってカウンタ７２が維持パルスＴを２
カウントした時にコンパレータ７１がパルスを出力する
。同様にして、２番目のパルスが立上る時刻Ｌ　＝　ｔ
　＋においてカウンタ６９の出力は（Ｌ’　＝　Ｑｚ’
　＝　Ｌ　、　Ｑｘ’　＝　Ｑ４’　＝・・・・・・＝
Ｑ、＝Ｏとなりデコーダ７０の出力はＱ　ｌ＝　Ｑ　ｚ
　＝　Ｏ、Ｑ　！　＝１、Ｑ＝＝Ｑｓ””・・・・・＝
Ｑ、＝Ｏとなる。

したがってカウンタ７２が維持パルスＴを２２＝４カウ
ントするとコンパレータ７１がパルスを出力する。以下
パルスにの３番目、４番目の入力に対し、カウンタ７２
がそれぞれ維持パルスを８カウント、１６カウントする
とコンパレータ７１がパルスを出力する。

このコンパレータ７１の出力パルスとｎ＋１進カウンタ
６７の出力パルスを０Ｒ７４に入力、それらの和をＤ−
ＦＦ７３のリセットパルスとしてパルスＣを形成する。

このパルスＣとパルスＢとを０Ｒ７５で加算してパルス
Ｄを形成し、ＡＮＤ７６のストローブ入力とする。ここ
で第８図に示すパルスＣは第７図に示すパルスＣに比べ
てパルス幅が２倍になっており、パルスＢは第８，７図
で同じである。

したがって、第８図に示すパルスＳは、第７図に示すパ
ルスＳに比べて、ａｏ＋ａｌ＋ａ！＋ａ３の個数が倍に
なりａの個数は変わらない。

第７図に示すタイミングチャートは第５図に示す維持パ
ルス列Ａを形成する場合に相当し、第８図は維持パルス
列Ａ′を形成する場合に相当する。

上記（５）式との関連でいうと、第７図はｍ＝１の場合
、第８図はｍ＝２の場合に相当する。ｍが更に大きい場
合についても、端子６４に印加するプリセットデータを
変えるだけで容易に実現できることが以上の説明で明白
である。

こうして得た維持パルスＳは、第６図の点線枠８０に示
す遅延回路７８によってＩＨずつ遅延され、第１図に示
すドライバ１０を介して表示パネル１１の維持電極（例
えば第４図のＡ１−Ａ３）に印加される。各表示画素に
は全てこの維持パルスＳが印加されるが、各表示画素が
点灯するかどうかは、第３図の説明の様に表示パネル１
１の垂直走査電極と水平走査電極（それぞれ第４図のに
１〜に３と３ｌ−３４）に印加する走査パルスのタイミ
ングによる。このとき、同じ走査パルスを与えても、第
７図より第８図に示す維持パルスＳを印加した方が表示
画素の発光輝度が大きく、コントラスト比も大きくなる
。この調整に対する効果は第５図で説明した通りである
。

第９図は、Ａ／Ｄ変換器に入力する映像信号に対する表
示画素の輝度２との関係を示す。簡単の為第５図のよう
な輝度ｌの階段状変化は省略した。

Ａ／Ｄ変換器のダイナミックレンジはＯ−ｖ、、、、１
・の範囲であるとし、入力１の設定では映像信号の上限
（白ピーク）Ｖ□８と下限（黒レベル）ＶＩＩｉｎをＡ
／Ｄ変換器のダイナミックレンジに揃えて使用するのが
普通である。

この人力１の設定条件下で、第７図、第８図に示すよう
にそれぞれａ！＝２’あるいはａ８−２・２・のような
維持パルス組を形成して表示パネル１１に印加すれば、
それぞれ実線Ａに示す最小輝度信号Ｉ　Ｍｉ、から最大
輝度信号！、、８まで変化する輝度特性あるいは実線Ａ
′に示す最小輝度１　ｍｉ、から最大輝度１　’ＩＩｍ
Ｘまで変化する輝度特性が得られる。ここで実線Ａ＃は
ａ、＝３・２ｉの維持パルス組に相当する。

第５図で説明したように、維持パルス組をａ。

＝２ｉｍで与えると輝度特性が直線になるが、ｍを変え
ると最大コントラストが飛び飛びに変化する。第９図に
おいて、ｍ＝１から２に変えると実線Ａから実線Ａ′に
輝度特性が変化し、コントラスト比もＣＲ＝＝Ａｆｆｉ
１Ｘ／ｉ！、ｆｆ１ｉ、、からＣ１１’　＝　ｆ　’　
ｍ＠Ｍ／Ｊ２’ｒａＬｎに変化する。このままではＣＲ
とＣＲ′の中間のコントラスト比が存在しないが、実線
Ａ′の輝度特性において、Ａ／Ｄ変換器に入力する映像
信号の振幅を絞って白ピークｖ’＠ａｘがＡ／Ｉ）変換
器のダイナミックレンジ上限ｖｄｙ、、より小さくなる
ように入力を設定にすれば中間のコントラスト比を得る
ことができる。

すなわち、入力２の設定のようにＶ′□、＜Ｖｄｙｎと
すれば、映像信号はＶ、％、７からｖ′、Ｘの間でのみ
変化するのであるから、輝度は実線Ａ′上Ａ　＋＊ｉ＋
ｓから点Ｃの輝度ｆｆｉ″ｌ＊ｌＩＸの範囲で変化する
ことになる（ｌ“ｌＩ□＜ｆ’５−ｘ）。このときのコ
ントラスト比はＣ＊　”　＝　１２　’□Ｘ／！′。、
＜Ｃ，Ｉ′である。もちろん、Ａ／Ｄ変換器の入力振幅
を絞ることによって階調数は減るが、本発明の方が従来
に比べてコントラスト調整範囲が広く、また階調数を損
なう率が少ない。

なぜなら、従来技術では例えば輝度特性は実線Ａ′に固
定され、入力信号振幅だけでコントラスト調整を行なう
だけであり、その調整範囲は１〜１＋　’　ｍｍｘ　／
　ｌ＋　ｍｉ、に限られていた。また、０８′＝１　’
　ｍａｗ　／　ｆ　＠ｉ　ｙｌの半分のコントラスト比
を得るには、従来はＡ／Ｄ変換器の入力信号振幅を半分
にしてその分階調数も半分とならざるを得ないが、本発
明では輝度特性を実線Ａのようにすることで実線Ａ′で
得られるコントラスト比の半分のコントラスト比を実現
でき階調数も変わらない。

第９図では、コントラスト調整を維持パルスａｉの個数
調整とＡ／Ｄ変換器の入力信号振幅調整どで行なうこと
を述べた。この方法におけるコントラスト調整回路の例
を第１０〜１２図に示す。

第１０図は、映像信号入力端子１、映像信号処理回路２
、Ａ／Ｄ変換器３、Ａ／Ｄ変換器出力端子１０２、維持
パルス制御回路８１、切換信号検出端子１００、切換制
御回路１０１、振幅制御回路１０４、振幅調整端子１０
３、維持パルス調整端子６４、制御維持パルス出力端子
８２で構成される。

これらのうち、映像信号入力端子Ｉ、映像信号処理回路
２、Ａ／Ｄ変換器３は第１図に示す構成と同じである。

第１０図における維持パルス制御回路８１は第６図に示
す点線枠の維持パルス制御回路８１と同じであるが、細
部の入出力端子については第１０図で省略している。維
持パルス制御回路８１、切換制御回路１０１、振幅制御
回路１０４で構成される点線枠２０１がコントラスト調
整回路２０１であり、第１図に示すコントラスト調整回
路１４に相当する。

通常、コントラスト調整は維持パルス制御回路８１にお
いて維持パルスの個数を制御して行なう。

この制御は調整端子６４で操作する。維持パルスの個数
で制御できるコントラスト比の中間値を得る調整をする
場合には、切換検出端子１００で維持パルスの状態を検
出し、切換制御回路１０１が動作する。この切換制御回
路１０１の命令に応じて振幅制御回路１０４が動作し、
振幅調整端子１０３に連動して映像信号処理回路２の出
力映像信号の振幅を変える。なお、端子６４と端子１０
３の制御を電圧制御とすれば、例えば中間タップ付きの
４端子可変抵抗器とダイオードクリップ回路などの適切
な電子回路を用いて１つの調整用可変抵抗器で連続の調
整ができるように構成できる。

第１１図は、映像信号入力端子１、映像信号処理回路２
、Ａ／Ｄ変換器３、Ａ／Ｄ変換器出力端子１０２、維持
パルス制御回路８１、切換信号検出端子１００．切換制
御回路１０１、リファレンス電圧制御回路１０３、リフ
ァレンス電圧の調整端子１０５、維持パルス調整端子６
４、制御維持パルス出力端子８２で構成される。

第１１図の構成は第１０図とほぼ同じであるが、第１０
図でのコントラスト調整回路２０１を構成する振幅制御
回路１０４が、第１１図ではリファレンス電圧制御回路
１０３で置換えられている点が異なる。

通常、維持パルス制御回路８１で維持パルスの個数を制
御してコントラスト調整するが、入力振幅を変える場合
には切換制御回路１０１によってリファレンス電圧制御
回路１０３を動作させてコントラスト調整する。Ａ／Ｄ
変換器３の入力リファレンス電圧と入力映像信号電圧と
は相対関係にあり、入力リファレンス電圧を変えて入力
映像信号の振幅を相対的に変えることができる。したが
って第１１図は第１０図と同じ効果を与える。

第１２図は映像信号入力端子１、映像信号処理回路２、
Ａ／Ｄ変換器３、Ａ／Ｄ変換器出力端子１０２、維持パ
ルス制御回路８１、切換信号検出端子１００、切換制御
回路１０１、演算回路１０６、演算の調整端子１０３、
維持パルス調整端子６４、制御維持パルス出力端子８２
、さらに演算回路１０６はＡ／Ｄ変換器３の出力に乗す
る係数を決める係数設定回路３０１、掛算回路３０２、
掛算出力の整数化回路３０３で構成される。

第１２図の構成は、演算回路１０６を用いてＡ／Ｄ変換
器３の出力データを変えるという点において、第１０図
、第１１図の構成と異なる。他の映像信号処理回路２、
Ａ／Ｄ変換器３、切換制御回路１０１、維持パルス制御
回路８１等の構成について、第１２図は第１０図、第１
１図と同じである。

通常、維持パルス制御回路８１で維持パルスの個数を制
御して輝度調整するが、中間のコントラストを得る場合
には切換制御回路１０１によって演算回路１０６を動作
させてコントラスト調整を行なう。Ａ／Ｄ変換器３の出
力データに掛算（または割算）を施すことは、Ａ／Ｄ変
換器への入力映像信号の振幅を変えることに等しい。し
たがって第１２図は第１０図、第１１図と同じ効果を与
えることがわかる。

ここで、第１２図に示す演算回路１０６は入出力が整数
であるように構成している。例えばＡ／Ｄ変換器の出力
を４ビツト（ｂｏｂｌｂＺｂ、）で表わし、振幅を小さ
くするのもとして係数設定回路３０１の出力は１以下の
小数でその小数以下を４ビツト表示（ｂｅ’ｂ＋’ｂｚ
’ｂｉ’）であるとする。これら２数の掛算は、例えば
４ビツト×４ビツトの乗算ＩＣ５Ｎ７４Ｌ３２８５　（
ＴＩ社）を用いて容易に行なえ、通常８ビツトの出力に
なる。この掛算出力の上位４ビツトをとって下位４ビツ
トを切捨てれば整数化が容易に行なえる。

以上は、維持パルス列としてａ６＝　２’ｍの条件で維
持パルスの個数を制御した場合である。輝度特性の直線
性が少し変わるが、ＡＤ変換した映像信号の各ビットに
割当てる維持パルス数ａ、とじて２’ｍではな（他のパ
ルス数の組を用いてもコントラスト調整が可能である。

ａ、の与え方に特別な規則性を設ける必然性はないが、
Ａ／Ｄ変換器の出力をそのまま用いて階調表示する場合
には少なくとも、を満足させる必要がある。例えば３と４で表わされる振
幅の映像信号に対する４ピツ）Ａ／Ｄ変換器の出力は、
（ｂｏｂ＋ｂｚｂ：＋）の順序で（１１００）と（００
１０）である。このとき各ビットに割当てた維持パルス
ａｉの総和は、振幅３の信号に対してはａ　６　＋　ａ
　ｒ　十ａ　ｔであり振幅４の信号に対してはａ３であ
る。振幅３の信号入力時より振幅４の信号入力時の方が
暗いのは階調表示として異常であるからａ、≧ａ　６　
＋　ａ　１　＋ａ　２となり上記（９）式が成立する。

第１３図に、維持パルスａ、の与え方を２’ｍとは別の
仕方で上記（９）式に従って変えたときの輝度尼の特性
を示す。すなわち、第１３図（ａ）には垂直走査パルス
に０〜にとそれに対応する維持パルスの組（ａｏ＋ａ＋
＋ａｔ＋ａｓ；　ａ）を変えた場合を示す。Ａは（１，
２，４，８ｉ８）、Ａ’は（１，２，４，９ｉ８）、Ａ
“は（１，２，５゜１０；８）、Ａ”は（１，３，６，
１２；８）と変えた場合である。そして第１３図（ｂ）
にはそれぞれの維持パルスの組Ａ−Ａ”に対する輝度２
の特性を示している。

維持パルスの組Ａでは、出力データの各ビットｂ０〜ｂ
３に対する維持パルスの割当てはａ工＝２１に従ってお
り、これは第５図と同じである。

輝度ｌは第１３図（ｂ）の太い実線Ａで示すようにｌ　
ｆｆ１ｉｎから１！、□８までの直線性を保ちながら１
６階調で変化する。

維持パルスの組Ａ′　では、出力データのＭＳＢである
す、ビットに対する割当てａ３のみを２３→２′３＋２
０に変える。このとき輝度ｌは第１３図（ｂ）の太い点
線Ａ′で示すように！１．ｎからｊ！　’ｍｍｘまで１
６階調で変化する。出力データのＭＳＢであるす、ビッ
トが変わるところで輝度の段差が生じるが、はぼ直線的
な輝度特性となる。

維持パルスの組Ａ“では、出力データのＭＳＢであるｂ
３ビットと次の下位ビットｂｚに対する割当てａ３＋８
２をａｉ＝２’　＋２’＋２’　、ａ２＝２ｚ→２２＋
２°に変える。このとき、輝度乏は第１３図（ｂ）の実
線Ａ＃で示すように４２　ｗ、ｉｎからｌ＃、□まで１
６階調で変化する。出力データのｂｘ、ｂｔが変わると
ころで輝度の段差を生じるが、はぼ直線的な輝度特性を
示す。

維持パルスの組Ａ＃では、出力データのＭＳＢであるｂ
３ビットと次の下位ビットｂ　、、　ｂ　、に対する割
当てａ　３＋　ａ　２．ａ　ｌをａ　３　＝　２３→２
３＋　２　”　。

ａｚ＝２”　４２”＋２’　、ａ＋＝２−＋２’＋２°
と変える。このとき、輝度ｌは第１３図（ｂ）の実線Ａ
″に示すようにｊ２１１．ｉｎから２＃□８まで１６階
調で変化する。出力データのｂｉ、ｂｚ、ｂｔが変わる
ところで輝度の段差を生じるが、はぼ直線的な輝度特性
である。

維持パルスの組Ａ”より更にコントラストが大きくなる
組Ａ“はａ３＝２３−＋２３＋２３＝２　・２’。

ａｔ””２”→２　”＋　２　”＝　２・２２．・・・
・・・、ａｏ”’１→１＋２°であるが、これは第５図
に示す実線Ａ′と同じである。第１３図（ｂ）に維持パ
ルスの組Ａ′″における輝度特性を×印をつけた点線Ａ
“で示した。但し第１３図（ａ）とは関連がないのでＡ
＃“の記号は（）で括って示す。

第１３図ばから分るように、ａｌ＝２”ｍでｍを変える
輝度調整では第１３図（ｂ）に示す太い実線Ａ（ｍ＝１
）からＸ印をつけた点線Ａ”（ｍ＝２）へと大きく輝度
特性が変わるのに対し、第１３図（ａ）に示す維持パル
ス列Ａ′〜Ａ＃′のような変え方だと、輝度変化に段差
が生じるが階調数を損なうことなくさらに細かいコント
ラスト調整が可能である。

第１３図に示す維持パルスａｉの与え方は、ｎビットの
ＰＣＭ信号を考えると一般にで与えられ、上記００式の第２項のｊによってコントラ
ストの微調がｍを固定したままｎ−１段階可能となる。

ｊ＝ｍのとき第５図の調整と同じになることは自明であ
る。

上記以外に維持パルスの個数ａｉの割当て方は存在する
。どのような割当て方でもそれを実現する回路は無数に
存在する。以下その１例を示す。

第１４図は任意の維持パルスの個数ａ、を割当てるため
の回路例をブロック図で示す。第１４図は、アドレスカ
ウンタ６１、ＲＯＭ６２、ＣＰＵ３００、ＡＮＤ７６、
ＩＨ遅延回路７８ａ　〜７８１、カウンタ６１のクロッ
ク入力端子６０、ＲＯＭ６２の出力端子６３、ＣＰＵ３
００の制御端子６４、基本維持パルスの入力端子６６、
および維持パルスの出力端子７９ａ〜７９ｊで構成され
る。

第１４図の動作は第６図とほぼ同じであるが、端子６６
に入力する基本維持パルスＴをＡＮＤ７６でゲートする
ためのパルスＤをＣＰ　Ｕ　（ＣｅｎｔｒａＬ　−Ｐ　
ｒｏｃｅｓｓｉｎｇ　　Ｕｎｉｔ　；中央処理装置）で
形成する点が異なる。すわなち、端子６０に入力するク
ロックによってカウンタ６１がアドレスをカウントし、
そのカウント値に従ってＲＯＭ６２からパルスＫが出力
する。このパルスにのタイミングに同期して、端子６４
の調整条件に見合うパルス幅のパルスＤをＣＰＵ３００
から出力する。そしてパルスＤのパルス幅に応じて３８
個の基本維持パルスＴをＡＮＤ７６でゲートシ、所望の
パルス数組の維持パルスを出力端子７９ａ〜７９ｊから
出力する。このような維持パルス数制御によるコントラ
スト調整の効果は上記までの説明と全く同じである。

上記では、維持パルス印加電極に印加する維持パルスの
個数を変える実施例を示した。この維持パルス個数を一
定としたままでは、Ａ／Ｄ変換器３のビット数が限られ
ている場合、Ａ／Ｄ変換器の入力信号の振幅を入力ダイ
ナミックレンジ以上にできないため、最大コントラスト
はＡ／Ｄ変換器３のビット数で制限される。しかし、Ａ
／Ｄ変換器３の出力に演算を施すことによって、Ａ／Ｄ
変換器３で決まる最大コントラスト以上に調整でき、し
かも微調が容易である。

第１５図に、Ａ／Ｄ変換器３の出力に掛算を施した実施
例における輝度特性の変化を示す。簡単の為、Ａ／Ｄ変
換器３はｂ０〜ｂ、の４ビツト出力とし、入力信号はＡ
／Ｄ変換器３のダイナミックレンジにその振幅を最適に
合わせる。

Ａ／Ｄ変換器３の出力に乗する数値を２、すなわちコン
トラスト比の最大可変範囲は２倍とする。

通常のＣＴＶでも最適設計値に対して±６ｄＢのコント
ラスト調整範囲があり、本実施例でも同じ可変幅を与え
て説明する。このとき、Ａ／Ｄ変換器３の出力に演算を
施した画像データは１ビツトｂ′を追加してｂ０〜ｂ、
、ｂ’　の５ビツトあれば十分である。

この演算後の画像データのビット数５と、最低輝度を決
めるための１ビツトｂ、合計ｂ０〜ｂ３゜ｂ’、　　ｂ
の６ビツトで表示パネル１１を階調表示する。このビッ
ト数に合わせて、フィールド時分割走査の時分割数を６
とし、各走査時にパネル１１の垂直走査電極に１に印加
するｂ０〜ｂ’ｂに対応したパルスをそれぞれに０〜に
’にとして第１５図（ａ）に示す。各ビットｂ０〜ｂ３
．ｂ’、　　ｂに割当てる維持パルス数ａｌは例えば簡
単のためｂｏにはａｏ＝Ｌｂ＋にはａｔ　＝２．ｂｚに
はａ　ｚ　＝４　ｒ　　ｂ　３にはａ、　＝８．　　ｂ
’にはａ’＝１６゜ｂにはａ＝８とする。もちろんａｉ
の与え方はこれだげに限らない。

Ａ／Ｄ変換器３の出力に係数１を乗算した場合は、第１
５図（ｂ）に示す実線Ａの通り、最小輝度！、ｉ７から
最大輝度ｆ　、、ａｘまで変化する１６階調の輝度特性
となる。この特性は第５図（ｂ）に示す実線Ａ、第１３
図（ｂ）に示す実線Ａと同じである。

演算の１例としてこのＡ／Ｄ変換器３の出力データに係
数１．５を乗算して整数化（小数以下切捨て）した場合
の演算後の出力データを第１５図（Ｃ）に示す。このデ
ータに対する輝度特性は第１５図（ｂ）の点線Ａ′に示
す通り最小輝度ｆ！、１、から最大輝度ｆ　’ｍａｘま
で１６階調で変化する輝度特性となる。この特性は第１
３図（ｂ）に示す実線Ａ＃と同じである。

係数を１以下にするとこの演算後の出力データに対する
輝度特性の階調数は減少する。例えば係数０．５の場合
について第１５図（ｂ）の点線Ａ“にその輝度特性を示
す。

輝度、コントラストが小さい場合は階調数が少なくでも
画質の劣化はみとめられない。したがって一般にコント
ラストを絞る方向については階調数の減少は大きな問題
とならないと思われる。

コントラストを最適時より絞っても階調数を変えないよ
うにする方法は、維持パルスの割当数制御と演算回路の
組み合わせで、どのような方法でも可能である。

乗算の係数を任意に変えれば、輝度特性の傾きを細かに
変えることができ、したがって最大コントラスト比を細
かに調整することができる。この乗算を実現する回路は
第１２図に示す演算回路１０６と全く同じ構成となる。

しかも、調整端子１０３によって必要な係数を係数設定
回路３０１で設定するようにすれば、維持パルス制御回
路８１で各ビットに割当てる維持パルスの個数を制御す
る必然性はない。すなわち、維持パルスの各ビットに対
する割当ては回路設計時に調整するだけで十分であり、
ＴＶ外部からは端子１０３だけで例えば最適設計に対し
て±６ｄＢの調整を行なうことができる。

なお、上記第１５図の実施例ではＡ／Ｄ変換器の出力を
４ビツトとし、演算後の画像データを５ビツトとしたが
、画像データ６ビツト、７ビツトを更に増やすことも考
えれらる。この場合にも本発明の効果は明らかであり、
更に広い調整範囲が可能である。

また、各ビットに対する維持パルスの個数ａｉは第１５
図（ａ）に示す値である必要はない。適当なａｉの組合
せに対して、適切な演算を行なう演算回路１０６を設け
ればよい。例えば、第１５図（ａ）に示す維持パルス数
ａ′を１０としてもよい。この場合Ａ／Ｄ変換器３の出
力データに演算を施し、輝度特性がほぼ直線となるよう
にす。ｂ。

〜ｂｚｂ’　のデータを設定する。

さらに、第１５図に示す実施例ではＡ／Ｄ変換器３に入
力する映像信号の振幅をＡ／Ｄ変換器の入力ダイナミッ
クレンジに揃えるように設定して説明した。設定がずれ
た場合にはそのずれ量に応じて係数設定回路３０１で設
定する係数を補正するようにすれば、Ａ／Ｄ変換器３で
の入力信号の直流レベルが変化しても、パネルの輝度特
性の傾きは変化しない。この係数の補正方法として例え
ば、第１２図において、最適設計時における映像信号の
黒レベルを基準にしてそれからのずれ量を端子１０３に
印加すればよい。

以上の実施例では、垂直走査パルス発生回路５と水平走
査パルス発生回路６とで表示パネル１１の表示画素をア
ドレスし、発光に必要な維持パルスを必要な個数だけ印
加していた。この維持パルスの個数を調整してコントラ
スト調整するのが上記実施例であるが、維持パルスの個
数を変えずに、維持パルスによる発光回数を他のパルス
によって調整しても同じ効果を得る。以下この実施例を
示す。

第１６図に典型例として、フィールド時分割走査でパル
ス数変調する場合における２値表示パネルの表示回路を
ブロック図で示す。

表示回路は第１図と同様映像信号入力端子１、映像信号
処理回路２、Ａ／Ｄ変換器３、メモリ４、垂直走査パル
ス発生回路５′、水平走査パルス発生回路６、維持パル
ス発生回路７′、垂直ドライバ８、水平ドライバ９、維
持パルス印加用のドライバ１０’、２値の表示パネル１
１、制御回路１２およびコントラスト調整回路１４′で
構成され、表示部１３′は第１図の定義と同じである。

但し、コントラスト調整回路１４′は垂直走査パルス発
生回路５′に接続されている点と、これに伴い垂直走査
パルス発生回路５′、維持パルス発生回路７′、コント
ラスト調整回路１４′が第１図に示すそれぞれの回路と
異なる。

第１６図に示す表示パネル１１は、垂直走査パルス発生
回路５′と水平走査パルス発生回路６とによって表示画
素がアドレスされ、維持パルス発生回路７′からの維持
パルスによって発光するものとする。そして、維持パル
スによる発光は垂直走査電極に発光停止用パルス（消去
パルス）を印加して停止させる。例えば、このような表
示パネルとして垂直走査電極を放電陰極としたＦＤＰが
あり、このようなＦＤＰでは陰極電圧を制御することで
発光開始、停止を制御できる。

第１７図に、表示パネル１１に印加する垂直走査電極に
１〜に３、維持電極Ａ１〜Ａ３、水平走査ＩＬＭＳ　１
−３４に印加するパルスのタイミングを示す。第１６図
は、第３図に示すタイミングチャートと同様に、表示パ
ネル１１上に配列する縦３画素、横４画素の表示部分を
表示す葛に充分な数の走査電極を選んで示している。

垂直走査電極に１には例えば時刻０．（１＋１１５））
ｉ、　　（３＋２１５）Ｈ，（７＋３１５）Ｈ。

（１５＋４１５）Ｈで立下るそれぞれｋ　Ｏ＋　ｋ　Ｉ
＋　ｋ　２＋に、、にのパルスと各に、、に、、に２＋
に：ｌ＋にのパルスの立下りからそれぞれ時間Ｔ０．Ｔ
、、Ｔ２．Ｔ３．Ｔの後に立上るパルスＣｏ、ＣＩ＋Ｃ
Ｚ、Ｃ３＋Ｃを印加する。

垂直走査電極に２．に３には、Ｋ１に印加するパルスと
波形が同じであるが、Ｋ１からそれぞれＩＨ，２Ｈ遅れ
たパルスに０〜に、Ｃ０〜Ｃを印加する。維持電極Ａ１
〜Ａ３には連続的な維持パルスを印加する。水平走査電
極３１〜ｓ４には、画像信号のＡ／Ｄ変換データに従い
、垂直走査電極に１〜に３に印加したパルスに０〜に３
のいずれかとタイミングの合うパルスを印加する。但し
、Ｋ１−に３に印加したパルスｋにタイミングの合うパ
ルスは全て３１〜Ｓ４に印加される。

第１７図において、垂直走査電極に１〜に３に印加する
パルスに０〜にと水平走査電極３１〜Ｓ４に印加するパ
ルスとタイミングの合う時刻で、各表示素子は維持電極
Ａ１〜Ａ３に印加する維持パルスによる発光を開始する
。そして、垂直走査電極に１〜に３に印加するパルス０
０〜Ｃによって各発光を停止する。垂直走査電極に１〜
に３に印加するパルスに０〜にとパルス００〜Ｃとのそ
れぞれの時間差Ｔ。−Ｔによって、発光開始から発光停
止までの時間、すなわち維持パルスによる発光回数が決
まる。したがって第１７図では維持パルスを各電極Ａ１
〜３に連続的に印加するだけでよい。

第１６図、第１７図に示す実施例では、垂直走査電極に
印加するパルスに０〜に、と００〜Ｃ３とのそれぞれの
時間差Ｔ（１ｘＴｓ　−ｔ−調整することによって、表
示パネル１１のコントラスト調整が可能である。この時
間差Ｔ０〜Ｔ、は、第７図に示すタイミングチャートに
おいて、パルスＤのｔ０〜ｔ３で立上るパルス幅に等し
い。したがって、第７図に示すパルスＤを形成する回路
（第６図あるいは第１４図に示す回路の一部）を利用す
れば、容易に本実施例を実現できる。

以上、パルス数変調を用いて本発明の詳細な説明した。

さらに、本発明の効果はパルス幅変調。

パルス高変調についても同じである。例えば、画像信号
をＡ／Ｄ変換し、そのＰＣＭ信号の各ビットに対して割
当てた維持パルスのパルス幅を変えることによってコン
トラスト調整が可能である。

パルス高変調でも同様の説明が成り立つ。

本発明の実施例ではパネル走査をフィールド時分割で行
なうたが、本発明はこのフィールド時分割走査だけに限
らない。走査方式によっては１回の走査で、上記（１）
式と同様な式で表わされる個数もしくは幅、高さの維持
パルスを表示画素に与えて画面表示することも可能であ
る。この場合でも、Ａ／Ｄ変換した画像信号の各ビット
に対する維持パルスの数、もしくは幅、高さの割当てを
調整する回路を設けることは本発明の実施例と同じであ
り、上記に示す本発明の実施例と同じ効果を与える。

パネルの構造、走査方式によっては垂直走査パルスおよ
び水平走査パルスだけで画像表示しているよう見え、維
持パルスおよびその印加回路が明確でない場合もあり得
る。例えば維持パルスを水平走査パルスもしくは垂直走
査パルスに重畳して駆動する場合である。しかし、この
場合も、アドレス用パルスと発光に寄与する維持パルス
があり、この維持パルスの数もしくは幅、高さを調整す
る回路を設けることは本発明の実施例と同じであり、上
記と同じ効果を与える。

なお、本発明の実施例で用いた表示パネルはモノクロ、
カラーいずれでもかまわない。表示パネルがカラーパネ
ルであっても、本発明に従えば白バランスを変えずにコ
ントラスト調整が可能である。

〔発明の効果〕

本発明によれば、画像信号をＡ／Ｄ変換して得たディジ
タル信号の各ビットに対して割当てた維持パルスの個数
を調整することによって、入力映像信号に対する表示画
素の輝度特性を変えることができるので、ディジタル信
号のビット数で決まる画像の階調数を損なうことなく表
示パネルのコントラスト調整を行なうことができ、さら
に必要ならば上記維持パルスの個数調整で行なうコント
ラスト調整を細かく行なうことも可能であり、従来のコ
ントラスト調整に比べて広範囲で高性能なコントラスト
調整ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
フィールド時分割走査を説明するための走査線と走査時
間の関係説明図、第３図は第２図に示す走査方式で表示
パネルの走査電極に印加する信号のタイミングチャート
、第４図は表示パネルの一部分の画素配列図、第５図は
Ａ／Ｄ変換出力に対する表示画素の輝度変化を表わす説
明図、第６図は本発明の一実施例における維持パルス発
生回路の具体的回路構成図、第７図は第６図に示す回路
の動作を説明するための主要パルスのタイミングチャー
ト、第８図は第７図に示す回路で設定状態を変えたとき
の主要パルスのタイミングチャート、第９図はＡ／Ｄ変
換器に入力する映像信号と輝度との関係を説明するため
の入力信号対輝度の特性図、第１０図、第１１図、第１
２図はそれぞれ本発明におけるコントラスト調整を説明
するための輝度調整回路の構成例を示すブロック図、第
１３図は、各ビットに対する維持パルスの割当て数を第
５図に示す割当てとは別にした場合での本発明の詳細な
説明するための、Ａ／Ｄ変換出力に対する表示画素の輝
度変化を表わす特性図、第１４図は第１３図に示す維持
パルスの割当て方法を実現するための回路構成例を示す
ブロック図、第１５図はＡ／Ｄ変換器の画像データに演
算を施してコントラスト調整する実施例を説明するため
の、Ａ／Ｄ変換出力に対する表示画素の輝度変化を表わ
す説明図、第１６図は第１図と異なる走査での実施例を
示すブロック図、第１７図は第１６図に示す実施例の動
作を説明するための表示パネルに印加する駆動信号のタ
イミングチャート、である。符号の説明１・・・映像信号入力端子、２・・・映像信号処理回路
、３・・・Ａ／Ｄ変換器、４・・・メモリ、５・・・垂
直走査パルス発生回路、６・・・水平走査パルス発生回
路、７・・・維持パルス発生回路、８，９．１０・・・
ドライバ、１１・・・表示パネル、１２・・・制御回路
、１４・・・コントラスト調整回路代理人　弁理士　並　木　昭　夫！！１２１１１１ａ　４　囚第５　■ （α）冨６図ＩＴ　　図１１８　　図Ｍ９　図（珊、レベル）　　　　　　　　　　　　　　　　　　
　　　（白ピーク）第１０図＠１１　図第１２図第１３＠雷１４　図７９、ｉ雰１５図第１６１！１

Claims

【特許請求の範囲】１、発光を維持するに足る維持パルスを印加されたとき
は発光し、印加されないときは非発光状態となり、発光
と非発光の何れかの状態を選択的にとる２値表示素子を
画素としてマトリクス状に配列することにより構成した
２値表示パネルから成る画面と、入力映像信号を処理してＲ、Ｇ、Ｂ３原色信号の如き画
像信号を出力する映像信号処理回路と、該処理回路から
の画像信号を入力されてアナログ／ディジタル変換（Ａ
／Ｄ変換）し１画素当たりｎビット（但し、ｎは整数）
の画像データとして出力するＡ／Ｄ変換器と、前記画面
を垂直、水平走査する走査回路と、前記走査回路により前記画面を走査し、ｎビットを構成
する各ビットに予め割り当てられている重みに応じた強
度の維持パルスを、ｎビット分合計して、走査位置にあ
る画素としての前記２値表示素子に印加する維持パルス
発生回路と、から成り、前記画面に前記ｎビットのビッ
ト数ｎにより定まる所定階調数で画像を濃淡表示する２
値表示パネル画像表示装置において、前記ｎビットを構
成する各ビットに予め割り当てられている重みを可変す
ることにより、画素としての前記２値表示素子の最小発
光強度と最大発光強度の比であるコントラストを調整す
るコントラスト調整手段を具備したことを特徴とする２
値表示パネル画像表示装置。２、特許請求の範囲第１項記載の２値表示パネル画像表
示装置において、前記走査回路による画面の走査は、画
面を１画面期間当たり、前記ｎビットに対応させてｎ回
、時分割的に行う走査から成り、前記維持パルス発生回
路は、ｎビットを構成する各ビットに予め割り当てられ
ている重みに応じた強度の維持パルスを、各ビット対応
の時分割的走査毎に、走査位置にある２値表示素子に印
加する維持パルス発生回路から成ることを特徴とする２
値表示パネル画像表示装置。３、特許請求の範囲第１項又は第２項記載の２値表示パ
ネル画像表示装置において、前記ｎビットを構成する各
ビットに予め割り当てられている重みに応じた強度が、
維持パルスの個数、維持パルスのパルス幅、もしくは維
持パルスのパルス高さ、から成り、前記コントラスト調
整手段は、重みとして維持パルスの個数、パルス幅、も
しくはパルス高さ、を調整する手段から成ることを特徴
とする２値表示パネル画像表示装置。４、特許請求の範囲第１項又は第２項記載の２値表示パ
ネル画像表示装置において、前記Ａ／Ｄ変換器の入力側
において入力映像信号の振幅を変える手段、或いはＡ／
Ｄ変換器の入力リファレンス電圧を変える手段、或いは
Ａ／Ｄ変換器の出力であるディジタル信号に演算処理を
施すことにより映像信号の該Ａ／Ｄ変換器入力側におけ
る振幅を等価的に変える手段を備え、それにより各表示
画素に印加する維持パルスの強度を制御して、各表示画
素の最小発光強度と最大発光強度の比であるコントラス
トを調整することを特徴とする２値表示パネル画像表示
装置。５、特許請求の範囲第１項又は第２項記載の２値表示パ
ネル画像表示装置において、前記２値表示パネルは、維
持パルスの印加により発光し消去パルスの印加により発
光を停止する２値表示素子から成り、前記コントラスト
調整手段は、消去パルスの印加タイミングを制御するこ
とにより、前記ｎビットを構成する各ビットに予め割り
当てられている重みを等価的に可変する手段から成るこ
とを特徴とする２値表示パネル画像表示装置。６、特許請求の範囲第５項記載の２値表示パネル画像表
示装置において、前記Ａ／Ｄ変換器の入力側において入
力映像信号の振幅を変える手段、或いはＡ／Ｄ変換器の
入力リファレンス電圧を変える手段、或いはＡ／Ｄ変換
器の出力であるディジタル信号に演算処理を施すことに
より映像信号の該Ａ／Ｄ変換器入力側における振幅を等
価的に変える手段を備え、それにより各表示画素に印加
する消去パルスのタイミングを制御して、各画素の最小
発光強度と最大発光強度の比であるコントラストを調整
する手段から前記コントラスト調整手段が成ることを特
徴とする２値表示パネル画像表示装置。