JPH01165142A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH01165142A JPH01165142A JP32277487A JP32277487A JPH01165142A JP H01165142 A JPH01165142 A JP H01165142A JP 32277487 A JP32277487 A JP 32277487A JP 32277487 A JP32277487 A JP 32277487A JP H01165142 A JPH01165142 A JP H01165142A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- thickness
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 238000004544 sputter deposition Methods 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 150000003376 silicon Chemical class 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 1
- 229910000676 Si alloy Inorganic materials 0.000 abstract 1
- 238000002310 reflectometry Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 60
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 244000005687 Poranopsis paniculata Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置における配線の形成方法に関する
。
。
（従来の技術）
半導体装置において、配線は、半導体基板上に配備金属
膜を形成した後、その上にレノストの塗布、露光、現像
工程によりレジストパターンを形成し、そのレジスト／
（ターンをマスクとして前記配線金属膜をエツチングす
ることにより形成されている。
膜を形成した後、その上にレノストの塗布、露光、現像
工程によりレジストパターンを形成し、そのレジスト／
（ターンをマスクとして前記配線金属膜をエツチングす
ることにより形成されている。
このような配線形成方法において、レジストの露光時、
下地配線金属膜からの反射が大きいと、レジストの露光
状態の精細度が低下し、微細な配線・９ターン形成が困
難となる。
下地配線金属膜からの反射が大きいと、レジストの露光
状態の精細度が低下し、微細な配線・９ターン形成が困
難となる。
そこで、特開昭５６−１５３３号公報および特開昭６０
−７４５２９号公報に開示されるように、半導体基板上
に配線金属膜を形成し念後、該金属膜上に反射防止膜を
形成、シ、その上にレゾストを塗布することが行われて
おり、反射防止膜としては、上記公報に開示されるよう
に８１膜がス／＃ツタなどの方法により形成されている
。
−７４５２９号公報に開示されるように、半導体基板上
に配線金属膜を形成し念後、該金属膜上に反射防止膜を
形成、シ、その上にレゾストを塗布することが行われて
おり、反射防止膜としては、上記公報に開示されるよう
に８１膜がス／＃ツタなどの方法により形成されている
。
第３図は、厚さｔｏｏｏｏλＯＡ！！ −１％８１合金
膜（配線金属膜）上に厚さ１００〜１００ｏλのＳｔ膜
をス／＃ツタ法により形成し九時の、ｖシスト露光光（
波長４３６ｎｍ）に対する反射率を示し、３本の曲線Ａ
、Ｂ、Ｃは、Ｓｔのスパッタ条件を変えた場合を示して
おり、Ａはス／＃ツタ中のＡｒ圧４ ｍＴｏｒｒ 、
Ｂは同１０ｍＴｈｒｒ 、 Ｃは１６ｍＴｏｒｒである
。
膜（配線金属膜）上に厚さ１００〜１００ｏλのＳｔ膜
をス／＃ツタ法により形成し九時の、ｖシスト露光光（
波長４３６ｎｍ）に対する反射率を示し、３本の曲線Ａ
、Ｂ、Ｃは、Ｓｔのスパッタ条件を変えた場合を示して
おり、Ａはス／＃ツタ中のＡｒ圧４ ｍＴｏｒｒ 、
Ｂは同１０ｍＴｈｒｒ 、 Ｃは１６ｍＴｏｒｒである
。
ここで、反射防止膜に求められる性能としては、レノス
トの露光光の反射率を３０％以下に、かつ安定して低減
できることであり、この条件を満足するものを、従来法
のスノタッタにより形成されたＳｔ膜に求めると、前記
第３図から明らかなように、スパッタ中Ａｒ圧１０ｍＴ
ｏｒｒ （曲＃Ｂ）で２５０λ以下、およびＡｒ １６
ｍＴｏｒｒ （曲＃Ｃ）で４４０λ以下があてはまる。
トの露光光の反射率を３０％以下に、かつ安定して低減
できることであり、この条件を満足するものを、従来法
のスノタッタにより形成されたＳｔ膜に求めると、前記
第３図から明らかなように、スパッタ中Ａｒ圧１０ｍＴ
ｏｒｒ （曲＃Ｂ）で２５０λ以下、およびＡｒ １６
ｍＴｏｒｒ （曲＃Ｃ）で４４０λ以下があてはまる。
（発明が解決しようとする間湖点）
しかるに、以上に述べたような条件を満足するＳｔ膜を
形成するには以下に述べるような問題点がある・ 第１に、ス／ＩＦツタ中Ｍ圧１０ｍＴｏｒｒでＳｔ膜を
形成する場合、反射率３０％以下を満足するためには、
２５０λ以下という極薄膜を安定に、かつ再現性良く得
る必要があるが、スパッタ法でこのような極薄膜を得る
ことは困難である。特に菫産型のスパッタ装置では、そ
の生産性向上のためスパッタレートが大きく、極薄膜を
形成するのは著しく困難でろる。
形成するには以下に述べるような問題点がある・ 第１に、ス／ＩＦツタ中Ｍ圧１０ｍＴｏｒｒでＳｔ膜を
形成する場合、反射率３０％以下を満足するためには、
２５０λ以下という極薄膜を安定に、かつ再現性良く得
る必要があるが、スパッタ法でこのような極薄膜を得る
ことは困難である。特に菫産型のスパッタ装置では、そ
の生産性向上のためスパッタレートが大きく、極薄膜を
形成するのは著しく困難でろる。
第２に、通常のスパッタ装置でのス・臂ツタ中のＭ圧は
数ｍ’ｌ’ｏｒｒであり、Ａｒ圧１０ ｍＴｏｒｒ以上
でのス・ンツタを行った場合、スパッタ装置のタライオ
ボングの寿命が半減するなどスパッタ装置への負荷が増
大し、量産には不都合な方法である。
数ｍ’ｌ’ｏｒｒであり、Ａｒ圧１０ ｍＴｏｒｒ以上
でのス・ンツタを行った場合、スパッタ装置のタライオ
ボングの寿命が半減するなどスパッタ装置への負荷が増
大し、量産には不都合な方法である。
したがって、スパッタ法でＳｔ膜からなる反射防止膜を
形成する方法は、量産工程には採用できなかった。
形成する方法は、量産工程には採用できなかった。
この発明は、半導体装置の配線形成方法において、反射
率３０％以下を満足する反射防止膜を、例えばスパッタ
装置の通常の使用条件内で安定に、かつ再現性よく形成
することを目的とする。
率３０％以下を満足する反射防止膜を、例えばスパッタ
装置の通常の使用条件内で安定に、かつ再現性よく形成
することを目的とする。
（問題点を解決するための手段）
この発明は、半導体装置の配線形成方法において、反射
防止膜を、シリコン膜とシリコン酸化物膜の２層構造で
形成する。
防止膜を、シリコン膜とシリコン酸化物膜の２層構造で
形成する。
（作用）
上記のように反射防止膜をシリコン膜とシリコン酸化物
膜の２層構造で形成した場合は、シリコン膜をスノ臂ツ
タ法にて５００〜８００λの厚さに、またシリコン酸化
物膜をス／臂ツタ法などで５５０〜７５０大の厚さに形
成することにより、レゾストの露光光である波長４３６
ｎｍの光に対する反射率は１６〜１７％に抑えることが
できる。ま九、５００〜８００λ厚のシリコン膜と、５
５０〜７５０λ厚のシリコン酸化物膜は、ス・ぐツタ装
置の通常の使用条件内で安定に、かつ再現性よく形成で
きる。
膜の２層構造で形成した場合は、シリコン膜をスノ臂ツ
タ法にて５００〜８００λの厚さに、またシリコン酸化
物膜をス／臂ツタ法などで５５０〜７５０大の厚さに形
成することにより、レゾストの露光光である波長４３６
ｎｍの光に対する反射率は１６〜１７％に抑えることが
できる。ま九、５００〜８００λ厚のシリコン膜と、５
５０〜７５０λ厚のシリコン酸化物膜は、ス・ぐツタ装
置の通常の使用条件内で安定に、かつ再現性よく形成で
きる。
（冥施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図において、１はトランジスタなどを既に形成した
Ｓｔ基板であり、この８１基板ｌ上に、配線となるＡｌ
−Ｓｔ系合金膜２をスパッタ法により７０００＾の厚さ
に形成する。続いて、そのＡ／ −８１系合金膜２上に
、反射防止膜の第１層（下層部）と 、してＳｌ膜３を
スパッタ法にて５００〜８００＾の厚さに形成する。こ
の時のスパッタ条件としては、基板温度５００Ｃ、Ａｒ
圧４ ｍＴｏｒｒである。次に、Ｓｉ膜３上に、反射防
止膜の第２層（上層部）としてＳｔ酸化物膜（Ｓｉｎ、
膜）４をス／母ツタ法にて５５０〜７５０＾の厚さに形
成する。この時のスパッタ条件は、Ｓｔ膜３の時と同じ
である。そして、このようにして２層構造の反射防止膜
を形成したならば、次に、その上にレゾストを塗布し、
露光し、現像することにエリ図示しないがレノストパタ
ーンを形成する。さらに、そのレノストパターンをマス
クとして２層構造の反射防止膜とＡｊ−Ｓｔ系合金膜２
をエツチングすることにより配線を形成し、最後にレノ
ストパターンと２層構造の反射防止膜を除去する。
Ｓｔ基板であり、この８１基板ｌ上に、配線となるＡｌ
−Ｓｔ系合金膜２をスパッタ法により７０００＾の厚さ
に形成する。続いて、そのＡ／ −８１系合金膜２上に
、反射防止膜の第１層（下層部）と 、してＳｌ膜３を
スパッタ法にて５００〜８００＾の厚さに形成する。こ
の時のスパッタ条件としては、基板温度５００Ｃ、Ａｒ
圧４ ｍＴｏｒｒである。次に、Ｓｉ膜３上に、反射防
止膜の第２層（上層部）としてＳｔ酸化物膜（Ｓｉｎ、
膜）４をス／母ツタ法にて５５０〜７５０＾の厚さに形
成する。この時のスパッタ条件は、Ｓｔ膜３の時と同じ
である。そして、このようにして２層構造の反射防止膜
を形成したならば、次に、その上にレゾストを塗布し、
露光し、現像することにエリ図示しないがレノストパタ
ーンを形成する。さらに、そのレノストパターンをマス
クとして２層構造の反射防止膜とＡｊ−Ｓｔ系合金膜２
をエツチングすることにより配線を形成し、最後にレノ
ストパターンと２層構造の反射防止膜を除去する。
以上の説明から明らかなように、上記一実施例では、５
００〜８００＾厚のＳｉ膜３と５５０〜７５０λ厚のＳ
ｉ酸化物膜４により２層構造に反射防止膜が形成されて
いる。そして、このような反射防止膜によれば、第２図
に示すように、レジストの露光光である波長４３６ｎｍ
の光に対する反射率は１６〜１７％に抑えることができ
る。また、Ｓｉ膜３の５００〜８００＾厚と、Ｓｉ酸化
物膜４の５５０〜７５０λ厚は、通常のス・９ツタ法に
工っても無理の無い膜厚で、安定して、かつ再現性よく
形成することができる。
００〜８００＾厚のＳｉ膜３と５５０〜７５０λ厚のＳ
ｉ酸化物膜４により２層構造に反射防止膜が形成されて
いる。そして、このような反射防止膜によれば、第２図
に示すように、レジストの露光光である波長４３６ｎｍ
の光に対する反射率は１６〜１７％に抑えることができ
る。また、Ｓｉ膜３の５００〜８００＾厚と、Ｓｉ酸化
物膜４の５５０〜７５０λ厚は、通常のス・９ツタ法に
工っても無理の無い膜厚で、安定して、かつ再現性よく
形成することができる。
したがって、２層構造反射防止膜の膜内厚さバラツキは
、上記膜厚内にするならば、反射率の面内バラツギとと
もに１％以内にすることができる。
、上記膜厚内にするならば、反射率の面内バラツギとと
もに１％以内にすることができる。
また、上記Ｓｉ膜３とＳｉ酸化物膜４をス／母ツタ法で
形成する際のＡｒ圧は４ ｍＴｏｒｒでよく、ス・セッ
タ装・ｄへの負荷の軽い条件で成膜が可能となる。
形成する際のＡｒ圧は４ ｍＴｏｒｒでよく、ス・セッ
タ装・ｄへの負荷の軽い条件で成膜が可能となる。
なお、上記一実施例では、８１酸化物膜４をスパッタ法
で形成したが、気相成長（ＣＶＤ）で形成することもで
きる。ま次、スパッタ法の場合も、Ｓｌ酸化物のス／＃
ツタあるいはＳｔの酸素による反応性スパッタなどを用
いることができる。
で形成したが、気相成長（ＣＶＤ）で形成することもで
きる。ま次、スパッタ法の場合も、Ｓｌ酸化物のス／＃
ツタあるいはＳｔの酸素による反応性スパッタなどを用
いることができる。
（発明の効果）
以上詳述したように、この発明によれば、シリコン膜と
シリコン酸化物膜の２層構造で反射防止膜を形成するよ
うにしたので、例えばスパッタ装置の通常の使用条件内
で安定に、かつ再現性よく、反射率３０％以下の反射防
止膜を形成することができる。
シリコン酸化物膜の２層構造で反射防止膜を形成するよ
うにしたので、例えばスパッタ装置の通常の使用条件内
で安定に、かつ再現性よく、反射率３０％以下の反射防
止膜を形成することができる。
第１図はこの発明の半導体装置の配線形成方法の一実施
例を説明するための１ｆｒｌｊｉｌｉ図、第２図は上記
一実施例における反射防止膜の反射率特性図、第３図は
従来のスパッタ法により形成されたＳｔからなる反射防
止膜の反射率特性図である。 ｌ・・・Ｓｉ基板、２・・・Ａｊ−Ｓｔ系合金膜、３・
・・Ｓｉ膜、４・・・Ｓｉ酸化物膜。 水金１１１−焚胞（’ｒＪ ａｙ ＩＰｒｆＤ１２］第
１図 」（駒≦ｅＦ４１こ４冷るルし卵オア方立月１■まｆＦ
ｉ＋ｈｔｉり第２図
例を説明するための１ｆｒｌｊｉｌｉ図、第２図は上記
一実施例における反射防止膜の反射率特性図、第３図は
従来のスパッタ法により形成されたＳｔからなる反射防
止膜の反射率特性図である。 ｌ・・・Ｓｉ基板、２・・・Ａｊ−Ｓｔ系合金膜、３・
・・Ｓｉ膜、４・・・Ｓｉ酸化物膜。 水金１１１−焚胞（’ｒＪ ａｙ ＩＰｒｆＤ１２］第
１図 」（駒≦ｅＦ４１こ４冷るルし卵オア方立月１■まｆＦ
ｉ＋ｈｔｉり第２図
Claims (5)
- （１）半導体基板上に配線金属膜を形成し、その上に反
射防止膜を形成し、その上にレジストの塗布、露光、現
像工程によりレジストパターンを形成し、そのレジスト
パターンをマスクとして前記反射防止膜と配線金属膜を
配線パターンにエッチングするようにした半導体装置の
配線形成方法において、反射防止膜は、シリコン膜とシ
リコン酸化物膜との２層構造で形成されることを特徴と
する半導体装置の配線形成方法。 - （２）シリコン嘆は膜厚が５００〜８００Åであり、シ
リコン酸化物膜は膜厚が５５０〜７５０Åであることを
特徴とする特許請求の範囲第１項記載の半導体装置の配
線形成方法。 - （３）シリコン膜はスパッタ法で形成されることを特徴
とする特許請求の範囲第１項または第２項記載の半導体
装置の配線形成方法。 - （４）シリコン酸化物膜はスパッタ法で形成されること
を特徴とする特許請求の範囲第１項または第２項記載の
半導体装置の配線形成方法。 - （５）シリコン酸化物膜は気相成長で形成されることを
特徴とする特許請求の範囲第１項または第２項記載の半
導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32277487A JPH01165142A (ja) | 1987-12-22 | 1987-12-22 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32277487A JPH01165142A (ja) | 1987-12-22 | 1987-12-22 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165142A true JPH01165142A (ja) | 1989-06-29 |
Family
ID=18147491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32277487A Pending JPH01165142A (ja) | 1987-12-22 | 1987-12-22 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165142A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100241534B1 (ko) * | 1996-12-28 | 2000-03-02 | 김영환 | 반도체 소자의 반사방지막 형성방법 |
| KR100242464B1 (ko) * | 1996-12-27 | 2000-03-02 | 김영환 | 반도체 소자의 반사 방지막 형성방법 |
-
1987
- 1987-12-22 JP JP32277487A patent/JPH01165142A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242464B1 (ko) * | 1996-12-27 | 2000-03-02 | 김영환 | 반도체 소자의 반사 방지막 형성방법 |
| KR100241534B1 (ko) * | 1996-12-28 | 2000-03-02 | 김영환 | 반도체 소자의 반사방지막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043547A (en) | Circuit structure with an anti-reflective layer | |
| US5677111A (en) | Process for production of micropattern utilizing antireflection film | |
| US5437961A (en) | Method of manufacturing semiconductor device | |
| JPH01165142A (ja) | 半導体装置の配線形成方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JPS63202915A (ja) | 半導体装置の製造方法 | |
| JP3339156B2 (ja) | 微細パターンの製造方法と半導体装置の製造方法 | |
| JPS62293645A (ja) | 半導体装置の配線形成方法 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JPH0855791A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
| JP2941824B2 (ja) | 金属配線パターン形成方法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| KR0177869B1 (ko) | 고해상도 포토리소그래피 방법 및 구조 | |
| JPH0367260B2 (ja) | ||
| JPH06216023A (ja) | レジストパターン形成方法 | |
| JPS59117134A (ja) | 半導体装置の製造方法 | |
| KR100241534B1 (ko) | 반도체 소자의 반사방지막 형성방법 | |
| JPS609124A (ja) | パタ−ン形成方法 | |
| JPS60177627A (ja) | パタ−ン形成法 | |
| JPS62281348A (ja) | 半導体装置の製造方法 | |
| JPH0232542A (ja) | 半導体装置の製造方法 | |
| JPH05114559A (ja) | 半導体装置の製造方法 | |
| KR960009098B1 (ko) | 반도체 소자의 배선형성방법 | |
| JP3354959B2 (ja) | フォトマスクの製造方法 |