JPH01166093A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第１０図、第１１図） 発明が解決しようとする問題点 問題点を解決するだめの手段（第１図）作用 実施例 （ａ）　　一実施例全体構成の説明（第２図）Φ）一実
施例構成の説明（第３図、第４図）（Ｃ）　　一実施例
要部構成の説明 （第５図、第６図） （ｄ）　　一実施例動作の説明 （第７図、第８図、第９図） （ｅ）　　他の実施例の説明 発明の効果 〔概　要〕 ワード単位にアクセスされるビットマツプメモリからデ
ータを読出してビデオ信号を出力するビデオ信号出力制
御方式に関し。

ビデオ信号に余分のはみ出しがなく且つビデオ信号の出
力に要する処理時間を短縮する目的で。

処理単位でアクセスされるビットマツプメモリと、水平
同期信号に同期して該ビットマツプメモリのデータを処
理単位で読出し、ビデオ信号に変換して出力するビデオ
信号出力部と、該水平同期信号に同期して指定された時
間幅のゲート信号を発生するゲート信号発生部と、該ゲ
ート信号によって該ビデオ信号の出力制限を行うゲート
部とを設ける。

〔産業上の利用分野〕

本発明は、ワード単位にアクセスされるビットマツプメ
モリからデータを読出してビデオ信号を出力するための
ビデオ信号出力制御方式に関する。

ビットマツプメモリはデータのマツピングが自在に出来
、広く画像メモリとして利用されている。

このようなビットマツプメモリを画像メモリとして用い
た装置１例えばデイスプレィやレーザプリンタにおいて
は、ビットマツプメモリからデータを読出すことによっ
て各スキャン分のビデオ信号を得ている０ 一方、ビットマツプメモリは、ワード等一定の処理単位
毎にアクセスされるため、１スキャン分のビデオ信号の
ビット数（ドツト数）が必要とするドツト数に合致しな
いことが生じる。

このため、ビデオ信号の内不要なものを除去することが
望まれている０ 〔従来の技術〕 第１０図はビットマツプメモリの説明図である０ビツト
マツプメモリ１は、第１０囚人に示す如くの論理空間構
造を有し、第１０図（Ｂ）に示す如く。

ワード単位でアドレスが付けられた物理空間構造を有し
、メモリ１の一部を出力領域とし、この領域にイメージ
、パターンを展開して、データを用意する。

例えば、第１０図（５）に示す如く、ソース領域１ａの
文字パターンを、テストネーション領域１ｂの所望の位
置に展開するには９文字パターンをデストネーション領
域１ｂに移動すればよく、展開先頭アドレス８ＡＲ，Ｄ
ＡＲをビット単位に決定できる。

このデストネーシコン領域１ｂを出力領域とし。

必要なデータを展開し、この領域１ｂを水平方向に読出
せば、ビデオ信号が得られる。

このビットマツプメモリ１においては、リード／ライト
がワード（１６ビツト）という処理単位で行われること
から、領域１ｂの幅ＤＷＲはワード単位の寸法ｎワード
分である。

ところが、出力として必要な領域幅（１スキャン分）は
、常にワード単位の寸法となるとは限らない。

例えば、レーザプリンタで用紙に印刷する場合を考える
と、第１１図（５）に示す如く、ワード単位の大きさＤ
ＷＲ（＝１６Ｘｎビット）のビットマツプメモリ１の出
力領域１ｂに対し、用紙ＰＰ０幅ＷＤＲがワード単位の
大きさにならないことがある。これは、　　２４０　ｄ
ｐｉ　（ｄｏｔ／１ｎｃｈ）では、用紙ＰＰの端から幅
方向に最大１５ドツト（約１．６ｖａ）のはみ出しとな
る。

このように、ワード単位でビットマツプメモリ１を読出
し、１ライン（スキャン）分のビデオ信号を得ても、最
大１５ドツト分余分が生じるため。

第１１図０３）の如くレーザプリンタで感光ドラムＤＲ
に１スキャン分のビデオ信号を書込んだ場合。

図の斜線の如く、用紙ＰＰの範囲外に像が形成される。

この像はトナーで現像されるが用紙ＰＰに転写されるこ
とがないから、感光ドラムＤＲ上に残９．フィルミング
現象が生じ、クリーニング系の寿命の短縮化及び感光ド
ラムＤＲの劣化を早める。

これを防ぐため、従来は第１１図（ｑに示す如くビット
マツプメモリ１へのデータの書込み時、用紙ＰＰの幅Ｗ
ＤＲ以外の部分の内容にクリアデータを書込むクリッピ
ング処理が行われていた。

〔発明が解決しようとする問題点〕

しかしながら、従来の技術においては、用紙等の有効領
域の幅ＷＤＲはドツト（ビット）単位で与えられること
から、ビットマツプメモリ１の幅ＤＷＲの出力領域１ｂ
へ１ワード書込み毎に、そのワードが有効領域内か否か
をアドレスによシ判断し、範囲外ならクリッピング処理
、即ちはみ出した所にクリアデータをセットして書込む
という処理が必要となシ、このため、領域１ｂ全体への
書込みに時間がかかる。

このため、書込みから読出し、ビデオ信号出力に到るま
での時間が長くなり、ビデオ信号の出力に要する時間が
長くなるという問題が生じ２例えばプリンタでは印刷処
理速度の低下を招いていた。

本発明は、ビデオ信号に余分のはみ出しがなく且つビデ
オ信号の出力までに要する処理時間を短縮しうるビデオ
信号出力制御方式を提供することを目的とする。　゛ 〔問題点を解決するための手段〕 第１図は本発明の原理説明図である。

図中、第１０図及び第１１図で示したものと同一のもの
は同一の記号で示してあシ、２はビデオ信号出力部であ
υ、水平同期信号に同期してビットマツプメモリ１のデ
ータをワード等の処理単位で読出し、ビデオ信号に変換
して出力するもの。

３はゲート信号発生部であシ、水平同期信号に同期して
指定された時間幅ＷＤＲのゲート信号を発生するもの、
２ａはゲート部であシ、ゲート信号によってビデオ信号
の出力制限を行うものである。

〔作　用〕

本発明では、ビットマツプメモリ１への書込みにおいて
、ワード単位の書込み、読出しによって生じるはみ出し
はそのままとしておき、読出して得たビデオ信号を幅Ｗ
ＤＲのゲート信号によってはみ出し部分をカットするよ
うにしたものである。

従って、書込みの際クリッピング処理を要しないので、
書込み時間が長くなることなく、全体としてビデオ信号
の出力に要する時間を短縮できる。

〔実施例〕

（ａ）　　一実施例全体構成の説明 第２図は２本発明の一実施例全体構成図であシ。

レーザ光を用いた電子写真プリンタの制御装置を示して
いる。

図中、第１図で示したものと同一のものは同一の記号で
示してあシ、４はプリンタコントローラであシ、第１図
のビデオ信号出力部２．ゲート信号発生部３．ゲート部
２ａを含み、ビットマツプメモリ（以下ＢＭＭと称す）
１の指定されたアドレスからデータをワード単位に読出
し、ビデオ信号に変換し、指定幅ＷＤＲ分のビデオ信号
を出力するもの、５はプリンタであシ、電子写真プリン
タで構成され、感光ドラム上をビデオ信号で変調された
レーザ光で走査し、像を形成し、現像後。

用紙に転写して印刷動作するものである。

６はメインプロセッサでアシ、マイクロプロセッサで構
成され、全体制御を行うもの、５ａはリードオンリーメ
モリ（以下ＲＯＭという）でアシ。

メインプロセッサ（以下メインＭＰＵと称す）６の処理
の実行に必要なプログラム、パラメータ等を格納してお
くもの、６ｂはメモリストレンジ（以下ＭＳという）で
あシ、メインＭＰＵ６の各命令を記憶する他に、印刷制
御に必要なテーブルを記憶するもの、７ａはフロッピー
ディスクコントローラ（以下ＦＤＣという）でアシ、フ
ロッピーディスクのデータを読出し及びデータを書込む
もの、７ｂはオペレータパネルでアリ、オペレータが各
種の指示を入力したり、状態を表示するためのもの、７
ｃはチャネルコントローラ（以下ＣＨＣと称す）であり
、ホストとコマンド、データのやシとシを行うもの、７
ｄはＤＭＡＣ（ダイレクト・メモリ・アクセス・コント
ローラ）でアシ。

メインＭＰＵ６の介在なし、Ｍ８６ｂ等のメモリを直接
アクセスするものである。

８はサブプロセッサであり、マイクロプロセッサで構成
され、ＢＭＭＩの展開制御を行うもの。

８ａはコントロールストレッジであシ、サブプロセッサ
（以下サブＭＰＵと称す）８の処理の実行に必要なプロ
グラム等を格納しておくもの、　　Ｂｂは復元回路でア
シ、圧縮されたデータを復元するもの、Ｂｃはラスクイ
メージオペレータ回路（以下ＲＩＯと称す）であり、サ
ブＭＰＵ８の指示によりＢＭＭＩにデータの展開を行う
もの、９はオ−バーレイコントローラ（以下ＯｖＣと称
す）であり、メインＭＰＵ６の指示によシ、フオームオ
ーバレイパターンをビデオ信号としてプリンタ５に出力
するものである。

Ｍ−ＢＵＳはメインＭＰＵ６のバスであり、メイｙＭＰ
Ｕ６．ＲＯＭ６　ａ、ＭＳ　６　ｂ、ＦＤＣ７ａ、オペ
レータパネル７　ｂ、ＣＨＣ７ｃ、ＤＭＡＣ７ｄ、サブ
ＭＰＵ８．プリンタコントローラ４゜０ＶＣ９を接続し
、これらの間でデータ、コマンドのやシとシを行うもの
、８−ＢＵＳはサブＭＰＵ８のバスであシ、サブＭＰＵ
８．Ｍ８６ｂ、復元回路８ｂ、ＲＩＯ８ｃを接続し、こ
れらの間でデータ、コマンドのやりとシを行うもの、　
Ｄ−ＢＵＳはデータバスであｆｉ、Ｍ８６ｂ、復元回路
８ｂ、ＲＩＯ８ｃ、ＢＭＭＩの間でデータのやシとシを
行うものである０ この構成において、ＢＭＭＩへのイメージの展開は、サ
ブＭＰＵ８がＲＩＯ８ｃ、復元回路８ｂを介して行う。

例えば、サブＭＰＵ８は、ＲＩＯ８ｃに対し配置したい
文字パターンをＢＭＭＩ上のどとの位置に展開するかを
指示すれば、第１０図（３）の文字パターンの移動コピ
ーが行われ、ホストからのデータは復元が必要なものは
、復元回路８ｂで復元され、同様にＲＩＯ８Ｃによって
ＢＭＭＩ上に展開される。

又、ビデオ信号出力のだめの、ＢＭＭＩの読出し開始ア
ドレスＭＡＲ，及び制御情報、ゲート信号生成のための
レフトマージンＬＭＲ，幅データＷＤＲ等は、メインＭ
ＰＵ６がＭ８６ｂ上に作成格納しておき、Ｍ−ＢＵＳを
介してプリンタコントローラ４に与えられる。

（ｂ）　　一実施例構成の説明 第３図は本発明の一実施例構成図、第４図は第３図構成
のデータレジスタの構成図である０図中、第１図及び第
２図で示したものと同一のものは同一の記号で示してあ
り、３ａはデータレジスタであシ、第２図で示したメイ
ンＭＰＵ６によってデータがセットされるものであシ、
第４図（５）、＠に示す如く、ａ−ｇの７ワ一ド分のレ
ジスタで構成され、ワードａには、ステータス・レジス
タ８ＴＲ，コマンド・レジスタＣＭＲ，７’りンタコン
トロール・レジスタＰＣＲが、ワードｂにハ、フリンタ
ステータス・レジスタＰ　Ｓ　Ｒ，マスクピットレジス
タＭＢＲが、ワードＣには、インターラブドフラグ・レ
ジスタＩＦＲ，ＥＸ−ＯＲビットレジスタＥＢＲが、ワ
ードｄには、テスト（診断）レジスタＴ　８　Ｔ　Ｒ，
レフトマージン・レジスタＬＭＲが、ワードｅには９幅
データレジスタＷＤＲが、ワードｆ９ｇには、メモリア
ドレス、レジスタＭＡＲが設けられている０ これらはメインＭＰＵ６によってセットされるが、８Ｔ
Ｒ，ＣＮＲ，ＰＣＲ，ＰＡＲ，ＭＢＲ。

ＩＦＲ，ＥＢＲ，Ｔ８ＴＲはプリンタ５のためのもので
あり、第４図（ｑに示すスキャン方向の各水平同期信号
Ｈ８ＹＮＣよりプリンタ５の感光ドラムへの書込み開始
位置までのドツト数のレフトマージン値を示すＬＭＲ，
書込み幅をドツト数で示−１ＷＤＲ，ＢＭＭＩのメモリ
アドレスを示すＭＡＲがプリンタコントローラ４の制御
に用いられる。

ＭＡＲは、第４図ＣＢ）に示す如く３バイトの読出し先
頭アドレスＭＡＲと、最終ラインであることを示す１ビ
ツトのＬａ５ｔ　Ｌｉｎｅ　７７グ、第４図（Ｑの紙送
シ方向のビデオ信号の０Ｎ１０ＦＦを制御する１ビツト
のＶ　Ｄ　ＯＮ　（ＯＮｌｏＦＦ）　７ラグ、メモリア
ドレスを増加（ｕｌ）　）方向に変化させるか減少（ｄ
ｏｗｎ　）方向に変化させるかを制御するｕｐ／ｄｏｗ
ｎフラグ、ＢＭＭＩからの並列データを直列データに変
換する際のシフト方向を左にするか右にするかを指示す
る＊Ｒｉｇｈｔ　（Ｌｅｆｔ　）／　Ｒｉｇｈｔ　７５
グを有する。

３ｂはレフトマージン回路であシ、データレジスタ３ａ
のレフトマージン値ＬＭＲがセットされ。

水平同期信号Ｈ８ＹＮＣからビデオクロック■ＣＬＫを
計数し、レフトマージン値ＬＭＲに達すると、キャリー
ＣＲＹＩを発するものである。

３Ｃはビデオカウンタでアシ、データレジスタ３ａの書
込み幅（印刷幅）ＷＤＲのワード分ＷＤＲＷ（ＷＤＲＯ
４〜１５）がセットされ、ワード分ゲート信号Ｖ　Ｄ　
ｏｕｔ　１が１ハイ”になった時点からビデオクロック
ＹＣＬＫを計数し、１６ｄｏｔ計数毎に１６　ｄｏｔ信
号（ＣＲＹ２）を発生し、印刷幅ＷＤＲのワード数分計
数すると、ワード分ゲート信号Ｖ　Ｄ　ｏｕｔ　１を°
ロー”（オフ）とする水平終了信号ＨＥＮＤを発するも
のである。

３ｄは印刷幅制御回路であシ、キャリーＣＲＹ１からワ
ード分ゲート信号Ｖ　Ｄ　ｏｕｔ　１を発生するととも
に、　＊Ｒｉｇｈｔ／Ｒｉｇｈｔフラグに応じて印刷幅
ＷＤＲの残シのビット数（ＷＤＲＯＯ〜０３）分ライ）
　（Ｒｉｇｈｔ　）ゲート信号ＶＤｏｕｔ２Ｒ，レフト
ゲート信号ＶＤＯｕｔ２Ｌを発生するものである。

２ｂはＢＭＭ読出回路であ、！ｌ）、ＢＭＭＩをアクセ
スするものでｈｃ　データレジスタ３ａからＢＭＭＩの
先頭アドレスＩＡＲ（ＭＡＲ）がセットされ、且つｕｐ
／ｄｏｗｎフラグを受け、フラグに従ってアドレスを変
化してＢＭＭＩに与え、ＢＭＭＩからのデータを受ける
ものである。

２Ｃはビデオ信号送出回路であり、水平同期信号Ｈ８Ｙ
ＮＣ，キャリーＣＲＹＩ、１６ｄｏｔ信号によシメモリ
アクセス信号ＰＲＡＣＣ４−ＢＭＭ読出回路２ｂに与え
、ＢＭＭ読出回路２ｂを介する読出しデータをデータレ
ジスタ３ａのＬｅｆｔ／Ｒｉｇｈｔフラグに従って並直
変換し、ビデオ信号に変換し。

ゲート信号ＶＤｏｕｔ　１．　ＶＤｏｕｔ　２Ｒ，ＶＤ
ｏｕｔ２Ｌ、ＶＤｏｕｔ、ＶＤＯＮ７ラグ”ｔ’ゲ　）
制御されるゲート部２ａを介してビデオ信号＊Ｖｉｄｅ
ｏをプリンタ５に供給するものである。

尚、データレジスタ３ａ、　レフトマージン回路３ｂ、
　　ビデオカウンタ３ｃ、印刷幅制御回路３ｄがゲート
信号発生部３に相当し、ＢＭＭ読出回路２ｂ、　　ビデ
オ信号送出回路２Ｃがビデオ信号出力部２に相当し、ビ
デオ信号送出回路２Ｃにゲート部２ａが設けられている
。

（Ｃ）　　一実施例要部構成の説明 第５図は第３図構成のゲート信号発生部３の構成図であ
る。

図中、第３図で示したものと同一のものは同一の記号で
示してらＢ、ａｏａはレジスタであシ。

１６ピツトのレフトマージン値の補数値＊　Ｌ　Ｍ　Ｒ
がデータバッフ１３ａからセットされるもの。

３０ｂはカウンタでアシ、レジスタ３０ａのレフトマー
ジン補数値＊ＬＭＲがパラレルセットされ。

ビデオクロック＊ＶＣＬＫを計数し、所定のレフトマー
ジン値ＬＭＲを計数すると、キャリーＣＲＹ１を出力す
るもの、３０Ｃは７リツプフロツプであシ、水平同期信
号Ｈ８ＹＮＣによってセットされ、カウンタ３０ｂの計
数を許可し、キャリーＣＲＹＩでリセットされるもので
ある。

３１ａは下位カウンタであシ、４ビットのカウンタで構
成され、ワード分ゲート信号Ｖ　Ｄ　ｏｕｔ　１の”ハ
イ”の間ビデオクロック＊ＶＣＬＫを計数し、ビデオク
ロック＊ＶＣＬＫの１６計数毎にキャリーＣＲＹ２　（
１６ｄｏｔ　）信号を出力するもの。

３１ｂは上位カウンタであり、１２ビツトのカウンタで
構成され、データレジスタ３ａから印刷幅の補数値＊Ｗ
ＤＲのワード分上位１２ビット（０４〜１５）が水平同
期信号Ｈ８ＹＮＣによってパラレルセットされ、ゲート
信号Ｖ　Ｄ　ｏｕｔ　１の“ハイ”の間下位カウンタ３
４のキャリーＣＲＹ２を計数し、印刷幅ＷＤＲのワード
数分計数によってＨＥＮＤ（水平終了）信号を出力し、
ゲート信号Ｖ　Ｄ　ｏｕｔ　ｌを”ロー”におとすもの
である０３２ａはフリップフロップであ、９．ＣＲＹＩ
信号でセットされ、水平終了信号ＨＥＮＤでリセットさ
れ、レフト側ワード分ゲート信号Ｖ　Ｄ　ｏｕｔ　１を
作成するもの、３３ａはゲート回路であり、＊Ｒｉｇｈ
ｔ　（Ｌｅｆｔ　）　７ラグで開き、ゲート信号ＶＤｏ
ｕｔ　１を出力するもの、３２ｂはフリップフロップで
あ、９．ＣＲＹＩ信号でセットされ、後述するＢｅｎｄ
信号でリセットされ、ライト側ゲート信号■Ｄｏｕｔ２
Ｒを作成するもの、３５ｂは立下シ検出回路であシ、ゲ
ート信号Ｖ　Ｄ　ｏｕｔ　２　Ｒの立下シ検出を行うも
の、３６ｂはフリップフロップであシ、立下り検出回路
３５ｂの立下り検出でセットされ、水平終了信号ＨＥＮ
Ｄでリセットされ、ワード分ゲート信号Ｖ　Ｄ　ｏｕｔ
　ｌを作成するもの。

３３ｂはゲート回路であり、　　Ｒｉｇｈｔフラグで開
き。

ゲート信号ｖＤＯｕｔｌを出力するものである０３４は
オアゲート回路でアシ、ゲート回路３３ａ、３３ｂのワ
ード分ゲート信号Ｖ　Ｄ　ｏｕｔ　１をオア出力するも
の、３５ａは立下シ検出回路であシ。

ゲート信号Ｖ　Ｄ　ｏｕｔ　ｌの立下シ検出を行うもの
。

３６ａはフリップフロップであシ、立下シ検出回路３５
ａの立下り検出でセットされ、後述するレフト側ビット
カウンタのキャリー出力でリセットされ、レフト側ゲー
ト信号Ｖ　Ｄ　ｏｕｔ　２　Ｌを作成するもの、３９は
オアゲート回路であり、ゲート信号Ｖ　Ｄ　ｏｕｔ　ｌ
とＶＤｏｕｔ２Ｌのオア出力をＶＤｏｕｔ信号として出
力するものである。

３７ａはナンド（ＮＡＮＤ）ゲートであり、水平同期信
号Ｈ８ＹＮＣと＊　Ｒｉｇｈｔ　７ラグのナンドをとシ
ップリセット出力を発するもの、３７はレフト側ビット
カウンタであシ、印刷幅の補数値＊ＷＤＲの下位４ビツ
ト（００〜０３）Ｂｎがプリセット出力でセットされ、
水平終了信号ＨＥＮＤでビデオクロック＊ＶＣＬＫを計
数し、　Ｂｎ計数によりてキャリー出力をフリップフロ
ップ３６ａへ出力するものである。

３８ａはナントゲートであシ、水平同期信号Ｈ８ＹＮＣ
とＲｉｇｈｔフラグのナンドをとシップリセット出力を
発するもの、３８はライト側ビットカウンタであシ、印
刷幅の補数値＊ＷＤＨの下位４ビツト１３ｎがプリセッ
ト出力でセットされ、ゲー）　信号Ｖ　ｌ）　ｏｕｔ　
２　Ｒｆ　ビデオクロック＊ＶＣＬＫを計数し、　Ｂｎ
計数によってキャリー出力３３　ｅｎｄをフリップフロ
ップ３２ｂに出力するものである。

従って、水平同期信号Ｈ８ＹＮＣからレフトマージンＬ
ＭＲに達すると、キャリーＣＲＹＩがレフトマージン回
路３ｂよジ発生し、レフト指示（＊　Ｒｉｇｈｔ　）な
ら、ワード分ゲート信号Ｖ　Ｄ　ｏｕｔｌが発生し、Ｖ
Ｄｏｕｔｌのオフ（立下シ）でピッ）Ｂｎ分の゛レフト
ゲート信号■ＤＯｕｔ２Ｌが発生する。

又、ライト指示なら（Ｒｉｇｈｔ　）なら、ビットＢｎ
分ライトゲート信号ＶＤｏｕｔ２Ｒが発生し、■Ｄ　ｏ
ｕｔ　２　Ｒのオフ（立下シ）で、ワード分ゲート信号
Ｖ　Ｄ　ｏｕｔ　１が発生する。

第６図は第３図構成のビデオ信号出力部の構成図である
。

図中、第３図で示したものと同一の記号で示してあシ、
２０はレジスタであシ、データレジスタ３ａから２４ビ
ツトの先頭メモリアドレスＩＡＲ（ＭＡＲ）がパラレル
セットされるもの、２１はアドレスカウンタであシ、２
４ビットのアップ／ダウンカウンタで構成され、水平同
期信号ＨＡＹＮＯによシレジスタ２０のメモリアドレス
ＩＡＲがパラレルセットされ、データバッファ３ａのｕ
ｐ／ｄｏｗｎ　７ラグによシアツブカウントかダウンカ
ウントかが指示され、後述するキヤ＋７−　ＣＲＹ　１
と１６　ｄｏｔ信号のオア出力をカウントし、メモリア
ドレスＩＡＲを更新し、ＢＭＭＩに与えるものである。

２２ａはオアゲートであシ、キャリーＣＲＹ１と１６　
ｄｏｔ信号のオアをとるもの、２２ｂはオアゲートでア
シ、オアゲート２２ａの出力と水平同期信号Ｈ８ＹＮＣ
とのオアをとるもの、２２Ｃはフリップフロップであシ
、オアゲート２２ｂの出力でセットされ、後述するデー
タ要求信号ＰＲＡＣＣでリセットされるもの、２２ｄは
フリップフロップであシ、フリップフロップ２２Ｃの出
力をメモリクロック＊ＩＣＬＫで同期させてＢＭＭＩに
対するデータ要求信号ＰＲＡＣＣを出力するものである
。

２２ｅはＮＡＮＤ（ＮＯＴ　　ＡＮＤ）ゲートであシワ
データ要求信号ＰＲＡＣＣをメモリクロックＩＣＬＫに
同期して読取シデータのロード信号とするもの、２３は
フリップフロップ群であシ。

データ要求信号ＰＲＡＣＣ及びメモリアドレスエＡＲに
応じてＢＭＭＩから読出される１６ビツトの読取シ（出
力）データＩＤがゲー）２２ｅのロード信号によりパラ
レルロードされるもの、２４はシフトレジスタで６！０
．１６ビツトのシフトレジスタで構成され、フリップフ
ロップ群２３の出力データがパラレルセットされ、後述
する一対のオアゲートよシの出力によ多制御端子８０．
８１の両方が“１”なら出力データのパラレルセットが
、ＳＱの入力のみが＠１”なら左シフト（図の上方向の
シフト）が、８１の入力のみが”１”なら右シフト（図
の下方向へのシフト）が行われるもの、２３ａはオアゲ
ートでアシ、データレジスタ３　ａ　（７）　Ｌｅｆｔ
　／　Ｒｉｇｈｔ　７　ラグｃ７）　Ｌｅｆｔ　（＊Ｒ
ｉｇｈｔ）指示とオアゲート２２ａの出力とのオア出力
をシフトレジスタ２４の制御端子ＳＯへ与えるもの。

２３ｂはオアゲートであり、データレジスタ３ａのＬｅ
ｆｔ　／　Ｒｉｇｈｔ　７ラグのｌ（ｉｇｈｔ指示とオ
アゲート２２Ｈの出力とのオア出力をシフトレジスタ２
４の制御端子Ｓ１へ与えるものである。

２５はデコーダであり、ライト側ビットカウンタ３８の
計数内容をデコードし、後述するマルチプレクサの出力
選択を行なうもの、２ｂはマルチプレクサであり、シフ
トレジスタ２４の１６ビツトのデータｄ１５〜ａＯＯが
入力され、デコーダ２５の出力で選択出力゛するもので
ある０ ２７ａはアンドゲートであり、ゲート信号ＶＤｏｕｔ　
２　Ｒで開き、マルチプレクサ２６の選択出力を出力す
るもの、２７ｂはアンドゲートであり。

ゲート信号Ｖ　Ｄ　ｏｕｔ　ｌで開き、シフトレジスタ
２４のａＯＯ出力（最下位ビット）を出力するもの。

２７Ｃはオアゲートであり、アンドゲート２７ａ。

２７ｂの出力のオアを出力するものである。

２７ｄはアンドゲートで＠　ｌ）　、　Ｒｉｇｈｔ指示
で開き、オアゲート２７Ｃの出力を出力するもの。

２８ａはアンドゲートであり　、　Ｌｅｆｔ　（＊Ｒ１
ｇｂり指示と、ゲート信号Ｖ　Ｄ　ｏｕｔで開き、シフ
トレジスタ２４のｄＦ、出力（最上位ビット）を出力す
るもの、２８ｂはオアゲートであυ、アンドゲート２７
ｄ、２８ａの出力のオア出力を発するもの。

２９はナントゲートであυ、データレジスタ３ａのＶＤ
ＯＮフラグがオン（′１′″）の時に開き、オアゲート
２８Ｃのビデオ信号＊Ｖｉｄｅｏをプリンタ５へ出力す
るものである。

従って、ＢＭＭ読出回路２ｂでは、読出し開始アドレス
がロードされ、キャリーＣＲＹＩと１６ｄａｔ信号でア
ドレス更新され、ＢＭＭＩへ１１８次ｍ出しアドレスを
与える。

又、ビデオ信号送出回路２Ｃは、水平同期信号Ｈ８ＹＮ
ＣとキャリーＣＲＹＩと１６　ｄｏｔ信号の発生毎にデ
ータ要求信号ＰＲＡＣＣをＢＭＭＩへ発し、ＢＭＭＩか
らの出力データをシフトレジスタ２４で並−直変換して
ビデオ信号として出力するＯ そして、　＊Ｒｉｇｈｔ　（Ｌｅｆｔ）指示なら、ゲー
ト信号ＶＤ　ｏｕｔ　（ＶＤ　ｏｕｔ　１　＋ＶＤ　ｏ
ｕｔ　２　Ｌ　）によシ。

Ｒｉｇｈｔ指示ならゲート信号ＶＤｏｕｔ　１．　ＶＤ
ｏｕｔ２Ｒによって出力制限され、プリンタ５へ出力さ
れる。

（ｄ）　　一実施例の動作の説明 第７図及び第８図は本発明一実施例タイムチャート図、
第９図は本発明の一実施例動作説明図である０ メインＭＰＵ６は、読出し開始に先立ってデータレジス
タ３ａに必要なデータをセットし、これによってレフト
マージン回路３ｂのレジスタ３０ａにレフトマージンの
補数値＊ＬＭＲが、ＢＭＭ読出回路２ｂのレジスタ２０
に先頭アドレスＩＡＲがセットされる。

メインＭＰＵ６は、第９図（５）のＢＭＭＩの内容に対
し、第９図β）の印刷を行なうには、　＊Ｒｉｇｈｔ（
Ｌｅｆｔ）、即ちＢＭＭＩの左から右への読出し指示を
行なう。

従って、印刷幅制御回路３ｄのレフト用ゲート３３ａｔ
３７ａが開き、ライト用ゲート３３ｂ。

３８ａが閉じ、ゲート部２ａのゲート２８ａが開き、ゲ
ート２７ｄは閉じる。

以下動作を第７図のレフト指示動作のタイムチャート図
に従りて説明する。

■　水平同期信号Ｈ８ＹＮＣがプリンタ５から与えられ
ると、レジスタ３０ａのレフトマージン補数値＊ＬＭＲ
がカウンタ３０ｂに、印刷幅のワード分補数値＊ＷＤＲ
Ｗがカウンタ３１ｂに、印刷幅のビット分補数値＊Ｂｎ
がビットカウンタ３７に、先頭アドレスＩＡＲがアドレ
スカウンタ２１にパラレルセットされる。

■　レフトマージン回路３ｂでは、カウンタ３０ｂにレ
フトマージン補数値＊ＬＭＲがセットされると同時にビ
デオクロックＶＣＬＫによシカラントを開始し、所定の
レフトマージン値ＬＭＲを計数すると、キャリー出力Ｃ
ＲＹＩを発する。キャリー出力ＣＲＹＩは９回路３ｄの
フリップ７０ツブ３２ａにセットされ、ワード分ゲート
信号ＶＤｏｕｔ　ｌをオンとする。

従って、水平同期信号Ｈ８ＹＮＣからレフトマージン値
計数終了時点でゲート信号Ｖ　Ｄ　ｏｕｔ　ｌがオンと
なる。

■　このゲート信号Ｖ　Ｄ　ｏｕｔ　１のオンによって
。

ビデオカウンタ３Ｃの上位カウンタ３１ｂ、下位カウン
タ３１斐の計数が開始される。

つまシ、ゲート信号ＶＤｏｕｔ１のオンから印刷幅ＷＤ
Ｒのワード分の計数が始まシ、計数終了によって水平終
了信号ＨＥＮＤが発せられ、ゲート信号Ｖ　Ｄ　ｏｕｔ
　ｌがオフされるから、ゲート信号■Ｄｏｕｔｌは印刷
幅ＷＤＲのワード分の時間オンとなる。

又、下位カウンタ３１ａは、水平同期信号＊Ｈ８ＹＮＣ
によって”０”ロードされ、ビデオクロック＊ＶＣＬＫ
を１６計数毎に１６ｄａｔ（ＣＲＹ２）信号を発する。

■　一方、ビデオ信号送出回路２Ｃでは、レフトマージ
ン終了後部ビデオ出力をしなければならないため、デー
タの先取シのため、水平同期信号＊Ｈ８ＹＮＣによって
データ要求信号ＰＲＡＣＣをＢＭＭＩに発し、以降レフ
トマージン終了のキャリー出力ＣＲＹＩ、１６ｄｏｔ信
号によりてデータ要求信号ＰＲＡＣＣを発する。

これとともに、アドレスカウンタ２１のＢＭＭｌに対す
る読出しアドレスはオアゲー）２２ａのキャリー出力Ｃ
ＲＹＩと１６　ｄｏｔ信号によって更新され、ＢＭＭＩ
へ与えられる。この時、アドレスカウンタ２１にｕｐが
指示されていれば、アドレスは増加方向に変化し、第９
図（５）のＢＭＭＩのデータに対し、第９図（Ｂ）の如
くの読出しが行われ。

逆にｄ　ｏｗｎが指示されていると、アドレスは減少方
向に変化し、第９図（Ｑの如くの読出しが行われる０ ■　このアドレスＩＡとデータ要求信号Ｐ　ＲＡＣＣに
対し、ＢＭＭＩの出力データＩＤはフリップフロップ群
２３にセットされ、後段のシフトレジスタ２４にパラレ
ルセットされる。シフトレジスタ２４では、ビデオクロ
ック＊ＶＣＬＫによって出力データがシフトされ、直列
のビデオ信号に変換される。

コノ時、　＊　Ｒｉｇｈｔ　（Ｌｅｆｔ　）指示がされ
ていると。

シフトレジスタ２４は、オアゲート２２Ｈの出力毎に図
の上方向（最上位）へのシフト指示がされ。

ビデオクロック＊ＶＣＬＫに同期して上方向のシフトが
実行され＋　Ｌｔ（ｄｌｓ）端子よシアノドゲート２８
ａヘビデオ信号が出力される０ ■　一方、印刷幅制御回路３ｄでは、フリップフロップ
３２ａによってワード（図ではＤＯ−ＤｎＯｎ＋１ワー
ド）分のゲート信号Ｖ　Ｄ　ｏｕｔ　１が発生し、オフ
となると、立下シ検出回路３５ａよシ。

フリップフロップ３６ａがセットされ、ビットカウンタ
３７のビデオクロック＊ＶＣＬＫの計数が許可される。

ビットカウンタ３７は１３ｎピツト計数すると。

キャリーＣＲＹを発し、フリップフロップ３６ａをリセ
ットする。

従って、フリップフロップ３６ａからゲート信号Ｖ　Ｄ
　ｏｕｔ　１のオフ後１３ｎビット分のレフト用ゲート
信号ｖＤＯｕｔ２Ｌが発生する。

オアゲート３９はゲート信号ＶＤｏｕｔｌとＶＤｏｕｔ
　２　Ｌのオアをとるから、ゲート信号Ｖ　［）　ｏｕ
ｔは（ｎ＋１）ワード十Ｂｎピット分の幅を持ち。

その間ゲート２８ａを開く。

このため、第７図に示すように、（ｒｌ＋２）ワードの
ワードバウンダリに対し、（ｎ＋１）ワード＋Ｂｎビッ
トの印刷（用紙）幅分ビデオ信号がオアゲート２８ｂ、
アンドゲート２９を介し出力されることになる。

この時、アンドゲート２９はＶＤＯＮ７ラグによシゲー
ト制御され、これは、メインＭＰＵ６がデータレジスタ
３ａのＶＤＯＮフラグを書替えて。

当該１スキヤンのビデオ信号の出力を許可するか否かを
決定し、これによって、第４図（Ｑに示した如く１紙送
り方向の上下のビデオ信号のカットを実行する。

これを水平同期信０号）ＩＳＹＮＣ到来毎に繰シ返し、
垂直同期信号Ｖ８ＹＮＣの発生で終了する。

このようにして、ＢＭＭＩは１６ビツトのワード単位に
出力データが読出されるが、１スキャンの印刷幅ＷＤＲ
をはみ出したビデオ信号はゲート信号Ｖ　Ｄ　ｏｕｔに
よってカットされる。

次に、ライト指示、即ちＢＭＭＩの右から左への読出し
指示の動作について第８図のタイムチャート図を用いて
説明する。

ＭＰＵ６は、第９図（２）のＢＭＭＩの内容に対し。

例えば、第９図（ｑの印刷を行なうには、　Ｒｉｇｈｔ
指示を行なう。

従って、印刷幅制御回路３ｄのライト用ゲート３３ｂ、
３８ａが開き、レフト用ゲート３３ａ。

３７ａが閉じ、ゲート部２ａのゲート２７ｄは開き、ゲ
ート２８ａは閉じる。

■　ステップ■と同様にカウンタ３０ｂ、３１ｂ。

カウンタ３８．カウンタ２１へのセットが行なわれる。

■　ステップ■と同様、レフトマージン回路３ｂのカウ
ンタ３０ｂがキャリー出力ＣＲＹＩを発すると２回路３
ｄの７リツプ７０ツブ３２ｂがセットされ、これによっ
て、ビットカウンタ３８が計数を開始する。

ビットカウンタ３８はＢｎ計数すると、キャリー出力Ｃ
ＲＹを発し、フリップフロップ３２ｂをリセットする。

従って、キャリー出力ＣＲＹＩの発生後、　Ｂｒｘビッ
ト分ライう用ゲート信号ＶＤｏｕｔ２Ｒが発生する。

このライト用ゲート信号Ｖｌ）ｏｕｔ２Ｒのオフによシ
立下シ検出回路３５ｂよシフリップフロップ３６ｂがセ
ットされ、ワード分ゲート信号ＶＤｏｕｔ１がオンとな
る。

従って、水平同期信号Ｈ８ＹＮＣからし７トマ一ジン値
計数終了時点でライト用ゲート信号ＶＤｏｕｔ　２Ｒが
Ｂｎ時間オンとな、９．ＶＤｏｕｔ２Ｒのオフでゲート
信号Ｖ　Ｄ　ｏｕｔ　ｌがオンとなる。

■　ステップ■と同様、ゲート信号Ｖ　Ｄ　ｏｕｔ　１
のオンによって、ビデオカウンタ３Ｃが動作し。

１６　ｄｏｔ信号が発生し、ワード分の計数終了で水平
終了信号ＭＥＮＤが発生し、７リツプフロツプ３６ｂが
リセットされ、ゲート信号Ｖ　Ｄ　ｏｕｔ　１がオフさ
れる。

■　一方、ビデオ信号送出回路２Ｃでは、ステップ■と
同様、データ要求信号ＰＲＡＣＣを発し。

ＢＭＭ読出回路２ｂは読出しアドレスを更新する。

■　ステップ■と同様に、ＢＭＭＩの出力データＩＤは
フリップフロップ群２３にセット後、シフトレジスタ２
４にパラレルセットされる。

第１番目のワードデータＩＤ（Ｄｎ＋１）に対しては、
ＣＲＹＩ信号の出力でビットカウンタ３８が計数を開始
し、その計数内容はデコーダ２５よシマルチプレクサ２
６に与えられるので、１ワードのデータ中、後半Ｂｎビ
ットがマルチプレクサ２６より選択出力される。

この時、ゲート信号ＶＤｏｕｔ２Ｒでアンドゲート２７
ａが開いているので、とのＢｎビットのシリアルデータ
がアンドゲート２７ａ、オアゲート２７Ｃ，アンドゲー
ト２７ｄを介しビデオ信号として出力される。

２番目以降のワードデータＤｎに対しては、オアゲート
２２Ｈの出力でＲｉｇｈｔ指示がシフトレジスタ２４に
なされる。

このため、シフトレジスタ２４は１図の下方向（最下位
）へのシフト指示がされ、ビデオクロック＊Ｖ　ＣＬＫ
に同期して下方向のシフトが実行されＰＲ（ｄｏｏ）端
子よシアノドゲート２フｂヘビデオ信号が出力される。

この時には、ゲート信号ＶＤｏｕｔ１によりてアントゲ
−）２７ｂが開いているので、ビデオ信号はプンドゲー
）　２７　ｂ、オアゲート２７Ｃ，アンドゲート２７ｄ
よ多出力される０ このため、第８図に示すように、第１番目のワードＤｎ
＋１に対し、ゲート信号ＶＤｏｕｔ２Ｒで１３ｎビット
分出力され、以降ゲート信号Ｖ　Ｄ　ｏｕｔｌによって
（ｎ＋１）ワードのビデオ信号がオアゲート２８ｂ、ア
ンドゲート２９を介し出力されることになる。

（ｅ）他の実施例の説明 上述の実施例では、電子写真プリンタのレーザ光の変調
のだめのビデオ信号出力について説明したが、デイスプ
レィ等の他の周知の装置のビデオ信号出力に用いてもよ
い。

又、ワード単位の構造のＢＭＭで説明したが。

バイト単位のもの等周知の処理単位のものであればよい
。

以上本発明を実施例によシ説明したが２本発明は本発明
の主旨に従い種々の変形が可能であシ。

本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に９本発明によれば、定まった処理単位
のサイズを有する領域を読出しても、出力とし不要なビ
デオ信号のはみ出し端部を出力側でカットすることがで
きるから、書込み時にクリッピング処理を行う必要がな
く、処理の高速化を実現できるという効果を奏する。例
えば、プリンタで゛は、ビットマツプメモリの書込みか
らビデオ信播の出力に要する印刷処理時間が大幅に減少
し。

高速印刷が実現できる。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明の一実施例全体構成図。 第３図は本発明の一実施例構成図。 第４図は第３図のデータ、レジスタの構成図。 第５図は第３図のゲート発生部の構成図。 第６図は第３図のビデオ信号出力部の構成図。 第７図及び第８図は本発明の一実施例タイムチャート図
。 第９図は本発明の一実施例動作説明図。 第１０図はビットマツプメモリの説明図。 第１１図は従来技術の説明図である。 ゛ｉ中、１・・・ピットルツブメモリ。 ″　　２・・・ビデオ信号出力部。 ３・・・ゲート信号発生部。 ２ａ・・・ゲート部。

Claims (1)

1. 【特許請求の範囲】 処理単位でアクセスされるビットマップメモリ（１）と
   、 水平同期信号に同期して該ビットマップメモリ（１）の
   データを処理単位で読出し、ビデオ信号に変換して出力
   するビデオ信号出力部（２）と、該水平同期信号に同期
   して指定された時間幅のゲート信号を発生するゲート信
   号発生部（３）と、該ゲート信号によって該ビデオ信号
   の出力制限を行うゲート部（２ａ）とを設けたことを 特徴とするビデオ信号出力制御方式。