JPS5970376A - Crt表示画面のハ−ドコピ−装置 - Google Patents

Crt表示画面のハ−ドコピ−装置

Info

Publication number
JPS5970376A
JPS5970376A JP57179949A JP17994982A JPS5970376A JP S5970376 A JPS5970376 A JP S5970376A JP 57179949 A JP57179949 A JP 57179949A JP 17994982 A JP17994982 A JP 17994982A JP S5970376 A JPS5970376 A JP S5970376A
Authority
JP
Japan
Prior art keywords
copy
crt
screen
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57179949A
Other languages
English (en)
Inventor
Manabu Araoka
荒岡 学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57179949A priority Critical patent/JPS5970376A/ja
Publication of JPS5970376A publication Critical patent/JPS5970376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Television Signal Processing For Recording (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ラスタースキャン方式のCRT表示内容をド
ツトプリンクにハードコピーするCRT表示画面のハー
ドコピー装置に関する。
〔従来技術〕
従来からCRT表示画面のハードコピーをドツトプリン
タに出力する手段としては、以下に述べる3つの方法が
あった。
第1図は上記1の方法を用いたハードコピー装置の構成
例である。常に全体を制御するマイクロコンピュータ1
にCRT表示制御回路2が接続され、このCRT表示制
御回路2はリフレッシュメモリ3とドツトパターン発生
回路4を制御し、リフレッシュメモリ3はドツトパター
ン発生回路4と接続されている。このドツトパターン発
生回路4は直並列変換回路5とプリンタ用バッファ6に
接続され、このプリンタ用バッファ6はドツトプリンタ
7に接続されている。又、直並列変換回路5の出力であ
るビデオ信号8は図示されないCRTに入力され、この
CR,Tにリフレッシュメモリ3の内容を表示する。C
R,T表示制御回、路2が出力するリフレッシュメモリ
アドレス9で指定されたリフレッシュメモリ3の内容が
読み出されてドツトパターン発生回路4に入力される。
又、C′fLT表示制御回路2のラスターアドレス1o
は、ドツトパターン発生回路4の画素展開したデータを
CR,Tに表示する場合は画面横方向に順次送るように
し、ドツトプリンタフにプリントする場合は縦方向に順
次送る様にドツトパターン発生回路4を制御する。
マイクロコンピュータ1がアドレス計算しながら1文字
ずつりフレッシュメモリ3の内容を読み出し、この読み
出した内容をドツトパターン発生回路4によって画素展
開し、この画素データを一部プリンタ用バッファ6に格
納してからドツトプリンタフに転送してリフレッシュメ
モリ3の内容がプリントされる。
上記の方法では余分なハードウェアがなく構成が最も簡
単であると云う利点があるが、CRT表示画面のハード
コピーが終了する迄、即ちドツトプリンタ7の出力が完
了する迄リフレッシュメモリ3の内容を保持していなけ
ればならず、この間の画面の任意の更新が出来ないと云
う欠点があった。
第2図は2の方法を用いた従来のハードコピー装置の構
成例である。この例は第1図で示した例とは譬同様の構
成を有しているが、リフレッシュメモリ3の一部として
コピー用バッファメモリ11を持っているところに異な
る所がある。
ドツトプリンタ7においては、機械部分の動きがある為
に1画面のハードコピーに数十秒かかり、この間CRT
表示画面の更新が出来ずシステムとしての処理能力が落
ちる。第2図の例はこの欠点を補うもので、CR1表示
画面分の容量を持つコピー用バッファメモリ11を別に
備え、ハードコピ一時に、ドツトプリンタ7へのデータ
転送に先立ち、マイクロコンピュータ1が、表示してい
るリフレッシュメモリ3のアドレスを計算しながらリフ
レッシュメモリ3からコピー用バッファメモリ11へ1
語ずつデータ転送を行う。次にこのコピー用バックアメ
モリ11からドツトプリンタ7にドツトパターン発生回
路4を介してプリンタ用のデータを転送してハードコピ
ーを行うため、CRT表示画面はこの間任意にリフレッ
シュメモリ3の内容を変更して画面を更新することが出
来る。
しかし、この方法では、マイクロコンピュータ1の処理
実行時間に占めるリフレッシュメモリ3からコピー用バ
ッファメモリ11へのデータ転送処理の割合が多くなる
と云う欠点がある。例えば第7図に示す様にリフレッシ
ュメモリ3上の2つのブロックの内容を合成して画面表
示12を行う場合等の処理の様に、アドレス計算を行い
条件判定等の処理が入ると、マイクロコンピュータ1は
、1文字分のデータを転送するのに40ステップ程度は
すぐかかつてしまう。今、1ステップ当り平均5マシン
サイクルかかり、1マシンサイクルが約500 n S
の性能のマイクロコンピュータトスると、1画面200
0文字表示として、1画面分転送するのに約0.2秒か
かつてしまうことに々る。
こノ間、マイクロコンピュータ1は他回路装置からの処
理要求に応じられなくなると云う欠点が生じると共に迅
速な画面の更新ができないという欠点があった。
第3図は3の方法を採用した従来のハードコピー装置の
構成例を示したものである。この例ではドツトパターン
発生回路4の出力を直並列変換回路5によって直並列変
換してビデオ信号としたものをドツトプリンタ7に転送
し、このビデオ信号からプリンタ内で1画面を再編成す
る様にデータの再配列を行い、これに基づいてプリント
するものである。
しかし、この方法では、インターレースを行うCRTの
ビデオ信号からは偶数フィールドと奇数フィールドとの
区別が難しく、正確なノ・−トコピーが出来ないと云う
欠点がある。更に、ドツトプリンタ7はCRT表示画面
のノ・−トコピーとしてしか使用出来ず、このドツトプ
リンタ7にCRT表示とは独立のデータを出力させるこ
とが不可能となる欠点があった。
〔発明の目的〕
本発明の目的は、上記の欠点を解消し、リフレッシュメ
モリからのデータをコピー用バッファメモリへ高速に転
送することが出来、ノ・−トコピー中であってもCR,
T画面の更新を迅速に行うことが出来るCRT表示画面
のノ・−トコピー装置を提供することにある。
〔発明の概要〕
本発明は、ラスタースキャン方式のCRTの画面をハー
ドコピーする装置において、CR1画面へ表示する為の
リフレッシュメモリから順次読み出されているデータの
流れを、画面コピー制御装置によりコピー用バッファメ
モリにリアルタイムで格納し、格納終了後マイクロコン
ピュータにより格納したデータをドツトプリンタの速度
に合わせて該ドツトプリンタに転送してプリントするこ
とにより、上記目的を達成する。
〔発明の実施例〕
以下本発明の一実施例を従来例と同部品は同符号を用い
て図面に従って説明する。第4図は本発明のCRT表示
画面のハードコピー装置の一実施例を示す構成図である
。マイクロコンピュータ1のバス13にCRT表示制御
回路2、画面コピー制御装置14が接続されている。C
RT表示制御回路2はリフレッシュメモリ3、画面コピ
ー制御装置14、ドツトパターン発生回路4を制御する
リフレッシュメモリ3はバッファ15を介してドツトパ
ターン発生回路4に接続されている。又リフレッシュメ
モリ3はバッファ16を介してマイクロコンピュータ1
のバス13に接続されている。
バッファ15とドツトパターン発生回路4を接続するバ
スはバッファ17を介してコピー用バッファメモリ18
 vc接続され、このコピー用バッファ(9) メモリ18は画面コピー制御装置14により制御され、
この画面コピー制御装置14は更にバッファ15,17
を制御する。ドツトパターン発生回路4は直並列変換回
路5とプリンタ用バッファ6に接続され、プリンタ用バ
ッファ6はドツトプリンタ7に印字データを出力し、直
並列変換回路5はビデオ信号8を図示されないCRTに
出力する。
ラスタースキャン方式CRTにおいて、画面表示中はC
RT表示制御回路2によシリフレッシュメモリアドレス
9、ラスターアドレス10の信号の他に、垂直同期信号
、水平同期信号及び有効表示期間中であることを示す信
号(DISPLAY)等が出力される。リフレッシュメ
モリアドレス10で指定されたリフレッシュメモリ3の
内容が読み出され、この読み出された内容である文字コ
ードと、CRT表示制御回路2のラスターアドレス10
とがドツトパターン発生回路4に供給される。
このドツトパターン発生回路4は一種のメモリであり、
文字コードとラスターアドレスをこのメモリのアドレス
と見做し、出力がドツトパターンと(10) なる。このドツトパターンは直並列変換回路5によシ直
列データに変換されてビデオ信号8となり図示されない
CRTに画数表示される。
次にCR,T表示画面のハードコピーを行う場合には、
画面コピー制御装置14によりバッファ17がコピー用
バッファメモリ18方向に切シ換わり、リフレッシュメ
モリ3から順次読み出されテイル文字コードをモニター
して、コピー用バッファメモリ18へ現在表示中の1画
面分のデータを写し取ってリアルタイムで格納する。写
し取った後は、現在のCRT表示画面と同一の内容がコ
ピー用パックアメモリ18内に格納される為、リフレッ
シュメモリ3の内容を書き換えて画面を更新しても、ハ
ードコピー出力には何ら影響を与えない。
ドツトプリンタ7へのデータ転送は、ドツトパターン発
生回路4をCR,T表示と共用している為、CRTの表
示が水平又は垂直帰線期間である間、即ち、有効表示期
間中でなくドツトパターン発生回路4がCRT表示の為
に使われていない時間に、(11) 該ドツトパターン発生回路4の入力として、リフレッシ
ュメモリ3からのデータに代シ、コピー用バッファメモ
リ18の内容を1文字ずつ読み出したf−夕とし、コピ
ー用バッフ゛rメモリ18の内容に対応したドツトパタ
ーンがプリンタ用バッファ6に供給され、これが一旦該
パッファへ格納される。格納されたデータは印字速度に
合わせて順次ドツトプリンタ7へ転送されプリントが行
われる。
第5図は上記画面コピー制御回路の詳細構造例を示した
もので、第6図はコピー用バッファメモリへの書込みタ
イミングを示すチャート図である。
CRT表示画面のハードコピーを行う場合、マイクロコ
ンピュータ1よりC0PYSET信号が出力され、この
信号がコピー−次フリップ70ツブ41に入力されて、
このフリップフロッグ41をセットする。このC0PY
SET信号は同時にカウンタ42に入力されてこれを初
期値にクリアする。コピー−次フリップフロップ41が
セットされた後この直後の垂直同期信号V8YNCがコ
ピー二次フ(12) リップフロップ43に入力されてこれをセットする。コ
ピー二次フリップフロップ43はアンドゲート44とア
ンドゲート46に出力する。次に垂直同期信号V8YN
Cが入ってくると、コピー二次フリップフロップ43が
リセットされると共に、アンドゲート44が出力してコ
ピー−次フリップフロップ41もリセットされる。従っ
て、フリップフロップ43の出力は図示されないCRT
の1画面表示時間のみ出力されることになる。
ラスターアドレスデコーダ47にはラスターアドレス信
号RASが入力されるが、このラスターアドレスデコー
ダ47は特定のラスターアドレス10の時のみアンドゲ
ート46に出力する。第6図の例では、CRT表示はイ
ンターレースモードにて表示している為、ラスターの値
が0と1の時にラスターアドレスデコーダ47の出力が
オンする様になっている。この第6図に示す1画面は偶
数フィールドである。この様にすれば偶数フィールド時
にはラスターの値が0の時、奇数フィールド時にはラス
ターの値が1の時有効となる。
(13) アンドゲート46は、コピー二次フリップフロップ43
の出力、ラスターアドレスデコーダ47の出力及び有効
表示期間中を示すDISPLAY信号の3つの信号が同
時に入力された時、これら3つの信号の積として書込み
許可信号48を出力する。
この書込み許可信号48はカウンタ42に入力され、カ
ウンタ42はこの書込み許可信号48が入力されている
間CRT表示基本クロックCHCPに同期してプラス1
ずつカウントアツプしていき、これをアドレスセレクタ
50を介してコピー用バッファメモリ18に出力する。
すると、このコピー用バッファメモリ18はリフレッシ
ュメモリ3から順次読み出されドツトパターン発生回路
4へ入力されているデータの流れをモニターしながら自
身に書込んでいく。尚、このコピー用バッファメモリ1
8にはCRT表示基本クロりクCHCP信号と前記書込
み許可信号48とがアンドゲート51によりアンドされ
た出力が入力されている。
第6図の例では画面が第7図に示す様に合成されている
為、リフレッシュメモリアドレスMAが(14) 途中にて5→61と不連続となっているが、カウンタ4
2の出力は連続のままとなっている。この様にして垂直
帰線信号から次の垂直帰線信号迄の1画面の間に、CR
Tに表示中のリフレッシュメモリ3の内容をコヒー用バ
ッファ18に連続アドレスとして写すことが可能となる
。本実施例の画面コピー制御装置14を用いてコピー用
バッファメモリ18に1画面分写すのに要する時間はC
RT垂直同期信号が60ヘルツであれば1/60秒であ
る。
第5図に示した画面コピー制御装置の例では、カウンタ
42〕−マイクロコンピュータ用のアドレスセレクタ5
2とのアドレスをアドレスセレクタ50によって選択し
てコピー用バックアメモリ18に入力する構成となって
いる為、ドツトプリンタ7は、CRT表示画面のハード
コピー用のみならず、マイクロコンピュータ1によりC
RTCRT表示画面立なデータをアドレスレジスタ52
によりコピー用バッファ18に書込むことが出来、CR
T表示と独立なデータのプリント機能も有しく15) ている。
本実施例によれば、リフレッシュメモリ3からドツトパ
ターン発生回路4へ転送中のCRT画面表示データの流
れを、画面コピー制御装置14により、1画面単位でコ
ピー用バッファメモリ18に格納し、この格納したデー
タをCRTの有効表示期間中でかい時間にドツトパター
ン発生回路6を通してドツトプリンタ7に転送すること
によシバ−トコピーを行う為、・・−トコピー中であっ
てもリフレッシュメモリの内容を更新してCI’LT画
面を任意に更新することが出来る。又、コピー用バック
アメモリ18への画面表示データの格能は画面表示デー
タの流れと約同時に高速に行うことが出来、この分マイ
クロコンピュータのノ・−トコピー処理における負担を
軽減してマイクロコンピュータ1のハードコピー処理時
間を短かく出来、マイクロコンピュータ1はハードコピ
ー処理時間に囚われることなく迅速に画面の更新等の新
たな処理を実行することが出来る。従ってCRT及びハ
ードコピー装置等の端末装置の中央処理装置に(16) 対する応答性を著しく向上させることが出来る。
〔発明の効果〕
以上記述した如く本発明のCR,T表示画面のハードコ
ピー装置によれば、画面コピー制御装置によりCRT画
面表示データの流れを高速にコピー用パンファメモリに
格納し、この格納したデータをドツトプリンタに転送し
てハードコピーを行うことにより、リフレッシュメモリ
からのコピー用パンファメモリへのデータの転送を高速
に行うことが出来、ハードコピー中であってもCRT画
面の更新を迅速に行うことが出来る。
【図面の簡単な説明】
第1図は従来のCRT表示画面のハードコピー装置の一
例を示した構成図、第2図は従来のCRT表示画面のハ
ードコピー装置の他の例を示した構成図、第3図はCR
T表示画面のハードコピー装置の更に他の例を示した構
成図、第4図はCRT表示画面のハードコピー装置の一
実施例を示した構成図、第5図は第4図で示した画面コ
ピー制御装置の詳細例を示したブロック図、第6図は第
5(17) 図に示したコピー用バッファメモリへのリフレッシュメ
モリからのデータの書込みタイミングを示したチャート
図、第7図はリフレッシュメモリ内のデータの一部を使
って画面を合成する状態を示した説明図である。 1・・・マイクロコンピュータ、2・・・CRT制御回
路、3・・・リフレッシュメモリ、4・・・ドツトパタ
ーン発生回路、7・・・ドツトプリンタ、14・・・画
面コピー制御装置、18・・・コピー用バッファメモリ
、41・・・コピー−次フリップフロップ、42・・・
カウンタ、43・・・コピー二次フリップフロップ、4
6.51・・・アンドゲート、47・・・ラスクアドレ
スデコーダ。 (18) $1 目 茅2 目 J¥3 目 $4 目 茅6図 第7 図

Claims (1)

  1. 【特許請求の範囲】 1゜マイクロコンピュータがリフレッシュメモリ   
    線内のデータを読み出してこれをドツトパターン発生回
    路に入力し、このドツトパターン発生回路によって画素
    展開したデータをラスタースキャン方式のCRTに表示
    する画面を、前記画素展開したデータをドツトプリンタ
    に転送してハードコピーを行うCRT表示画面のハード
    コピー装置において、コピー用バックアメモリと画面コ
    ピー制御回路とを設け、画面コピー制御回路が、垂直同
    期信号から次の垂直同期信号までの1フレームの間に、
    リフレッシュメモリから読み出される一画面分のデータ
    の流れをリアルタイムでコピー用バッファメモリに格納
    し、このコピー用バッファメモリに一旦格納されたデー
    タを印字速度に合わせてドツトプリンタに転送してハー
    ドコピーを行うことを特徴とするCRT表示画面のハー
    ドコピー装置。 2、CRT表示が水平又は垂直帰線期間である有効表示
    期間でない時間に、コピー用バッファメモリに格納され
    たデータをドツトパターン発生回路に送出し、ここで画
    素展開したデータをドツトプリンタに転送してハードコ
    ピーを行うことを特徴とする特許請求の範囲第1項記載
    のCRT表示画面のハードコピー装置。 3、前記画面制御回路は、マイクロコンピュータからの
    コピーセット信号によりセットされる第1のフリップ7
    0ツブと、この第1の7リツプ70ツブのセット出力と
    CRTの垂直同期信号によりセットされる第2の7リツ
    プフロツプと、マイクロコンピュータからのコピーセッ
    ト信号によって初期値にクリアされ、コピー用バッファ
    メモリのアドレスとなるカウンタと、特定のCRTのラ
    スクアドレス信号の時のみ出力するラスクアドレスデコ
    ーダと、このラスクアドレスデコーダの出力、第2の7
    リツプフロツプのセット信号及びCRTの有効表示期間
    中を示すディスプレイ信号の積をとって書込許可信号を
    前記カウンタに出力する第1のアンドゲートと、この第
    1のアンドゲートからの書込許可信号を受けてCRT基
    本表示クロックをコピー用バッファメモリに送出する第
    2のアンドゲートとを具備することを特徴とする特許請
    求の範囲第1項記載のCRT表示画面のハードコピー装
    置。
JP57179949A 1982-10-15 1982-10-15 Crt表示画面のハ−ドコピ−装置 Pending JPS5970376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57179949A JPS5970376A (ja) 1982-10-15 1982-10-15 Crt表示画面のハ−ドコピ−装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179949A JPS5970376A (ja) 1982-10-15 1982-10-15 Crt表示画面のハ−ドコピ−装置

Publications (1)

Publication Number Publication Date
JPS5970376A true JPS5970376A (ja) 1984-04-20

Family

ID=16074761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179949A Pending JPS5970376A (ja) 1982-10-15 1982-10-15 Crt表示画面のハ−ドコピ−装置

Country Status (1)

Country Link
JP (1) JPS5970376A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239261A (ja) * 1984-05-14 1985-11-28 Fujitsu Ltd カードイメージ印刷処理装置
JPH01130947A (ja) * 1987-11-18 1989-05-23 Sony Corp プリンタ装置
JPH01295171A (ja) * 1988-05-23 1989-11-28 Yokogawa Electric Corp 波形表示装置
JPH024295A (ja) * 1988-06-22 1990-01-09 Toshiba Corp 医用画像診断装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5449027A (en) * 1978-04-21 1979-04-18 Shaken Kk Hard copy unit for multiple terminal display controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5449027A (en) * 1978-04-21 1979-04-18 Shaken Kk Hard copy unit for multiple terminal display controller

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239261A (ja) * 1984-05-14 1985-11-28 Fujitsu Ltd カードイメージ印刷処理装置
JPH01130947A (ja) * 1987-11-18 1989-05-23 Sony Corp プリンタ装置
JPH01295171A (ja) * 1988-05-23 1989-11-28 Yokogawa Electric Corp 波形表示装置
JPH024295A (ja) * 1988-06-22 1990-01-09 Toshiba Corp 医用画像診断装置

Similar Documents

Publication Publication Date Title
EP0261791A2 (en) High resolution monitor interface & related interface method
EP0647931B1 (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPS5970376A (ja) Crt表示画面のハ−ドコピ−装置
US5907329A (en) Display control apparatus, information processing apparatus, and control method
JPH0519747A (ja) 表示制御装置
JP4006482B2 (ja) モニタ装置のマルチシンク回路
CN117676064A (zh) 一种基于spi通讯的视频信号传输方法、设备和存储介质
JPH09116827A (ja) 縮小映像信号処理回路
JPH11149283A (ja) マルチディスプレイの同期方式
JPH09274475A (ja) 1台のコンピュータに複数台接続可能な表示装置
US5239626A (en) Display and drawing control system
US5197119A (en) External synchronism control circuit
JPS62113193A (ja) 記憶回路
JP4015799B2 (ja) 表示制御装置及び表示制御方法
JPH0566763A (ja) 画像データ送出装置
JP2994928B2 (ja) ビデオプリンタ
JPH03171087A (ja) 画像処理装置
JPH0736424A (ja) 画像表示用メモリの制御回路
JPH04146483A (ja) ディスプレイ制御装置
JPH03257492A (ja) 表示システム
JPH035755B2 (ja)
JPH036510B2 (ja)
JPS60159787A (ja) 表示メモリ制御方式
JPH01273092A (ja) 映像メモリ装置
JPS62147482A (ja) カ−ソル制御装置