JPH01166150A - リード・オンリー・メモリ・パリティチェック用リード・オンリー・メモリの生成法 - Google Patents
リード・オンリー・メモリ・パリティチェック用リード・オンリー・メモリの生成法Info
- Publication number
- JPH01166150A JPH01166150A JP62323725A JP32372587A JPH01166150A JP H01166150 A JPH01166150 A JP H01166150A JP 62323725 A JP62323725 A JP 62323725A JP 32372587 A JP32372587 A JP 32372587A JP H01166150 A JPH01166150 A JP H01166150A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- read
- memory
- parity check
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はリード・オンリー・メモリ（以下、ＲＯＭと
いう）の健全性をチエツクするＲＯＭパリティチエツク
のためのＲＯＭパリティチエツク用ＲＯＭの生成法に関
するものである。
いう）の健全性をチエツクするＲＯＭパリティチエツク
のためのＲＯＭパリティチエツク用ＲＯＭの生成法に関
するものである。
第４図は従来のカード単位でのプログラム格納ＲＯＭカ
−ドの書き込みを行う特種ＲＯＭライター装置を示す図
であり、図において、９は特種ＲＯＭライター、１０は
特種ＲＯＭライター９を操作するためのキャラクタデイ
スプレィ、１１はフロッピーから後述するプログラム格
納ＲＯＭ１６へ書き込むためのプログラムを吸い上げる
プロピ−ディスクドライバー、４はＲＯＭカードである
。
−ドの書き込みを行う特種ＲＯＭライター装置を示す図
であり、図において、９は特種ＲＯＭライター、１０は
特種ＲＯＭライター９を操作するためのキャラクタデイ
スプレィ、１１はフロッピーから後述するプログラム格
納ＲＯＭ１６へ書き込むためのプログラムを吸い上げる
プロピ−ディスクドライバー、４はＲＯＭカードである
。
１２は特種ＲＯＭライター９とのインターフェイス回路
、１３はチエツク用のパリティを生成するパリティ生成
回路、１４Ａ、１４Ｂは後述する各ＲＯＭ１５，１６．
へ書き込みを行うための書込みコントロール回路、１５
はＲＯＭパリティチエツク用ＲＯＭ、１６はプログラム
を格納するプログラム格納ＲＯＭであって、これらでＲ
ＯＭカード４が構成されている。
、１３はチエツク用のパリティを生成するパリティ生成
回路、１４Ａ、１４Ｂは後述する各ＲＯＭ１５，１６．
へ書き込みを行うための書込みコントロール回路、１５
はＲＯＭパリティチエツク用ＲＯＭ、１６はプログラム
を格納するプログラム格納ＲＯＭであって、これらでＲ
ＯＭカード４が構成されている。
次に動作について説明する。プログラムの入ったフロッ
ピーをフロッピーディスクドライバー１１に挿入し、そ
のデータを全て特種ＲＯＭライター９の内部ランダム・
アクセス・メモリ（以下、ＲＡＭという）へ吸い上げる
。特種ＲＯＭライター９はそのデータをＲＯＭカード４
へ出力する。ＲＯＭカード４は入力端のインターフェイ
ス回路１２で信号波形の整形をするとともに、プログラ
ム格納ＲＯＭ１６へ書き込むための書き込みコントロー
ル回路１４Ｂへ出力するとともにＲＯＭチエツク用のパ
リティビットを生成するパリティ生成回路１３へも出力
する。パリティ生成回路１３により作られたパリティビ
ットは、書き込みコントロール回路１４ＡによりＲＯＭ
パリティチエツク用ＲＯＭ１５へ書き込まれる。
ピーをフロッピーディスクドライバー１１に挿入し、そ
のデータを全て特種ＲＯＭライター９の内部ランダム・
アクセス・メモリ（以下、ＲＡＭという）へ吸い上げる
。特種ＲＯＭライター９はそのデータをＲＯＭカード４
へ出力する。ＲＯＭカード４は入力端のインターフェイ
ス回路１２で信号波形の整形をするとともに、プログラ
ム格納ＲＯＭ１６へ書き込むための書き込みコントロー
ル回路１４Ｂへ出力するとともにＲＯＭチエツク用のパ
リティビットを生成するパリティ生成回路１３へも出力
する。パリティ生成回路１３により作られたパリティビ
ットは、書き込みコントロール回路１４ＡによりＲＯＭ
パリティチエツク用ＲＯＭ１５へ書き込まれる。
従来のＲＯＭパリティチエツク用ＲＯＭの生成方法は以
上のように行われているので、（１） ＲＯＭカード
へＲＯＭ書き込みデータを送る特別な装置が必要であり
、 （２） ＲＯＭカード内部でもその特別な装置とのイ
ンターフェイスのための回路が必要である、などの問題
点があった。
上のように行われているので、（１） ＲＯＭカード
へＲＯＭ書き込みデータを送る特別な装置が必要であり
、 （２） ＲＯＭカード内部でもその特別な装置とのイ
ンターフェイスのための回路が必要である、などの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＲＯＭ書き込みのための特別な装置を必要と
しない、すなわち一般のＲＯＭライターによりＲＯＭ焼
きができるとともに、ＲＯＭカード内部にＲＯＭ焼きの
ためのインターフェイス回路が不要であるため、その分
のスペースを例えばＲＯＭ容量を大きくするなど他の目
的に使用できる様にすることができるＲＯＭパリティチ
エツク用ＲＯＭの生成方法を得ることを目的とする。
たもので、ＲＯＭ書き込みのための特別な装置を必要と
しない、すなわち一般のＲＯＭライターによりＲＯＭ焼
きができるとともに、ＲＯＭカード内部にＲＯＭ焼きの
ためのインターフェイス回路が不要であるため、その分
のスペースを例えばＲＯＭ容量を大きくするなど他の目
的に使用できる様にすることができるＲＯＭパリティチ
エツク用ＲＯＭの生成方法を得ることを目的とする。
この発明に係るＲＯＭパリティチエツク用ＲＯＭの生成
法は、プログラム格納ＲＯＭ内のデータをインサーキッ
トエミュレータ又はパーソナルコンピュータに吸い上げ
、そのデータよりＲＯＭチエツク用のパリティビットを
生成し、生成したパリティビットをＲＯＭパリティチエ
ツク用ＲＯＭに焼き付けて、ＲＯＭパリティチエツクの
ためのＲＯＭパリティチエツク用ＲＯＭを生成する。
法は、プログラム格納ＲＯＭ内のデータをインサーキッ
トエミュレータ又はパーソナルコンピュータに吸い上げ
、そのデータよりＲＯＭチエツク用のパリティビットを
生成し、生成したパリティビットをＲＯＭパリティチエ
ツク用ＲＯＭに焼き付けて、ＲＯＭパリティチエツクの
ためのＲＯＭパリティチエツク用ＲＯＭを生成する。
この発明におけるインサーキットエミュレータ又はパー
ソナルコンピュータは、プログラム格納ＲＯＭ内のデー
タを吸い上げてＲＯＭチエツク用のパリティビットを生
成し、かくして得られたパリティビットをＲＯＭパリテ
ィチエツク用ＲＯＭに焼き付ける。
ソナルコンピュータは、プログラム格納ＲＯＭ内のデー
タを吸い上げてＲＯＭチエツク用のパリティビットを生
成し、かくして得られたパリティビットをＲＯＭパリテ
ィチエツク用ＲＯＭに焼き付ける。
以下、この発明の一実施例を図について説明する。第１
図において、１はインサーキットエミュレータ、２はパ
リティ生成プログラムの入ったフロッピーディスク、３
は中央処理袋＠（以下、ＣＰＵという）カード、４はプ
ログラム格納ＲＯＭカード、１５はＲＯＭカード４上に
実装されたＲＯＭパリティチエツク用ＲＯＭ、１６は同
じくＲＯＭカード４上に実装されたプログラム格納ＲＯ
Ｍ、６はカードフレーム、７はインサーキットエミュレ
ータ１で生成されたパリティビットをＲＯＭパリティチ
エツク用ＲＯＭ１５に焼き付けるためのＲＯＭライター
である。
図において、１はインサーキットエミュレータ、２はパ
リティ生成プログラムの入ったフロッピーディスク、３
は中央処理袋＠（以下、ＣＰＵという）カード、４はプ
ログラム格納ＲＯＭカード、１５はＲＯＭカード４上に
実装されたＲＯＭパリティチエツク用ＲＯＭ、１６は同
じくＲＯＭカード４上に実装されたプログラム格納ＲＯ
Ｍ、６はカードフレーム、７はインサーキットエミュレ
ータ１で生成されたパリティビットをＲＯＭパリティチ
エツク用ＲＯＭ１５に焼き付けるためのＲＯＭライター
である。
第２図は第１図に示す装置によるＲＯＭパリティチエツ
ク用ＲＯＭの生成順序を示すフローチャート図である。
ク用ＲＯＭの生成順序を示すフローチャート図である。
次に、第１図の動作について、第２図のフローチャート
図を参照しつつ説明する。
図を参照しつつ説明する。
フロッピーディスク２をインサーキットエミュレータ１
に挿入し、プログラムを実行させる。プログラムの動作
としては、プログラム格納ＲＯＭカード４上のプログラ
ム格納ＲＯＭ１６のデータを吸い上げ（ステップ５ＴＩ
） 、それに対応するパリティビットを生成しくステッ
プ５Ｔ２）、インサーキットエミュレータ１内のＲＡＭ
に格納する。プログラム格納ＲＯＭカード４上の全ての
プログラム格納ＲＯＭデータに対するパリティビットの
生成が終了したら、ＲＯＭライター７を接続し、インサ
ーキットエミュレータ１内のパリティビットを全てＲＯ
Ｍライター７へ送り（ステップ５Ｔ３）、ＲＯＭパリテ
ィチエツク用ＲＯＭ１５の焼き付けを行う（ステップ５
Ｔ４）。
に挿入し、プログラムを実行させる。プログラムの動作
としては、プログラム格納ＲＯＭカード４上のプログラ
ム格納ＲＯＭ１６のデータを吸い上げ（ステップ５ＴＩ
） 、それに対応するパリティビットを生成しくステッ
プ５Ｔ２）、インサーキットエミュレータ１内のＲＡＭ
に格納する。プログラム格納ＲＯＭカード４上の全ての
プログラム格納ＲＯＭデータに対するパリティビットの
生成が終了したら、ＲＯＭライター７を接続し、インサ
ーキットエミュレータ１内のパリティビットを全てＲＯ
Ｍライター７へ送り（ステップ５Ｔ３）、ＲＯＭパリテ
ィチエツク用ＲＯＭ１５の焼き付けを行う（ステップ５
Ｔ４）。
上記実施例では、インサーキットエミュレータ１を使用
する場合を示したが、インサーキットエミュレータ１の
代わりにパーソナルコンピュータを使用した場合の例を
第３図に示す。図において、７はＲＯＭライター、８は
パーソナルコンピュータである。
する場合を示したが、インサーキットエミュレータ１の
代わりにパーソナルコンピュータを使用した場合の例を
第３図に示す。図において、７はＲＯＭライター、８は
パーソナルコンピュータである。
次に、その動作について説明する。パーソナルコンピュ
ータ８に接続されたＲＯＭライター７にプログラム格納
ＲＯＭ１６を挿入し、そのＲＯＭデータをＲＯＭライタ
ー７経出でパーソナルコンピュータ８の内部ＲＡＭに吸
い上げる。これをプログラム格納ＲＯＭカード４に実装
されている全てのプログラム格納ＲＯＭ１６について実
施する。
ータ８に接続されたＲＯＭライター７にプログラム格納
ＲＯＭ１６を挿入し、そのＲＯＭデータをＲＯＭライタ
ー７経出でパーソナルコンピュータ８の内部ＲＡＭに吸
い上げる。これをプログラム格納ＲＯＭカード４に実装
されている全てのプログラム格納ＲＯＭ１６について実
施する。
吸い上げたＲＯＭデータに対してパリテイビットの生成
を行い、それが終了したら、ＲＯＭライター７に送り、
ＲＯＭパリティチエツク用ＲＯＭ１５の焼き付けを行う
。
を行い、それが終了したら、ＲＯＭライター７に送り、
ＲＯＭパリティチエツク用ＲＯＭ１５の焼き付けを行う
。
以上のように、この発明によれば、ＲＯＭパリティチエ
ツク用ＲＯＭの生成を市販のインサーキットエミュレー
タ又はパーソナルコンピュータを使って実施できるよう
に構成したので、特別なＲＯＭ焼き用の装置が不要であ
り、また、ＲＯＭカードの中にもインターフェイス用の
回路が不要となるため、その分のスペースを他の目的の
ために使用できる効果がある。
ツク用ＲＯＭの生成を市販のインサーキットエミュレー
タ又はパーソナルコンピュータを使って実施できるよう
に構成したので、特別なＲＯＭ焼き用の装置が不要であ
り、また、ＲＯＭカードの中にもインターフェイス用の
回路が不要となるため、その分のスペースを他の目的の
ために使用できる効果がある。
第１図はこの発明の一実施例によるＲＯＭパリティチエ
ツク用ＲＯＭ生成のための装置の構成を示す斜視図、第
２図は第１図に示す装置によるＲＯＭパリティチエツク
用ＲＯＭの生成順序を示すフローチャート図、第３図は
この発明の他の実施例の装置構成を示す斜視図、第４図
は従来の実施例の装置構成を示す斜視図である。 １はインサーキットエミュレータ、２はフロッピーディ
スク、４はプログラム格納ＲＯＭカード、７はＲＯＭラ
イター、８はパーソナルコンピュータ、１５はＲＯＭパ
リティチエツク用ＲＯＭ、１６はプログラム格納ＲＯＭ
。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ８：パーソナル］ンビュータ
ツク用ＲＯＭ生成のための装置の構成を示す斜視図、第
２図は第１図に示す装置によるＲＯＭパリティチエツク
用ＲＯＭの生成順序を示すフローチャート図、第３図は
この発明の他の実施例の装置構成を示す斜視図、第４図
は従来の実施例の装置構成を示す斜視図である。 １はインサーキットエミュレータ、２はフロッピーディ
スク、４はプログラム格納ＲＯＭカード、７はＲＯＭラ
イター、８はパーソナルコンピュータ、１５はＲＯＭパ
リティチエツク用ＲＯＭ、１６はプログラム格納ＲＯＭ
。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ８：パーソナル］ンビュータ
Claims (1)
- プログラム格納リード・オンリー・メモリ内のデータを
インサーキットエミュレータ又はパーソナルコンピュー
タに吸い上げ、吸い上げた前記データによりリード・オ
ンリー・メモリ・チェック用のパリテイビットを生成し
、生成した前記パリテイビットをリード・オンリー・メ
モリ・パリテイチェック用リード・オンリー・メモリに
焼き付けてリード・オンリー・メモリ・パリテイチェッ
クのためのリード・オンリー・メモリ・パリテイチェッ
ク用リード・オンリー・メモリを生成するリード・オン
リー・メモリ・パリテイチェック用リード・オンリー・
メモリの生成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323725A JPH01166150A (ja) | 1987-12-23 | 1987-12-23 | リード・オンリー・メモリ・パリティチェック用リード・オンリー・メモリの生成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323725A JPH01166150A (ja) | 1987-12-23 | 1987-12-23 | リード・オンリー・メモリ・パリティチェック用リード・オンリー・メモリの生成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01166150A true JPH01166150A (ja) | 1989-06-30 |
Family
ID=18157907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323725A Pending JPH01166150A (ja) | 1987-12-23 | 1987-12-23 | リード・オンリー・メモリ・パリティチェック用リード・オンリー・メモリの生成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01166150A (ja) |
-
1987
- 1987-12-23 JP JP62323725A patent/JPH01166150A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58174733U (ja) | プロセス入出力制御方式 | |
| JPS59104246U (ja) | パリテイチエツク回路 | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| JPS60144068A (ja) | フアクシミリ送信モジユ−ル | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS5891786U (ja) | 複写機の文字表示装置 | |
| JPS63111046U (ja) | ||
| JPS6457533U (ja) | ||
| JPS59160226A (ja) | ワ−ドプロセツサ | |
| JPS6125653U (ja) | 画情報処理装置 | |
| JPS5992930U (ja) | コンピユ−タのデ−タ出力回路 | |
| JPS5973790U (ja) | パタ−ン出力装置 | |
| JPS59108941U (ja) | パリテイチエツク回路 | |
| JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
| JPS59173294U (ja) | 加熱装置の加熱用ヘツド | |
| JPS5990995U (ja) | 表示装置 | |
| JPH0267414U (ja) | ||
| JPS6170243U (ja) | ||
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPH0255330U (ja) | ||
| JPH0458762U (ja) | ||
| JPS60117164U (ja) | 編集整理用入力装置 | |
| JPS58171550U (ja) | 文章作成装置 | |
| JPS6011520U (ja) | 音響ユニツト間接続構造 | |
| JPS59122625U (ja) | デイジタル入力装置のエラ−検出回路 |