JPH01166552A - semiconductor integrated circuit - Google Patents
semiconductor integrated circuitInfo
- Publication number
- JPH01166552A JPH01166552A JP62323903A JP32390387A JPH01166552A JP H01166552 A JPH01166552 A JP H01166552A JP 62323903 A JP62323903 A JP 62323903A JP 32390387 A JP32390387 A JP 32390387A JP H01166552 A JPH01166552 A JP H01166552A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- current
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体集積回路技術さらには半導体集積回
路における内部電圧の制御に適用して特に有効な技術に
関し1例えば内部電圧補償回路を内蔵した半導体集積回
路に利用して有効な技術に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to semiconductor integrated circuit technology and to technology that is particularly effective when applied to control of internal voltage in semiconductor integrated circuits. This article relates to techniques that are effective for use in semiconductor integrated circuits.
[従来の技術]
従来、バイポーラ論理LSIには、外部から印加される
電源電圧の変動に応じて、内部の定電流用トランジスタ
に供給される定電圧を変化させ、これによって、回路に
流される電流を一定に保って、内部信号の振幅を一定に
するとともに、ECL論理ゲートの参照用トランジスタ
に印加される参照電圧等の基準電圧を電源電圧の変動に
かかわらず一定に保つようにした電圧補償回路を内蔵し
たものがある。定電流回路、定電圧回路に関しては例え
ば1981年6月30日■朝倉書店発行「集積回路応用
ハンドブック」p49〜P51に記載されている。[Prior Art] Conventionally, bipolar logic LSIs have been designed to change the constant voltage supplied to an internal constant current transistor in response to fluctuations in the externally applied power supply voltage, thereby reducing the current flowing through the circuit. A voltage compensation circuit that keeps the amplitude of the internal signal constant and keeps the reference voltage, such as the reference voltage applied to the reference transistor of the ECL logic gate, constant regardless of fluctuations in the power supply voltage. There are some that have built-in. Constant current circuits and constant voltage circuits are described, for example, in "Integrated Circuit Application Handbook" published by Asakura Shoten, June 30, 1981, pages 49 to 51.
[発明が解決しようとする問題点]
論理LSIの診断の一つに内部回路の動作マージンの試
験があるが、上記のような電圧補償回路を有しないLS
Iにおいては、外部から印加する電源電圧を変化させる
ことでマージンの小さなLSIを容易に発見してこれを
排除することができる。[Problems to be solved by the invention] One of the diagnostics of logic LSIs is testing the operating margin of internal circuits, but LSs that do not have voltage compensation circuits as described above
In I, LSIs with small margins can be easily found and eliminated by changing the externally applied power supply voltage.
一方、電圧補償回路を有するLSIは、回路の遅延時間
の電源電圧依存性をなくす上では極めて有効な方法では
あるが、動作マージン試験においては極めて都合の悪い
結果をもたらす。すなわち、電圧補償回路を有する論理
LSIは、外部電源電圧を変化させても内部信号の振幅
は変化しないので動作マージンを強制的に下げてやるこ
とができない。ここで、外部電源電圧の操作によるマー
ジン測定方式をパスすれば、そのLSIは良品とみなし
てもよいのではないかと一見錯覚してしまうが、動作マ
ージンの小さなLSIは、内部で発生するクロストーク
やα線、電流切換等に起因したノイズに対しては、誤動
作を生じ易い。従って、動作マージンの小さなLSIは
不良品として排除する必要がある。On the other hand, although an LSI having a voltage compensation circuit is an extremely effective method for eliminating the dependence of circuit delay time on power supply voltage, it produces extremely inconvenient results in operating margin tests. That is, in a logic LSI having a voltage compensation circuit, the amplitude of an internal signal does not change even if the external power supply voltage is changed, so the operating margin cannot be forcibly lowered. At first glance, there is an illusion that if an LSI passes the margin measurement method by manipulating the external power supply voltage, it can be considered a good product, but LSIs with small operating margins are susceptible to crosstalk that occurs internally. Malfunctions are likely to occur due to noise caused by noise, alpha rays, current switching, etc. Therefore, LSIs with small operating margins must be rejected as defective products.
しかるに、電圧補償回路を有するLSIに対しては上述
したような外部電源電圧の操作による診断は無効である
とともに、上記のような内部ノイズによる誤動作を検出
するための有効な診断方式はまだ開発されていないのが
現状である。However, for LSIs with voltage compensation circuits, diagnosis by manipulating the external power supply voltage as described above is ineffective, and an effective diagnostic method for detecting malfunctions due to internal noise as described above has not yet been developed. The current situation is that this is not the case.
そのため、電圧補償回路を内蔵したLSIでは、動作マ
ージンの小さなLSIが良品として出荷されてしまう危
険性が大きいという問題点があったこの発明の目的は、
電圧補償回路を内蔵した論理LSIにあっても、動作マ
ージンの小さなLSIを容易に検出し、不良品として確
実に排除できるようにし、もってLSIの信頼性を向上
させることにある。Therefore, in LSIs with built-in voltage compensation circuits, there is a high risk that LSIs with small operating margins will be shipped as non-defective products.The purpose of this invention is to
Even in a logic LSI with a built-in voltage compensation circuit, an LSI with a small operating margin can be easily detected and reliably rejected as a defective product, thereby improving the reliability of the LSI.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[問題点を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.
すなわち、電源電圧の変動にかかわらず一定の電流を流
し続ける経路を有し、その定電流経路上の電位に基づい
て電源電圧に依存しない一定の電圧と、電源電圧に依存
して変化する電圧とを発生することで電圧補償を行なう
ような内部電圧発生回路に、上記定電流経路に対してバ
イパス電流を流し込んだりバイパス電流を引き抜くこと
ができるトランジスタを設けるとともに、このトランジ
スタを外部から制御できるようにするための外部制御端
子を設けるようにした。In other words, there are two types: a constant voltage that has a path that continues to flow a constant current regardless of fluctuations in the power supply voltage and is independent of the power supply voltage based on the potential on that constant current path, and a voltage that changes depending on the power supply voltage. In an internal voltage generation circuit that performs voltage compensation by generating a voltage, a transistor is provided that can flow a bypass current into or extract the bypass current from the constant current path, and this transistor can be controlled from the outside. An external control terminal is provided for this purpose.
[作用]
上記した手段によれば、外部からの制御信号によって内
部電圧発生回路内の定電流経路にバイパス電流を流し込
んだり電流を引き抜くことで1発生される内部電圧を自
由にコントロールすることができ、これによってLSI
の於断時に動作マージンを強制的に小さくすることで不
良品を簡単に検出できるようにし、LSIの信頼性を向
上させるという上記目的を達成することができる。[Function] According to the above-mentioned means, it is possible to freely control the internal voltage generated by flowing a bypass current into the constant current path in the internal voltage generating circuit or drawing the current out using a control signal from the outside. , this allows LSI
By forcibly reducing the operating margin when the circuit is turned off, defective products can be easily detected, and the above object of improving the reliability of the LSI can be achieved.
[実施例]
第1図には、本発明をECL型の論理集積回路における
バンドギャップリファレンス型の内部電圧発生回路に適
用した場合の一実施例が示されている。[Embodiment] FIG. 1 shows an embodiment in which the present invention is applied to a band gap reference type internal voltage generation circuit in an ECL type logic integrated circuit.
第1図の回路において、破線1,2で囲まれている回路
が、本発明の目的とする診断機能を実現するために新た
に付加された回路である。破線1゜2で示されている回
路を除いた内部電圧発生回路は、既に一般に知られてい
る電圧補償機能を有する内部電圧発生回路と同様の構成
である。In the circuit shown in FIG. 1, the circuits surrounded by broken lines 1 and 2 are newly added circuits to realize the diagnostic function aimed at by the present invention. The internal voltage generating circuit except for the circuit indicated by the broken line 1.degree. 2 has the same structure as a generally known internal voltage generating circuit having a voltage compensation function.
破線1,2で示す回路を除いた内部電圧発生回路の動作
について簡単に説明しておくと、この回路は、ベース端
子が互いに共通接続された一対のトランジスタQztQ
iL、−よって、Vcc−VEE間に直列接続された抵
抗RいトランジスタQ□。To briefly explain the operation of the internal voltage generation circuits excluding the circuits indicated by broken lines 1 and 2, this circuit consists of a pair of transistors QztQ whose base terminals are commonly connected to each other.
iL, - Therefore, a transistor Q□ with a resistance R is connected in series between Vcc and VEE.
抵抗R2、トランジスタQ2および抵抗R3からなる電
流経路に、トランジスタQ2.Q、のベース・エミッタ
間電圧の差を抵抗R1の抵抗値で割った値すなわち(V
a E2−v a l:a) /Raで示されるよう
な大きさの定電流I工を流すようにされている、この定
電流経路に流される電流工、は、上式より明らかなよう
にVBHに依存し、電源電圧VEEに依存しない。つま
り、トランジ・スタQ 21Q、のエミッタサイズとプ
ロセスに依存し、それが決まれば、VEHの変動にかか
わらず一定となる。また、トランジスタQ1とQ、は各
々のベースに同一の電圧が印加されているため、R4−
Rs−RG Q□なる経路には、Q2とQ、のエミッタ
サイズで決まる一定電流が流れる。そして、この一定電
流が流される抵抗R4とR5によって分割された定電圧
によって、トランジスタQ、とQ7と抵抗R7とからな
るエミッタフォロワが駆動されるため、トランジスタQ
6のエミッタ端子からは一定の電圧が出力される。この
実施例では、このトランジスタQ、のエミッタ電圧が第
2図に示すようにボルテージフォロワ4aを介してEC
L回路3を構成する参照用トランジスタQrに対する参
照電圧VBBとして供給されるようになっている。A current path consisting of resistor R2, transistor Q2, and resistor R3 includes transistors Q2. The value obtained by dividing the difference in voltage between the base and emitter of Q by the resistance value of resistor R1, that is, (V
a E2-v a l:a) A constant current I of the magnitude shown by /Ra is made to flow, and the current passed through this constant current path is as clear from the above equation. Depends on VBH and does not depend on power supply voltage VEE. In other words, it depends on the emitter size and process of transistor Q21Q, and once it is determined, it remains constant regardless of fluctuations in VEH. Also, since the same voltage is applied to the bases of transistors Q1 and Q, R4-
A constant current determined by the emitter sizes of Q2 and Q flows through the path Rs-RG Q□. Then, the emitter follower consisting of transistors Q, Q7, and resistor R7 is driven by the constant voltage divided by resistors R4 and R5 through which this constant current flows, so transistor Q
A constant voltage is output from the emitter terminal 6. In this embodiment, the emitter voltage of this transistor Q is changed to EC via a voltage follower 4a as shown in FIG.
It is supplied as a reference voltage VBB to the reference transistor Qr constituting the L circuit 3.
一方、上記トランジスタロ工、Q、のベース電位と同じ
電圧によって駆動されるトランジスタQ1と抵抗R8と
からなるエミッタフォロワが設けられているとともに、
上記定電流経路上の抵抗R2とトランジスタQ2との接
続ノードnLには、電源電圧VccとVBH間に抵抗R
,,R工。とともに直列接続されたトランジスタQ、の
ベース端子が接続されている。On the other hand, an emitter follower consisting of a transistor Q1 driven by the same voltage as the base potential of the transistor Q and a resistor R8 is provided, and
At the connection node nL between the resistor R2 and the transistor Q2 on the constant current path, there is a resistor R between the power supply voltage Vcc and VBH.
,,R. The base terminals of transistors Q, which are connected in series with each other, are connected.
従って、この場合、ノードn□の電位Vn□は、VEE
よりもトランジスタQ、のベース・エミッタ間電圧VB
E、分だけ高い電圧VEE+VBE。Therefore, in this case, the potential Vn□ of node n□ is VEE
The base-emitter voltage VB of transistor Q
The voltage VEE+VBE is higher by E.
となる。しかして、抵抗R2には上述したように定電流
工、が流れる。そのため、ノードn工の電圧が一定であ
れば、トランジスタQ□と抵抗R2との接続ノードの電
位はVEE+VB E、+R,・I。becomes. Therefore, a constant current flows through the resistor R2 as described above. Therefore, if the voltage at node n is constant, the potential at the connection node between transistor Q□ and resistor R2 is VEE+VBE, +R, ·I.
となり、Q□のベース電圧は、さらにそれよりもVBE
、分高い電圧V E E +V e E、+R,・1.
+VBE、となる。従って、このベース電圧と同じ電圧
によって駆動されるエミッタフォロワ(Q、。Therefore, the base voltage of Q□ is further VBE
, the higher voltage V E E +V e E, +R, ·1.
+VBE. Therefore, the emitter follower (Q,) is driven by the same voltage as this base voltage.
Ro)の出力電圧は電源電圧VEEが変動すれば同じよ
うに変動することになる。The output voltage of Ro) will change in the same way if the power supply voltage VEE changes.
この実施例では、このエミッタフォロワ(Q8゜RS)
の出力電圧が、第2図に示すようにボルテージフォロワ
4bを介してECL回路のカレントスイッチの定電流用
トランジスタQcのベースに対する定電圧Vcsとして
供給されるようになっている。しかして、ECL回路に
は内部電圧発生回路と同じ電源電圧VEEが印加されて
いるので、VEEが変動したとき定電流用トランジスタ
のベースに印加される電圧Vcsが同じように変動する
と、ベースとエミッタの電位差は一定になり、流れる電
流も一定となる。その結果、Wi源電圧VEEが変動し
てもECL回路に流れる動作電流は一定とされ、信号の
振幅も一定とされるようになる。つまり、ECL回路は
VEHの変動に対して動作が保証されている。In this example, this emitter follower (Q8°RS)
As shown in FIG. 2, the output voltage is supplied as a constant voltage Vcs to the base of the constant current transistor Qc of the current switch of the ECL circuit via the voltage follower 4b. However, since the same power supply voltage VEE as the internal voltage generation circuit is applied to the ECL circuit, if the voltage Vcs applied to the base of the constant current transistor changes in the same way when VEE changes, the base and emitter The potential difference becomes constant, and the flowing current also becomes constant. As a result, even if the Wi source voltage VEE fluctuates, the operating current flowing through the ECL circuit remains constant, and the amplitude of the signal also becomes constant. In other words, the operation of the ECL circuit is guaranteed against fluctuations in VEH.
上記のように電圧補償機能を有する内部電圧発生回路に
おいて、この実施例では、上記抵抗R2とトランジスタ
Q2との接続ノードn1に対して、電流供給用のトラン
ジスタQ□、と電流引抜き用のトランジスタQ1□を接
続した。また、抵抗R1とRSとの接続ノードn2に対
しては、電流供給用のトランジスタQ4.と電流引抜き
用のトランジスタロ工、を接続した。そして、電流供給
用のトランジスタロ工□とQ 13のコレクタ端子およ
びベース端子は各々外部端子A、EおよびB、Fに接続
した。In the internal voltage generation circuit having a voltage compensation function as described above, in this embodiment, a current supply transistor Q□ and a current extraction transistor Q1 are connected to a connection node n1 between the resistor R2 and the transistor Q2. □ was connected. Furthermore, a current supply transistor Q4. and a transistor for current extraction. The collector terminals and base terminals of transistors □ and Q13 for current supply were connected to external terminals A, E, B, and F, respectively.
さらに、電流引抜き用トランジスタQ□2とQ8.のベ
ース端子は外部端子CとGに、またエミッタ端子は抵抗
を介して外部端子りと電源電圧VEEにそれぞれ接続し
た。Furthermore, current extraction transistors Q□2 and Q8. Its base terminal was connected to external terminals C and G, and its emitter terminal was connected to the external terminal and power supply voltage VEE through a resistor, respectively.
従って、上記実施例の内部電圧発生回路においては、外
部端子A、Bに適当な電圧を印加して。Therefore, in the internal voltage generating circuit of the above embodiment, appropriate voltages are applied to the external terminals A and B.
トランジスタQ1□よりノードn1に対して電流を流し
込んでやると、トランジスタQ2を流れる電流は工、の
まま一定であり続けようとするため、トランジスタQ1
の電流が減少し、ベース電圧が下がる。その結果、トラ
ンジスタQ6のエミッタ電圧すなわち発蛋電圧Vcsが
下がる。一方、外部端子C,Dを制御して、トランジス
タQ□1の代わりにQ工2をオンさせると、ノードn1
から電流を引き抜くことができるので、その分だけトラ
ンジスタQ1に流される電流が増加し、ベース電位が上
昇する。その結果1発生電圧Vcsが上がる。When a current flows into node n1 from transistor Q1□, the current flowing through transistor Q2 tries to remain constant as .
current decreases, and the base voltage decreases. As a result, the emitter voltage of transistor Q6, that is, the firing voltage Vcs decreases. On the other hand, if external terminals C and D are controlled to turn on transistor Q2 instead of transistor Q□1, node n1
Since current can be extracted from the transistor Q1, the current flowing through the transistor Q1 increases by that amount, and the base potential rises. As a result, the 1 generation voltage Vcs increases.
また、外部端子E、Fを制御してトランジスタQ 13
をオンさせてノードn2に電流を流し込むと、トランジ
スタQ4のコレクタ電流は一定であるため抵抗R4に流
れる電流が減少する。そのため、ノードn2の電位が上
昇し1発生電圧Vanが上がる。一方、外部端子Gを制
御してトランジスタQ14をオンさせてノードn2から
電流を引き抜くようにすると、抵抗R4に流れる電流が
増加し。Also, by controlling the external terminals E and F, the transistor Q13
When turned on and current flows into node n2, the collector current of transistor Q4 is constant, so the current flowing through resistor R4 decreases. Therefore, the potential of the node n2 rises, and the 1 generation voltage Van rises. On the other hand, when the external terminal G is controlled to turn on the transistor Q14 and draw current from the node n2, the current flowing through the resistor R4 increases.
ノードn2の電位が降下して発生電圧VBBが下がる。The potential of node n2 drops and the generated voltage VBB drops.
従って、この実施例の内部電圧発生回路は、外部端子A
−Gをオープンもしくは高抵抗素子を介して回路の最も
低い電源電圧に固定して動作させれば、発生電圧Vcs
は電源電圧VEEの変動と同じように変動し、発生電圧
VBBはf!gta圧VEEの変動にかかわらず一定と
なるような電圧補償の働きをするとともに、LSIの診
断時に上記のごとく外部端子A−Gを制御することで発
生電圧VcsやVBeのレベルを自由に変化させ、動作
マージンを故意に小さくしてマージンの小さなLSIの
検出を行なうことができる。Therefore, the internal voltage generating circuit of this embodiment has an external terminal A
-G is opened or fixed to the lowest power supply voltage of the circuit via a high resistance element and operated, the generated voltage Vcs
fluctuates in the same way as the power supply voltage VEE, and the generated voltage VBB is f! It functions as a voltage compensation that remains constant regardless of fluctuations in the gta voltage VEE, and also allows the levels of the generated voltages Vcs and VBe to be freely changed by controlling the external terminals A-G as described above during LSI diagnosis. , an LSI with a small margin can be detected by intentionally reducing the operating margin.
なお、第1図に示す回路はECL回路からなる論理LS
Iのみならず、NTL (ノン・スレッショールド・ロ
ジック)回路やVTL (バリアプル・スレッショール
ド・ロジック)回路からなる論理LSIにも使用するこ
とができる。Note that the circuit shown in FIG. 1 is a logic LS consisting of an ECL circuit.
It can be used not only for I but also for logic LSIs consisting of NTL (non-threshold logic) circuits and VTL (variable threshold logic) circuits.
ただし、NTL回路からなる論理LSIではNTL[路
が参照電圧Vesを必要としない。従って内部電圧発生
回路で参照電圧VBBを発生する必要はない。しかるに
、NTL回路には入力段の電源電圧とエミッタフォロワ
の電源電圧のレベルが異なっており、入力段用の電源電
圧VEEiを発生する回路が設けられる。そしてそのV
Eei発生回路として例えば第3図に示すような基準電
圧VREFを必要とする電流引抜き型のボルテージフォ
ロワ回路5を使用することがある。従って、そのような
回路を使用する場合には、内部電圧発生回路によって、
ボルテージフォロワ回路に必要な基準電圧VREFを供
給するようにすればよい。However, in a logic LSI consisting of an NTL circuit, the NTL circuit does not require the reference voltage Ves. Therefore, there is no need to generate the reference voltage VBB with the internal voltage generation circuit. However, in the NTL circuit, the levels of the power supply voltage of the input stage and the power supply voltage of the emitter follower are different, and a circuit for generating the power supply voltage VEEi for the input stage is provided. And that V
As the Eei generating circuit, for example, a current extraction type voltage follower circuit 5 which requires a reference voltage VREF as shown in FIG. 3 may be used. Therefore, when using such a circuit, the internal voltage generation circuit
It is only necessary to supply the necessary reference voltage VREF to the voltage follower circuit.
なお、第3図において、符号6で示されているのは、ボ
ルテージフォロワ回路5で発生された電圧VEEiの供
給を受けるNTL回路の一つである。In FIG. 3, reference numeral 6 indicates one of the NTL circuits that receives the voltage VEEi generated by the voltage follower circuit 5.
以上説明したように上記実施例は、電源電圧の変動にか
かわらず一定の電流を流し続ける経路を有し、その定電
流経路上の電位に基づいて電源電圧に依存しない一定の
電圧と、電源電圧に依存して変化する電圧とを発生する
ことで電圧補償を行なうような内部電圧発生回路に、上
記定電流経路に対してバイパス電流を流し込んだりバイ
パス電流を引き抜くことができるトランジスタを設ける
とともに、このトランジスタを外部から制御できるよう
にするための外部制御端子を設けるようにしたので、外
部からの制御信号に依って内部電圧発生回路内の定電流
経路にバイパス電流を流し込んだり電流を引き抜くこと
で、発生される内部電圧を自由にコントロールすること
ができるという作用により、LSIの診断時に動作マー
ジンを強制的に小さくすることで不良品を簡単に検出で
きるようにし、これによってLSIの信頼性が大幅に向
上されるという効果がある。As explained above, the above embodiment has a path in which a constant current continues to flow regardless of fluctuations in the power supply voltage, and based on the potential on the constant current path, a constant voltage that is independent of the power supply voltage and a power supply voltage In addition to providing an internal voltage generation circuit that performs voltage compensation by generating a voltage that changes depending on Since an external control terminal is provided to enable the transistor to be controlled externally, bypass current can be injected or extracted from the constant current path in the internal voltage generation circuit depending on the external control signal. The ability to freely control the generated internal voltage makes it easier to detect defective products by forcibly reducing the operating margin when diagnosing LSIs, which greatly improves the reliability of LSIs. It has the effect of being improved.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
内部電圧発生回路内の定電流経路に電流を流し込むため
のトランジスタと、電流の一部を引き抜くためのトラン
ジスタの両方を設けているが、例えば発生電圧Vcsに
関しては電源電圧VEEの上昇に対するマージンのみを
検出できれば足りることがある。その場合、上記トラン
ジスタQ工、とQ。のうちQ1□のみ設け、Q工2を省
略することが可能である。また、内部電圧発生回路の形
式は第1図のものに限定されず他の形式の回路に対して
も適用することができる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, in the above example,
Both a transistor for flowing current into the constant current path in the internal voltage generation circuit and a transistor for drawing out a part of the current are provided, but for example, regarding the generated voltage Vcs, only the margin for the increase in the power supply voltage VEE is provided. Sometimes it is enough to be able to detect it. In that case, the above transistor Q, and Q. Of these, it is possible to provide only Q1□ and omit Q2. Further, the type of the internal voltage generating circuit is not limited to that shown in FIG. 1, but can be applied to other types of circuits as well.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ論理LS
Iに適用した場合について説明したが、この発明はそれ
に限定されず、内部電圧補償型の基準電圧発生回路を有
する半導体集積回路一般に利用することができる。The above explanation will mainly focus on the bipolar logic LS, which is the application field that was the background of the invention made by the present inventor.
Although the case where the present invention is applied to I is described, the present invention is not limited thereto, and can be used in general semiconductor integrated circuits having internal voltage compensation type reference voltage generation circuits.
[発明の効果]
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.
すなわち、電圧補償回路を内蔵した論理LSIにおいて
、動作マージンの小さなLSIを容易に検出し、不良品
として確実に排除できるようにし、もってLSIの信頼
性を向上させることができる。That is, in a logic LSI with a built-in voltage compensation circuit, an LSI with a small operating margin can be easily detected and reliably rejected as a defective product, thereby improving the reliability of the LSI.
第1図は本発明をECL型の論理集積回路におけるバン
ドギャップリファランス型の内部電圧発生回路に適用し
た場合の一実施例を示す回路図、第2図はその内部電圧
発生回路を、ECL回路からなる論理LSIに利用する
場合の回路構成例を示す回路図、
第3図はその内部電圧発生回路を、NTL回路からなる
論理LSIに利用する場合の回路構成例を示す回路図で
ある。
1・・・・Vcs制御回路、2・・・・Vaa制御回路
、3・・・・ECL回路、4a、4b、5・・・・ボル
テージフォロワ、6・・・・NTL回路、10・・・・
内部電圧発生回路。
第 1 図
第 2 図 3
第3図FIG. 1 is a circuit diagram showing an embodiment in which the present invention is applied to a bandgap reference type internal voltage generation circuit in an ECL type logic integrated circuit, and FIG. FIG. 3 is a circuit diagram showing an example of a circuit configuration when the internal voltage generating circuit is used in a logic LSI consisting of an NTL circuit. 1...Vcs control circuit, 2...Vaa control circuit, 3...ECL circuit, 4a, 4b, 5...voltage follower, 6...NTL circuit, 10...・
Internal voltage generation circuit. Figure 1 Figure 2 Figure 3 Figure 3
Claims (1)
集積回路において、少なくとも内部電圧発生回路内の定
電流経路に対して電流を流し込むためのトランジスタを
設けるとともに、上記トランジスタの制御端子を外部端
子に接続したことを特徴とする半導体集積回路。 2、上記定電流経路から電流の一部を引き抜くためのト
ランジスタと、そのトランジスタの外部制御端子を設け
たことを特徴とする特許請求の範囲第1項記載の半導体
集積回路。 3、上記定電流経路が2以上設けられ、それぞれに対応
して電流供給用のトランジスタと電流引き抜き用のトラ
ンジスタとを設けたことを特徴とする特許請求の範囲第
1項もしくは第2項記載の半導体集積回路。[Scope of Claims] 1. In a semiconductor integrated circuit equipped with an internal voltage generation circuit that performs voltage compensation, at least a transistor for flowing current into a constant current path in the internal voltage generation circuit is provided, and the transistor A semiconductor integrated circuit characterized in that a control terminal is connected to an external terminal. 2. The semiconductor integrated circuit according to claim 1, further comprising a transistor for drawing out part of the current from the constant current path, and an external control terminal for the transistor. 3. The device according to claim 1 or 2, characterized in that two or more of the constant current paths are provided, and a transistor for current supply and a transistor for current extraction are provided corresponding to each of the constant current paths. Semiconductor integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323903A JP2651830B2 (en) | 1987-12-23 | 1987-12-23 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323903A JP2651830B2 (en) | 1987-12-23 | 1987-12-23 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166552A true JPH01166552A (en) | 1989-06-30 |
| JP2651830B2 JP2651830B2 (en) | 1997-09-10 |
Family
ID=18159898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323903A Expired - Fee Related JP2651830B2 (en) | 1987-12-23 | 1987-12-23 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2651830B2 (en) |
-
1987
- 1987-12-23 JP JP62323903A patent/JP2651830B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2651830B2 (en) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852971B2 (en) | Conversion circuit from TTL to ECL / CML | |
| JPH01302849A (en) | Semiconductor integrated circuit device | |
| JPH02249976A (en) | Output current detecting circuit for mos transistor | |
| JP2651830B2 (en) | Semiconductor integrated circuit | |
| CN117949808A (en) | A chip pin hanging detection circuit based on potential change and detection method thereof | |
| US5028820A (en) | Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing | |
| JP2020101572A (en) | Current sensing circuit | |
| JPH08293784A (en) | Emitter coupled logical output circuit | |
| JP2008053885A (en) | Ternary input circuit | |
| JP3194740B2 (en) | Semiconductor integrated circuit capable of measuring leak current | |
| KR100238500B1 (en) | Integrating-type buffer circuit | |
| JP4042510B2 (en) | Semiconductor integrated circuit device and screening method for semiconductor integrated circuit device | |
| JPS6281119A (en) | Semiconductor integrated circuit device | |
| JPH04306017A (en) | Reference potential generating circuit | |
| Hronik | The myth of ground bounce measurements and comparisons | |
| JP2579425B2 (en) | Logic circuit test equipment | |
| JPH03128525A (en) | logic circuit | |
| JPH04203989A (en) | Semiconductor integrated circuit device | |
| JPH0216052B2 (en) | ||
| JPS621190A (en) | Output circuit for semiconductor device | |
| JPH05308271A (en) | Dynamic characteristic measurement system | |
| JPH0583040A (en) | Phase comparator | |
| JPH03159314A (en) | logic circuit | |
| JPH03102866A (en) | Semiconductor integrated circuit | |
| JPS6028325A (en) | Logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |