JPH01166625A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPH01166625A JPH01166625A JP62324627A JP32462787A JPH01166625A JP H01166625 A JPH01166625 A JP H01166625A JP 62324627 A JP62324627 A JP 62324627A JP 32462787 A JP32462787 A JP 32462787A JP H01166625 A JPH01166625 A JP H01166625A
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- circuit
- bpf
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン受像機やＣＡＴＶコンバータに使
用する受信回路に関するものである。
用する受信回路に関するものである。
従来の技術
近年、高品位テレビの伝送実験が、衛星放送、ＣＡＴＶ
やＵＨＦ帯の地上波などを用いて行われており、それに
伴い広帯域信号に対応する広帯域入力フィルタを具備し
た受信回路が考えられている。以下図面を参照しながら
、上述した従来の受信回路の一捌について説明する。第
４図は従来の受信回路のブロック図を示すものである。
やＵＨＦ帯の地上波などを用いて行われており、それに
伴い広帯域信号に対応する広帯域入力フィルタを具備し
た受信回路が考えられている。以下図面を参照しながら
、上述した従来の受信回路の一捌について説明する。第
４図は従来の受信回路のブロック図を示すものである。
第４図において、４０１は入力端子、４１１〜４１３．
４２１〜４２３．４７８．４７９はピンダイオード、４
３１〜４３３．４４１〜４４３．４５１〜４５５．４８
１〜４８３はチョークコイル、４９１〜４９３はバンド
パスフィルタ、４６１〜４６３はコンデンサ、４７０は
電子スイッチ、４７２は接地、４７１は増幅器、４７３
．４７４は利得制御用電圧端子、４７５はミキサ、４７
６は局部発振器、４７７は出力端子である。以上のよう
に構成された受信回路について、以下その動作について
説明する。
４２１〜４２３．４７８．４７９はピンダイオード、４
３１〜４３３．４４１〜４４３．４５１〜４５５．４８
１〜４８３はチョークコイル、４９１〜４９３はバンド
パスフィルタ、４６１〜４６３はコンデンサ、４７０は
電子スイッチ、４７２は接地、４７１は増幅器、４７３
．４７４は利得制御用電圧端子、４７５はミキサ、４７
６は局部発振器、４７７は出力端子である。以上のよう
に構成された受信回路について、以下その動作について
説明する。
４９１〜４９３のバンドパスフィルタは受信帯域を３分
割しているバンドパスフィルタであり受信周波数により
電子スイッチ４７０が切り替えられ３個のバンドパスフ
ィルタの内１個が選択される。たとえば受信周波数がバ
ンドパスフィルタ４９１の通通帯域にある場合、電子ス
イッチの切り替えによりピンダイオード４１１．４２１
に電流が流れるためにピンダイオード４１１．４２１は
小さな抵抗値となり、ビシダイオード２１２〜２１５．
２５２〜２５５については電流が流れないためごく小さ
な容量となり、バンドパスフィルタ４９１が選択される
。受信帯域が他のバンドパスフィルタの通過帯域にある
場合も同様である。以上のようにして信号は帯域の制限
をうけ、ピンダイオード４７８のアノードに入っていく
。このピンダイオードは第１の利得制御端子４７３の電
圧により電流値が制御されて減衰量が決定される。次に
第１の利得制御が行われた信号は増幅器４７１で増幅さ
れ次のピンダイオード４７９で、第２の利得制御電圧４
７４により電流値が制御され利得制御が行われ、ミキサ
回路４７５に入力され、ミキサ回路４７５において局部
発振器４７６の信号と混合され中間周波数に変換される
。フィルタ４９１〜４９３はいずれも固定の広帯域フィ
ルタであるため広帯域信号に対しても複同調型のフィル
タに比べ帯域内の特性が平坦である。
割しているバンドパスフィルタであり受信周波数により
電子スイッチ４７０が切り替えられ３個のバンドパスフ
ィルタの内１個が選択される。たとえば受信周波数がバ
ンドパスフィルタ４９１の通通帯域にある場合、電子ス
イッチの切り替えによりピンダイオード４１１．４２１
に電流が流れるためにピンダイオード４１１．４２１は
小さな抵抗値となり、ビシダイオード２１２〜２１５．
２５２〜２５５については電流が流れないためごく小さ
な容量となり、バンドパスフィルタ４９１が選択される
。受信帯域が他のバンドパスフィルタの通過帯域にある
場合も同様である。以上のようにして信号は帯域の制限
をうけ、ピンダイオード４７８のアノードに入っていく
。このピンダイオードは第１の利得制御端子４７３の電
圧により電流値が制御されて減衰量が決定される。次に
第１の利得制御が行われた信号は増幅器４７１で増幅さ
れ次のピンダイオード４７９で、第２の利得制御電圧４
７４により電流値が制御され利得制御が行われ、ミキサ
回路４７５に入力され、ミキサ回路４７５において局部
発振器４７６の信号と混合され中間周波数に変換される
。フィルタ４９１〜４９３はいずれも固定の広帯域フィ
ルタであるため広帯域信号に対しても複同調型のフィル
タに比べ帯域内の特性が平坦である。
発明が解決しようとする問題点
しかしながら上記のような構成では、フィルタ切り替え
回路にピンダイオードを使用しているため導通状態のピ
ンダイオードに大電流を流してやる必要があった。又、
増幅器の前に置かれている減衰器のロスが高周波では無
視できず受信回路全体のゲインの低下や雑音指数の悪化
となっていた。
回路にピンダイオードを使用しているため導通状態のピ
ンダイオードに大電流を流してやる必要があった。又、
増幅器の前に置かれている減衰器のロスが高周波では無
視できず受信回路全体のゲインの低下や雑音指数の悪化
となっていた。
本発明は上記２つの問題点に鑑み、雑音指数の向上と消
費電流の低減を可能とした受信回路を提供するものであ
る。
費電流の低減を可能とした受信回路を提供するものであ
る。
問題点を解決するための手段
上記問題点を解決するために本発明の受信回路はフィル
タ切り替え回路の電流と他の１個以上の半導体回路の電
流を共用化するという構成を備えたものである。
タ切り替え回路の電流と他の１個以上の半導体回路の電
流を共用化するという構成を備えたものである。
作用
本発明は上記構成により、消費電力の低減を可能とし、
フィルタ切り替え回路と電流を共用する半導体回路を利
得制御増幅器あるいは減衰器とすることで利得制御範囲
を広げ、増幅器の前に置かれる減衰器が省け、雑音指数
の向上、ゲインの向上が可能となる。
フィルタ切り替え回路と電流を共用する半導体回路を利
得制御増幅器あるいは減衰器とすることで利得制御範囲
を広げ、増幅器の前に置かれる減衰器が省け、雑音指数
の向上、ゲインの向上が可能となる。
実施例
以下本発明の一実施例の受信回路について、図面を参照
しながら説明する。
しながら説明する。
第１図は本発明の第１の一実施例における受信回路の回
路図を示すものである。第１図において端子１０１は入
力端子、１１１〜１１３．１４１〜４４３はピンダイオ
ード、 １２１〜１２３、１６３、１６４、１７０はチ
ョークコイル、１３１〜１３３はバンドパスフィルタ、
１６８はＦＥＴ、１７１はデュアルゲートＦＥＴ、１８
１は増幅器１６８のゲートバイアス端子、１８４．１８
５はデュアルゲートＦＥＴミキサ１７１のゲートバイア
ス端子、１８６．１８０．１８３．１６１は抵抗、１６
５は電源、１６７は局部発振器、端子１６９は出力端子
、１６０は電子スイッチ、１６２は接地である。
路図を示すものである。第１図において端子１０１は入
力端子、１１１〜１１３．１４１〜４４３はピンダイオ
ード、 １２１〜１２３、１６３、１６４、１７０はチ
ョークコイル、１３１〜１３３はバンドパスフィルタ、
１６８はＦＥＴ、１７１はデュアルゲートＦＥＴ、１８
１は増幅器１６８のゲートバイアス端子、１８４．１８
５はデュアルゲートＦＥＴミキサ１７１のゲートバイア
ス端子、１８６．１８０．１８３．１６１は抵抗、１６
５は電源、１６７は局部発振器、端子１６９は出力端子
、１６０は電子スイッチ、１６２は接地である。
以上のように構成された受信回路について、以下第１図
を用いてその動作を説明する。まずバンドパスフィルタ
１３１〜１３３は広帯域な固定のバンドパスフィルタで
あり、受信周波数を３分割しており、受信周波数により
バンドパスフィルタが切り替えられる。このバンドパス
フィルタの切り替えは受信周波数により電子スイッチ１
６０が切り替えられ、ピンダイオード１１１〜１１３．
１４１〜１４３により行われる。たとえば、バンドパス
フィルタ１３１が選択される場合はピンダイオード１１
１．１４１が、導通し他のピンダイオードが絶縁となる
。他のバンドパスフィルタの場合も同様である。したが
ってどのフィルターを選択した場合でも同量の電流が流
れる。この直流電流の供給はチョークコイル１６３、Ｆ
ＥＴ１６８、チョークコイル１６４、デュアルゲートＦ
Ｅ７１７１、チョークコイル１７０を介し電源１６５か
ら供給される。このようにして選択されたバンドパスフ
ィルタにより帯域制限を受けた信号はＦＥＴｌ６８で増
幅されデュアルゲートＦＥＴ２７１において局部発振器
１６７の信号と混合され中間周波数１６９に変換される
。以上のように上記受信器においては、フィルタ切替用
のピンダイオードとＦＥＴ及びデュアルゲートＦＥＴの
直流電流を共用しており消費電流の効率化がはかれる。
を用いてその動作を説明する。まずバンドパスフィルタ
１３１〜１３３は広帯域な固定のバンドパスフィルタで
あり、受信周波数を３分割しており、受信周波数により
バンドパスフィルタが切り替えられる。このバンドパス
フィルタの切り替えは受信周波数により電子スイッチ１
６０が切り替えられ、ピンダイオード１１１〜１１３．
１４１〜１４３により行われる。たとえば、バンドパス
フィルタ１３１が選択される場合はピンダイオード１１
１．１４１が、導通し他のピンダイオードが絶縁となる
。他のバンドパスフィルタの場合も同様である。したが
ってどのフィルターを選択した場合でも同量の電流が流
れる。この直流電流の供給はチョークコイル１６３、Ｆ
ＥＴ１６８、チョークコイル１６４、デュアルゲートＦ
Ｅ７１７１、チョークコイル１７０を介し電源１６５か
ら供給される。このようにして選択されたバンドパスフ
ィルタにより帯域制限を受けた信号はＦＥＴｌ６８で増
幅されデュアルゲートＦＥＴ２７１において局部発振器
１６７の信号と混合され中間周波数１６９に変換される
。以上のように上記受信器においては、フィルタ切替用
のピンダイオードとＦＥＴ及びデュアルゲートＦＥＴの
直流電流を共用しており消費電流の効率化がはかれる。
以下本発明の第２の一実施例について図面を参照しなが
ら説明する。
ら説明する。
第２図は本発明の第２の一実施例を示す受信回路の回路
図である。同図において２０１は入力端子、２１１〜２
１３．２４１〜２４３はピンダイオード、２２１〜２２
３．２６３．２７０はチョークコイル、接地２６２．２
９５はデュアルゲートＦＥＴ、 ２９０．２９２．２
６１は抵抗、２９１．２９３はそれぞれデュアルゲート
ＦＥＴ２９５の第１ゲート及び第２ゲートのゲートバイ
アス端子、２６５は電源、２８０はミキサ回路、２８１
は局部発振器、２８２は出力端子である。
図である。同図において２０１は入力端子、２１１〜２
１３．２４１〜２４３はピンダイオード、２２１〜２２
３．２６３．２７０はチョークコイル、接地２６２．２
９５はデュアルゲートＦＥＴ、 ２９０．２９２．２
６１は抵抗、２９１．２９３はそれぞれデュアルゲート
ＦＥＴ２９５の第１ゲート及び第２ゲートのゲートバイ
アス端子、２６５は電源、２８０はミキサ回路、２８１
は局部発振器、２８２は出力端子である。
バンドパスフィルタの切り替えはピンダイオードとデュ
アルゲートＦＥＴ２９５の動作電流を共用化しているた
め省電流化が可能となっているのは第１の実施例と同様
である。選択されたバンドパスフィルタにより帯域制限
をされた受信信号はデュアルゲートＦＥＴ２９５で増幅
される。ここで第１ゲートのゲートバイアス端子２９１
には固定のバイアスが与えられており、第２ゲートのゲ
ートバイアス端子２９３には、復調された信号の大きさ
により自動利得制御が行えるように可変バイアスが与え
られており、復調信号が過大のときには、第２ゲートの
ゲートバイアスを復調信号の大きさにしたがいピンチオ
フ電圧に近づけることにより増幅度を小さくしその結果
、デュアルゲートＦＥＴ２９５及びピンダイオードを流
れる電流が小さ（なることになり、増幅度が小さくなる
とともにピンダイオードでのロスが大きくなる。逆に復
調信号が小さい時には、デュアルゲートＦＥＴ２９５及
びピンダイオードには最大の電流が流れ、ピンダイオー
ドでのロスは最小となり、又デュアルゲートＦＥＴ２９
５の増幅度は最大となる。このようにして帯域制限と利
得制御が行われた信号はミキサ回路２８０において局部
発振器２８１の信号と混合され中間周波数に周波数変換
され出力端子２８２から出力される。以上のようにデュ
アルゲートＦＥＴ２９５を用いた可変利得の増幅器とピ
ンダイオードの電流を共用化することにより、ピンダイ
オードにおいても利得制御が行われこの受信器の利得制
御範囲が広くなる。さらには利得を小さくしている場合
ピンダイオードに流れる電流も小さくなり省電力化が可
能となっている。
アルゲートＦＥＴ２９５の動作電流を共用化しているた
め省電流化が可能となっているのは第１の実施例と同様
である。選択されたバンドパスフィルタにより帯域制限
をされた受信信号はデュアルゲートＦＥＴ２９５で増幅
される。ここで第１ゲートのゲートバイアス端子２９１
には固定のバイアスが与えられており、第２ゲートのゲ
ートバイアス端子２９３には、復調された信号の大きさ
により自動利得制御が行えるように可変バイアスが与え
られており、復調信号が過大のときには、第２ゲートの
ゲートバイアスを復調信号の大きさにしたがいピンチオ
フ電圧に近づけることにより増幅度を小さくしその結果
、デュアルゲートＦＥＴ２９５及びピンダイオードを流
れる電流が小さ（なることになり、増幅度が小さくなる
とともにピンダイオードでのロスが大きくなる。逆に復
調信号が小さい時には、デュアルゲートＦＥＴ２９５及
びピンダイオードには最大の電流が流れ、ピンダイオー
ドでのロスは最小となり、又デュアルゲートＦＥＴ２９
５の増幅度は最大となる。このようにして帯域制限と利
得制御が行われた信号はミキサ回路２８０において局部
発振器２８１の信号と混合され中間周波数に周波数変換
され出力端子２８２から出力される。以上のようにデュ
アルゲートＦＥＴ２９５を用いた可変利得の増幅器とピ
ンダイオードの電流を共用化することにより、ピンダイ
オードにおいても利得制御が行われこの受信器の利得制
御範囲が広くなる。さらには利得を小さくしている場合
ピンダイオードに流れる電流も小さくなり省電力化が可
能となっている。
第３図は本発明の第３の一実施例における受信回路の回
路図である。第３図において、３１１〜３１３３２１〜
３２３．３６５がピンダイオード、３３１〜３３３がバ
ンドパスフィルタ、３３１〜３３３．３６３．３６６．
３７２．３７１がチ！！−り：ｌ イア１／、３８０が
抵抗、３６１がＦＥＴ、３５１〜３５３．３６３．３６
４がコンデンサ、３６８がミキサ回路、３６９が局部発
振器、端子３０１が入力端子、端子３７３が出力端子、
端子３６０１Ｊ（ＦＥＴ３６１のゲートバイアス端子、
端子３６７が利得制御端子である。第２の実施例ではフ
ィルタ切替回路と直流電流を共用するデュアルゲートＦ
ＥＴを用いた利得制御可能な増幅器を使用していたのに
対して、第３の一実施例ではフィルタ切替回路と直流電
流を共用するピンダイオード３６５を用いた減衰器と一
定のゲインを持つＦＥＴ３６１で構成されている。この
場合フィルタの切り替えは第２実施例と同様に行われ、
利得制御については端子３６７の電圧を替えることによ
りフィルタ切り替え回路及びピンダイオード３６５で行
われ、第２実施例と同様の効果がある。
路図である。第３図において、３１１〜３１３３２１〜
３２３．３６５がピンダイオード、３３１〜３３３がバ
ンドパスフィルタ、３３１〜３３３．３６３．３６６．
３７２．３７１がチ！！−り：ｌ イア１／、３８０が
抵抗、３６１がＦＥＴ、３５１〜３５３．３６３．３６
４がコンデンサ、３６８がミキサ回路、３６９が局部発
振器、端子３０１が入力端子、端子３７３が出力端子、
端子３６０１Ｊ（ＦＥＴ３６１のゲートバイアス端子、
端子３６７が利得制御端子である。第２の実施例ではフ
ィルタ切替回路と直流電流を共用するデュアルゲートＦ
ＥＴを用いた利得制御可能な増幅器を使用していたのに
対して、第３の一実施例ではフィルタ切替回路と直流電
流を共用するピンダイオード３６５を用いた減衰器と一
定のゲインを持つＦＥＴ３６１で構成されている。この
場合フィルタの切り替えは第２実施例と同様に行われ、
利得制御については端子３６７の電圧を替えることによ
りフィルタ切り替え回路及びピンダイオード３６５で行
われ、第２実施例と同様の効果がある。
以上の第１〜第３の一実施例ではフィルタ切り替え回路
にピンダイオードを使用しているが、ＰＮ接合のダイオ
ードやバイポーラトランジスタなどの他のデイバイスで
も可能である。又フィルタ切替回路及びバンドパスフィ
ルタを受信回路のフロントエンドに置いているが、フロ
ントエンドにプッシュプルアンプなどの歪の小さな増幅
器を置く構成も可能である。
にピンダイオードを使用しているが、ＰＮ接合のダイオ
ードやバイポーラトランジスタなどの他のデイバイスで
も可能である。又フィルタ切替回路及びバンドパスフィ
ルタを受信回路のフロントエンドに置いているが、フロ
ントエンドにプッシュプルアンプなどの歪の小さな増幅
器を置く構成も可能である。
発明°の効果
以上のように本発明はフィルタの切替回路と動作電流を
共用する１個以上の半導体回路を備えることにより、省
電力化が可能となる。さらには〕 −イルタ切り替え
回路と利得制御可能な増幅器や減衰器の電流を共用化す
ることにより受信回路の利得制御範囲を広げさらには省
電力化が可能となる。
共用する１個以上の半導体回路を備えることにより、省
電力化が可能となる。さらには〕 −イルタ切り替え
回路と利得制御可能な増幅器や減衰器の電流を共用化す
ることにより受信回路の利得制御範囲を広げさらには省
電力化が可能となる。
第１図は本発明の第１の一実施例における受信回路の回
路図、第２図は本発明の第２の一実施例における受信回
路の回路図、第３図は本発明の第３の一実施例における
受信回路の回路図、第４図は従来の受信回路の回路図で
ある。 １１１〜１１３、１４１〜４４３・・・・・・ピンダイ
オード、１２１〜１２３．１６３．１６４．１７０・・
・・・・チョークコイル、１３１〜１３３・・・・・・
バンドパスフィルタ、１７１・・・・・・デュアルゲー
トＦＥＴ５１８６．１８０．１８３・・・・・・抵抗、
１６０・・・・・・電子スイッチ、１６７・・・・・・
局部発振器、１０１ １６９．１８４．１８５・・・・
・・端子、１６Ｂ・・・・・・ＦＥＴ、 １６２・・
・・・・接地、１６５・・・・・・電源、１５１〜１５
５．１９０．１９１・・・・・・コンデンサ。
路図、第２図は本発明の第２の一実施例における受信回
路の回路図、第３図は本発明の第３の一実施例における
受信回路の回路図、第４図は従来の受信回路の回路図で
ある。 １１１〜１１３、１４１〜４４３・・・・・・ピンダイ
オード、１２１〜１２３．１６３．１６４．１７０・・
・・・・チョークコイル、１３１〜１３３・・・・・・
バンドパスフィルタ、１７１・・・・・・デュアルゲー
トＦＥＴ５１８６．１８０．１８３・・・・・・抵抗、
１６０・・・・・・電子スイッチ、１６７・・・・・・
局部発振器、１０１ １６９．１８４．１８５・・・・
・・端子、１６Ｂ・・・・・・ＦＥＴ、 １６２・・
・・・・接地、１６５・・・・・・電源、１５１〜１５
５．１９０．１９１・・・・・・コンデンサ。
Claims (3)
- （１）２個以上のフィルタと上記フィルタを切り替える
フィルタ切替え回路を具備し、上記フィルタ切り替え回
路の動作電流を共用する１個以上の半導体回路を備えた
ことを特徴とする受信回路。 - （２）フィルタ切り替え回路の動作電流を共用する半導
体回路として利得制御増幅器を備えたことを特徴とする
特許請求の範囲第（１）項記載の受信回路。 - （３）フィルタ切り替え回路の動作電流を共用する半導
体回路として減衰器を備えたことを特徴とする特許請求
の範囲第（１）項記載の受信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324627A JPH01166625A (ja) | 1987-12-22 | 1987-12-22 | 受信回路 |
| KR1019880017231A KR920010173B1 (ko) | 1987-12-22 | 1988-12-22 | 광대역 전송장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324627A JPH01166625A (ja) | 1987-12-22 | 1987-12-22 | 受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01166625A true JPH01166625A (ja) | 1989-06-30 |
Family
ID=18167932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324627A Pending JPH01166625A (ja) | 1987-12-22 | 1987-12-22 | 受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01166625A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62287720A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | 入力フイルタ回路 |
-
1987
- 1987-12-22 JP JP62324627A patent/JPH01166625A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62287720A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | 入力フイルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190219B2 (en) | Extended range variable-gain amplifier | |
| JP2596488Y2 (ja) | フィルタ回路 | |
| US20060097787A1 (en) | Gain adjusting and circuit arrangement | |
| JPS6056008B2 (ja) | 無線周波数増幅回路 | |
| KR100274324B1 (ko) | 텔레비젼 수신기 동조 회로 | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| CN101378248A (zh) | 低噪声放大器以及包括该低噪声放大器的调谐器 | |
| JPH04111540A (ja) | ダブルスーパチューナ | |
| JP2578854B2 (ja) | 受信回路 | |
| US9094634B2 (en) | Amplifier for television tuner chip and method therefor | |
| JP2659573B2 (ja) | Ｉｃ化受信機 | |
| JPH0730456A (ja) | テレビジョンチューナ | |
| US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
| EP1299944B1 (en) | Extended range variable gain amplifier | |
| GB2025178A (en) | Mixing and bandswitching in a multi-band tuner system | |
| JP3163964B2 (ja) | 高周波信号受信装置 | |
| KR890004205B1 (ko) | 광대역 수신용 텔레비젼 튜너 | |
| EP0915530B1 (en) | Polarization selecting circuit | |
| JP3061850B2 (ja) | チューナ回路装置 | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JP3189983B2 (ja) | チューナ装置 | |
| JPS5931070Y2 (ja) | チユ−ナ | |
| JPS6359610B2 (ja) | ||
| JPH0787355B2 (ja) | 入力切換回路 | |
| KR820001209Y1 (ko) | Uhf-vhf 튜우너 장치 |