JPH01169657A - Buffer memory communication system - Google Patents

Buffer memory communication system

Info

Publication number
JPH01169657A
JPH01169657A JP32695687A JP32695687A JPH01169657A JP H01169657 A JPH01169657 A JP H01169657A JP 32695687 A JP32695687 A JP 32695687A JP 32695687 A JP32695687 A JP 32695687A JP H01169657 A JPH01169657 A JP H01169657A
Authority
JP
Japan
Prior art keywords
buffer memory
processor
local processor
processors
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32695687A
Other languages
Japanese (ja)
Inventor
Makoto Kenjo
見上 眞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32695687A priority Critical patent/JPH01169657A/en
Publication of JPH01169657A publication Critical patent/JPH01169657A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バッファメモリ制御方式に係り、特に、複数
個のプロセッサ間で相互通信を行う場合に好適なバッフ
ァメモリ通信方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a buffer memory control method, and particularly to a buffer memory communication method suitable for mutual communication between a plurality of processors.

〔従来の技術〕[Conventional technology]

従来の装置は、特開昭60− 」−24139号公報に
記載のように、複数個プロセッサー間で相互通信を行な
う場合、各プロセッサーに通信データを格納する為のバ
ッファメモリを持たせ、このバッファメモリのアドレス
空間の属性を属性記憶手段により変更可能とし、自系又
は、他系プロセッサーに切り替え使用する構成において
、通信データをバッファメモリにセットし、バッファメ
モリの属性を変更することによりプロセッサー間の相互
通信を実現していた。
As described in Japanese Patent Application Laid-Open No. 60-24139, in the case of mutual communication between multiple processors, a conventional device has a buffer memory for storing communication data in each processor, and this buffer In a configuration in which the attributes of the address space of the memory can be changed by the attribute storage means and the processors of the own system or another system are used, communication data can be set in the buffer memory and the attributes of the buffer memory can be changed. mutual communication was realized.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術は、以下の点について配慮がされておらず
、拡張、汎用性及び小型化の点で問題があった。
The above conventional technology does not take into consideration the following points, and has problems in terms of expansion, versatility, and miniaturization.

(1)属性を切替るスイッチ等の制御権をもつ、プロセ
ッサーユニットが、郭」こバッファメモリの制御権も持
つため、複数のプロセッサー間の相互通信をコントロー
ルしてしまうため、システム構成上、制限を受ける。
(1) The processor unit, which has control over the switches that change attributes, also has control over the buffer memory, so it controls mutual communication between multiple processors, resulting in system configuration limitations. receive.

(2)相互通信を行うプロセンサーの数が増加すると、
バッファメモリの属性を切替るスイッチ等及び、バッフ
ァメモリか増え、ハードの増加を招く。例えば2つのプ
ロセッサーでの相互通信のための属性切替用スイッチ等
及びバッファメモリのハード規模をnとすると、N個の
プロセッサーでの相互通信を実現しようとすると、(N
−1)Xnのハードが必要となり、プロセッサーの数に
比例して増加することとなる。
(2) As the number of pro-sensors that communicate with each other increases,
This increases the number of switches, etc. that change the attributes of the buffer memory, and the number of buffer memories, leading to an increase in hardware. For example, if n is the hardware scale of attribute switching switches and buffer memory for mutual communication between two processors, then when trying to realize mutual communication between N processors, (N
-1) Xn hardware is required, which increases in proportion to the number of processors.

本発明の目的は、上記の欠点を排除し、バスの使用頻度
の低い効率的なバッファメモリ通信方式を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and to provide an efficient buffer memory communication method that uses the bus less frequently.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的は、各プロセッサーのバス間に、バッファメ
モリを設け、本バッファメモリのアドレス空間を各プロ
セッサーの記憶空間の一部として共有し、さらに、その
バッファメモリを分割し、分割されたバッファを各プロ
セッサー専用の通信データ格納エリアとし、更にこれら
バッファメモリの制御装置を設けることにより達成され
る。
The above purpose is to provide a buffer memory between the buses of each processor, share the address space of this buffer memory as part of the memory space of each processor, and further divide the buffer memory and use the divided buffers. This is achieved by providing a communication data storage area dedicated to each processor and further providing a control device for these buffer memories.

〔作用〕[Effect]

複数個のプロセッサー間で相互通信を行う場合の、バッ
ファメモリの動作は以下の通り(1)任意のプロセッサ
から送信要求があった場合。
When mutual communication is performed between multiple processors, the buffer memory operates as follows: (1) When a transmission request is received from any processor.

該当エリアへバスよりデータを格納し、次に、宛先プロ
セッサーへ信号を送る。
Data is stored in the corresponding area via the bus, and then the signal is sent to the destination processor.

(2)任意のプロセッサーから受信要求があった場合 該当プロセッサーへ信号を送り、該当プロセッサーから
の送信要求を待つ。
(2) If there is a reception request from any processor, send a signal to the processor and wait for a transmission request from the processor.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

(1)ローカルレフ0ロセツサーA1が、ローカルプロ
セッサーB4へ情報を送信したい時。
(1) When local reflex processor A1 wants to send information to local processor B4.

ローカルプロセッサーA1は、 バッファメモリ10の中のローカルプロセッサーA用エ
リアへ送信したい情報を書き込む、その後、バッファメ
モリ制御装置11が、ローカルプロセッサー4へローカ
ルプロセッサーAからの送信要求を伝え、次にローカル
プロセッサー4がバッファメモリ10の中のローカルプ
ロセッサーA用エリアより読み込むことにより送信が完
了する。
Local processor A1 writes information to be transmitted to the area for local processor A in buffer memory 10. After that, buffer memory control device 11 transmits the transmission request from local processor A to local processor 4, and then 4 is read from the local processor A area in the buffer memory 10, and the transmission is completed.

(2)ローカルプロセッサーA1が、ローカルプロセッ
サーC7の情報を受信したい時。
(2) When local processor A1 wants to receive information from local processor C7.

ローカルプロセッサーA1は、バッファメモリ制御装置
11を通してローカルプロセッサーC7へ受信要求を送
り、次にローカルプロセッサーC7が該当情報を、バッ
ファメモリ10の中のローカルプロセッサC用エリアへ
情報を書き込み、その後、バッファメモリ制御装置11
が、ローカルプロセッサーへ1ヘセット完了を知らせ、
次にローカルプロセッサーA1がバッファメモリ10内
の該当箇所を読み込んで、受信が完了する。
The local processor A1 sends a reception request to the local processor C7 through the buffer memory control device 11, and then the local processor C7 writes the corresponding information to the area for the local processor C in the buffer memory 10, and then writes the information to the area for the local processor C in the buffer memory 10. Control device 11
notifies the local processor that 1 headset is complete,
Next, the local processor A1 reads the corresponding location in the buffer memory 10, and the reception is completed.

これらの送信・受信を繰り返すことにより、複数のプロ
セッサー間の相互通信を実現する。
By repeating these transmissions and receptions, mutual communication between multiple processors is realized.

第2図に各プロセッサーA−Cの処理フローを示す。FIG. 2 shows the processing flow of each processor A to C.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、以下の効果が考えられる。 According to the present invention, the following effects can be considered.

(1)小型化 従来方式のnx(Nl)(但しnは2つのプロセッサー
接続時のハード規模、Nはプロセッサーの接続数)に対
して、プロセッサー増す毎に1つのポートを増せば良い
ので、本発明は0 、8 n +0 、2 n X (
N −1)となり小型化が計れる。
(1) Miniaturization Compared to the conventional method's nx (Nl) (where n is the hardware size when two processors are connected, and N is the number of connected processors), this method only requires adding one port for each additional processor. The invention is 0, 8 n + 0, 2 n
N -1), which allows for miniaturization.

(2)汎用性 マルチプロセッサーシステムに於ける、相互通信を全く
制限条件を付けずに、自由に実施できるため、システム
構成が容易になる。
(2) In a general-purpose multiprocessor system, mutual communication can be carried out freely without any restrictions, which facilitates system configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第」図は、本発明の一実施例のブロック図、第2図は、
プロセッサーの処理フロー図である。 1.4.7・・ローカルプロセッサー、2,5゜8・・
・メインメモリ、3,6.9  ・バス、10・・バッ
ファメモリ、11・・バッファメモリ制御装置。 ・ 6 ・
Fig. 1 is a block diagram of an embodiment of the present invention, and Fig. 2 is a block diagram of an embodiment of the present invention.
It is a processing flow diagram of a processor. 1.4.7...Local processor, 2.5゜8...
- Main memory, 3, 6.9 - Bus, 10... Buffer memory, 11... Buffer memory control device.・ 6 ・

Claims (1)

【特許請求の範囲】[Claims] 1、複数個のプロセッサーの間で、相互通信を行なうマ
ルチプロセッサーシステムに於いて、前記各プロセッサ
ーの通信データを格納するための、バッファメモリを具
備し、前記バッファメモリのアドレス空間を、それぞれ
のプロセッサの自系のアドレス空間として持つことを可
能とし、且つ、バッファメモリ中のエリアを各プロセッ
サ毎に割り当てたことを特徴とする、バッファメモリ通
信方式。
1. In a multiprocessor system that performs mutual communication between a plurality of processors, a buffer memory is provided for storing communication data of each processor, and the address space of the buffer memory is shared by each processor. A buffer memory communication method is characterized in that an area in the buffer memory is allocated to each processor.
JP32695687A 1987-12-25 1987-12-25 Buffer memory communication system Pending JPH01169657A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32695687A JPH01169657A (en) 1987-12-25 1987-12-25 Buffer memory communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32695687A JPH01169657A (en) 1987-12-25 1987-12-25 Buffer memory communication system

Publications (1)

Publication Number Publication Date
JPH01169657A true JPH01169657A (en) 1989-07-04

Family

ID=18193657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32695687A Pending JPH01169657A (en) 1987-12-25 1987-12-25 Buffer memory communication system

Country Status (1)

Country Link
JP (1) JPH01169657A (en)

Similar Documents

Publication Publication Date Title
US6912716B1 (en) Maximized data space in shared memory between processors
JPH01169657A (en) Buffer memory communication system
JP3016788B2 (en) Device communication / cache matching processing method
EP1459191B1 (en) Communication bus system
JP2505298B2 (en) Variable bus width designation method and variable bus width information reception method in split bus
JP3057754B2 (en) Memory circuit and distributed processing system
JPS6217879Y2 (en)
JPS63305447A (en) Memory access control circuit
JP2610971B2 (en) Direct memory access method between central processing units
JPS63104155A (en) Electronic computer
JPS62111337A (en) Memory control circuit
JPH05113957A (en) Inter-processor communication system
JPH02211571A (en) Information processor
JPH03167648A (en) Direct memory access controller
JPS6383854A (en) Data transfer circuit
JPH02232762A (en) Inter-system data transfer system
JPS5836380B2 (en) Direct memory access method in multiprocessor systems
JPH07250102A (en) Data transmission circuit
JPS63146148A (en) Bus system
JPS63193638A (en) Packet signal processor
JPH06149725A (en) Processor application device
JPH01207847A (en) Inter-memory data transfer system
JPS63251851A (en) Constitution of dma memory
JPH039453A (en) Data transfer controller
JPH05265923A (en) Data transfer equipment