JPH01169948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01169948A JPH01169948A JP32911187A JP32911187A JPH01169948A JP H01169948 A JPH01169948 A JP H01169948A JP 32911187 A JP32911187 A JP 32911187A JP 32911187 A JP32911187 A JP 32911187A JP H01169948 A JPH01169948 A JP H01169948A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- semiconductor substrate
- silicon layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 229910021332 silicide Inorganic materials 0.000 abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
と配線層を接合する方法に関する。
と配線層を接合する方法に関する。
従来の半導体基板と配線層の接合方法を、第５図〜第７
図の断面図により説明する。第５図には絶縁膜２で被わ
れた半導体基板１が示されている。この絶縁膜２に、第
６図に示すように、開口部を設けた後、電導率が低い材
料の多結晶シリコン層１６の被膜を形成し、この被膜を
通してリン拡散等により拡散層１７を形成した後、さら
に高融点物質の導電材料であるタングステンシリサイド
層１８を形成する。次に、第７図に示すように、コンタ
クトの一部が露出するように、多結晶シリコン層１６と
タングステンシリサイド層１８をパターニングし、イオ
ン注入によって開口部の一部が露出しな場所に不純物で
あるヒ素等を注入しＮ型拡散層１９を形成し、その上を
絶縁膜で被っていた。
図の断面図により説明する。第５図には絶縁膜２で被わ
れた半導体基板１が示されている。この絶縁膜２に、第
６図に示すように、開口部を設けた後、電導率が低い材
料の多結晶シリコン層１６の被膜を形成し、この被膜を
通してリン拡散等により拡散層１７を形成した後、さら
に高融点物質の導電材料であるタングステンシリサイド
層１８を形成する。次に、第７図に示すように、コンタ
クトの一部が露出するように、多結晶シリコン層１６と
タングステンシリサイド層１８をパターニングし、イオ
ン注入によって開口部の一部が露出しな場所に不純物で
あるヒ素等を注入しＮ型拡散層１９を形成し、その上を
絶縁膜で被っていた。
上述した従来の半導体基板と配線との接合技術は、開口
部を開けた半導体基板１に配線層である多結晶シリコン
層１６と、導電材料であるタングステンシリサイド層１
８の高融点物質が直接接合しているため、開口部の一部
を残して配線層をエツチングする時に半導体基板１も同
時にエツチングされ、拡散層１７との接続部が少くなり
、エツチング量が多いと拡散層１９と配線層との接続が
できなくなるという欠点があった。また、半導体基板１
の面が露出しているため、タングステンシリサイド層１
８のタングステンが半導体基板１に拡散し、半導体基板
に結晶欠陥を起こし、拡散層のリークの原因となる場合
が多かった。
部を開けた半導体基板１に配線層である多結晶シリコン
層１６と、導電材料であるタングステンシリサイド層１
８の高融点物質が直接接合しているため、開口部の一部
を残して配線層をエツチングする時に半導体基板１も同
時にエツチングされ、拡散層１７との接続部が少くなり
、エツチング量が多いと拡散層１９と配線層との接続が
できなくなるという欠点があった。また、半導体基板１
の面が露出しているため、タングステンシリサイド層１
８のタングステンが半導体基板１に拡散し、半導体基板
に結晶欠陥を起こし、拡散層のリークの原因となる場合
が多かった。
本発明の目的は、このような欠点を除き、拡散層形成時
の半導体基板のエツチングをなくし、また半導体基板の
結晶欠陥も生じないようにした半導体装置の製造方法を
提供することにある。
の半導体基板のエツチングをなくし、また半導体基板の
結晶欠陥も生じないようにした半導体装置の製造方法を
提供することにある。
本発明の半導体装置の製造方法は、半導体基板を被って
いる絶縁膜に開口部を設けこの半導体基板を配線層と接
合する半導体装置の製造方法において、前記開口部を設
けた後に多結晶シリコンなどの電導率が低い材料からな
る第１の導電層を形成し、この第１の導電層上部にタン
グステンなどの高融点物質からなる第２の導電層を形成
し、前記絶縁膜の開口部で前記第１の導電層が露出する
ように前記第２の導電層をバターニングして前記第１の
導電層の露出部をエツチングし、この第１の導電層が前
記基板面を所定の薄さで被った状態でエツチングを止め
てイオン注入を行うことを特徴とする。
いる絶縁膜に開口部を設けこの半導体基板を配線層と接
合する半導体装置の製造方法において、前記開口部を設
けた後に多結晶シリコンなどの電導率が低い材料からな
る第１の導電層を形成し、この第１の導電層上部にタン
グステンなどの高融点物質からなる第２の導電層を形成
し、前記絶縁膜の開口部で前記第１の導電層が露出する
ように前記第２の導電層をバターニングして前記第１の
導電層の露出部をエツチングし、この第１の導電層が前
記基板面を所定の薄さで被った状態でエツチングを止め
てイオン注入を行うことを特徴とする。
次に本発明について図面を参照して説明する。
第１図から第３図は本発明の一実施例を製造工程順に示
した縦断面図である。第１図のように、絶縁膜２で被わ
れている半導体基板１は、第２図において、絶縁膜２に
開口部を設けた後に、多結晶シリコン層３を２０００人
程度成長し、リン拡散によりこの層を通してＮ型拡散層
４を形成する。その後、多結晶シリコン層３をパターニ
ングして開口部上部のみに残して他の部分を除去し、そ
の上部にさらに多結晶シリコン層５を２０００人程度成
長し、その上部に導電材料であるダンゲステンシリサイ
ド膜６を２０００人程度形成する。次に、第３図におい
て、絶縁膜２の開口部の多結晶シリコン層３が露出する
ように多結晶シリコン層５．タングステンシリサイド層
６を同時にパターンニングし、開口部として多結晶シリ
コン層３の露出部までエツチングし、かつこの多結晶シ
リコン層３が半導体基板１を被った状態でエツチングを
止める。次に、膜厚が薄くなった多結晶シリコン層３を
通してヒ素等のイオン注入を行い、Ｎ型拡散層７を形成
し゛、ＭＯＳトランジスタの片側電極となるソースまた
はドレインを形成する。従って、ソースまたはトレイン
が配線層（５，６）と接続され、このソースまたはドレ
イン上に絶縁膜を設けて半導体装置を完成する。
した縦断面図である。第１図のように、絶縁膜２で被わ
れている半導体基板１は、第２図において、絶縁膜２に
開口部を設けた後に、多結晶シリコン層３を２０００人
程度成長し、リン拡散によりこの層を通してＮ型拡散層
４を形成する。その後、多結晶シリコン層３をパターニ
ングして開口部上部のみに残して他の部分を除去し、そ
の上部にさらに多結晶シリコン層５を２０００人程度成
長し、その上部に導電材料であるダンゲステンシリサイ
ド膜６を２０００人程度形成する。次に、第３図におい
て、絶縁膜２の開口部の多結晶シリコン層３が露出する
ように多結晶シリコン層５．タングステンシリサイド層
６を同時にパターンニングし、開口部として多結晶シリ
コン層３の露出部までエツチングし、かつこの多結晶シ
リコン層３が半導体基板１を被った状態でエツチングを
止める。次に、膜厚が薄くなった多結晶シリコン層３を
通してヒ素等のイオン注入を行い、Ｎ型拡散層７を形成
し゛、ＭＯＳトランジスタの片側電極となるソースまた
はドレインを形成する。従って、ソースまたはトレイン
が配線層（５，６）と接続され、このソースまたはドレ
イン上に絶縁膜を設けて半導体装置を完成する。
第４図は本発明の第２の実施例の縦断面図である。半導
体基板１を被っている絶縁膜２に開口部を設け、多結晶
シリコン層３を形成後、この多結晶シリコン層３を通し
てリン拡散し、半導体基板８にＮ型拡散層１１を形成す
る。その後、多結晶シリコン層３の開口部上部のみに残
して他の部分を除去し、その部分に導電材料であるタン
グステンシリサイド層１２を直接形成し、絶縁膜２の開
口部上部の他結晶シリコン層３が露出するようにタング
ステンシリサイド層１２をパターンニングして開口部上
部の多結晶シリコン膜３をエツチングし、かつ半導体基
板１が露出しない程度でそのエツチングを止める。次に
、ヒ素等をイオン注入し、Ｎ型拡散層１３を形成する。
体基板１を被っている絶縁膜２に開口部を設け、多結晶
シリコン層３を形成後、この多結晶シリコン層３を通し
てリン拡散し、半導体基板８にＮ型拡散層１１を形成す
る。その後、多結晶シリコン層３の開口部上部のみに残
して他の部分を除去し、その部分に導電材料であるタン
グステンシリサイド層１２を直接形成し、絶縁膜２の開
口部上部の他結晶シリコン層３が露出するようにタング
ステンシリサイド層１２をパターンニングして開口部上
部の多結晶シリコン膜３をエツチングし、かつ半導体基
板１が露出しない程度でそのエツチングを止める。次に
、ヒ素等をイオン注入し、Ｎ型拡散層１３を形成する。
これら実施例では、導電材料であるタングステンシリサ
イド層１２を直接半導体基板１に接合しないため、タン
グステンシリサイド層１２のタングステンが半導体基板
１に拡散して半導体基板の結晶欠陥が発生するのを防ぐ
ことが出来る。
イド層１２を直接半導体基板１に接合しないため、タン
グステンシリサイド層１２のタングステンが半導体基板
１に拡散して半導体基板の結晶欠陥が発生するのを防ぐ
ことが出来る。
〔発明の効果〕
以上説明したように本発明は、半導体基板と配線層とが
開口部の一部で直接接合する際に、開口部上部を被う多
結晶シリコン層を残しておくことにより、配線層のパタ
ーンユング時に開口部の配線層を残さない部分で露出し
た半導体基板までエツチングされることを防ぐことがで
きるという効果がある。また、開口後半導体基板の露出
しな部分を薄い多結晶シリコン層被っているため、その
後に形成される高融点材料を使用した配線層から高融点
材料が半導体基板中に拡散して結晶欠陥が起こることを
防止する効果がある。
開口部の一部で直接接合する際に、開口部上部を被う多
結晶シリコン層を残しておくことにより、配線層のパタ
ーンユング時に開口部の配線層を残さない部分で露出し
た半導体基板までエツチングされることを防ぐことがで
きるという効果がある。また、開口後半導体基板の露出
しな部分を薄い多結晶シリコン層被っているため、その
後に形成される高融点材料を使用した配線層から高融点
材料が半導体基板中に拡散して結晶欠陥が起こることを
防止する効果がある。
第１図から第３図は本発明の第１の実施例を工程順に説
明する縦断面図、第４図は本発明の第２の実施例を説明
する縦断面図、第５図から第７図は従来の配線接続部の
一例を工程順に説明する縦断面図である。 １・・・半導体基板、２・・・絶縁膜、３，５．１６・
・・多結晶シリコン層、４，１１．１７・・・Ｎ型拡散
層（リン）、６，１２．１８・・・タングステンシリサ
イド層、７，１３．１９・・・Ｎ型拡散層（ヒ素）。
明する縦断面図、第４図は本発明の第２の実施例を説明
する縦断面図、第５図から第７図は従来の配線接続部の
一例を工程順に説明する縦断面図である。 １・・・半導体基板、２・・・絶縁膜、３，５．１６・
・・多結晶シリコン層、４，１１．１７・・・Ｎ型拡散
層（リン）、６，１２．１８・・・タングステンシリサ
イド層、７，１３．１９・・・Ｎ型拡散層（ヒ素）。
Claims (1)
- 半導体基板を被っている絶縁膜に開口部を設けこの半
導体基板を配線層と接合する半導体装置の製造方法にお
いて、前記開口部を設けた後に多結晶シリコンなどの電
導率が低い材料からなる第１の導電層を形成し、この第
１の導電層上部にタングステンなどの高融点物質からな
る第２の導電層を形成し、前記絶縁膜の開口部で前記第
１の導電層が露出するように前記第２の導電層をパター
ニングして前記第１の導電層の露出部をエッチングし、
この第１の導電層が前記基板面を所定の薄さで被った状
態でエッチングを止めてイオン注入を行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32911187A JPH01169948A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32911187A JPH01169948A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169948A true JPH01169948A (ja) | 1989-07-05 |
Family
ID=18217734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32911187A Pending JPH01169948A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169948A (ja) |
-
1987
- 1987-12-24 JP JP32911187A patent/JPH01169948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574629B2 (ja) | ワード線分岐の金属コンタクト製造方法 | |
| JPH01169948A (ja) | 半導体装置の製造方法 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH01283828A (ja) | 半導体装置の製造方法 | |
| JPS63128626A (ja) | 半導体集積回路装置のコンタクト形成方法 | |
| JPH04192368A (ja) | 縦チャンネルｆｅｔ | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH021942A (ja) | 半導体装置およびその製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH04133423A (ja) | 半導体装置の製造方法 | |
| JPS62171141A (ja) | 半導体装置 | |
| JPS6058644A (ja) | 半導体装置 | |
| JPH02281654A (ja) | 半導体記憶装置 | |
| JPH02159755A (ja) | 半導体装置の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JP3316411B2 (ja) | 半導体集積回路装置 | |
| JPS6050064B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH03248537A (ja) | 半導体装置の製造方法 | |
| JPH01194335A (ja) | 半導体装置 | |
| JPH0294636A (ja) | 半導体装置の製造方法 | |
| JPS6037743A (ja) | 半導体装置 | |
| JPH06124960A (ja) | 半導体装置の製造方法 | |
| JPH0799168A (ja) | 半導体装置 |