JPH01170090A - はんだ付け方法 - Google Patents
はんだ付け方法Info
- Publication number
- JPH01170090A JPH01170090A JP32700087A JP32700087A JPH01170090A JP H01170090 A JPH01170090 A JP H01170090A JP 32700087 A JP32700087 A JP 32700087A JP 32700087 A JP32700087 A JP 32700087A JP H01170090 A JPH01170090 A JP H01170090A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- flux
- land
- chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント配線板に、抵抗、コンデンサなどの表
面実装チップ状部品をリフローはんだ付けするのに好適
なプリント配線板上のはんだ付けランド形成方法に関す
る。
面実装チップ状部品をリフローはんだ付けするのに好適
なプリント配線板上のはんだ付けランド形成方法に関す
る。
従来のプリント配線板上に、抵抗、コンデンサなどの表
面実装部品をはんだ付けする方法として、ハイブリッド
サーキット第９巻（１９８６年１月）第９頁から第１２
頁（Ｈｙｂｒｉｄ Ｃ１ｒｃｕｉｔｓ Ｎｏ、 ９（Ｊ
ａｎｕａｒｙ １９８６） ｐｐ９−１２３において、
赤外線によるリフローはんだ付け方法が論じられている
。
面実装部品をはんだ付けする方法として、ハイブリッド
サーキット第９巻（１９８６年１月）第９頁から第１２
頁（Ｈｙｂｒｉｄ Ｃ１ｒｃｕｉｔｓ Ｎｏ、 ９（Ｊ
ａｎｕａｒｙ １９８６） ｐｐ９−１２３において、
赤外線によるリフローはんだ付け方法が論じられている
。
また、エレクトロニックパッケージングアンドプロダク
ション第２５巻第２号（１９８５年２月）第９６頁から
第９９頁（Ｅ １ｅｃｔｒｏｎｉｅ Ｐ ａｃｋａｇｉ
ｎｇ ＆Ｐｒｏｄｕｃｔｉｏｎ ｖｏｌ、２５． Ｎｏ
、 ２ （Ｆｅｂｒｕａｒｙ １９８５）ｐｐ９６−９
９ ）に、表面実装部品のウェーブソルダリング技術の
問題点について論究されている。
ション第２５巻第２号（１９８５年２月）第９６頁から
第９９頁（Ｅ １ｅｃｔｒｏｎｉｅ Ｐ ａｃｋａｇｉ
ｎｇ ＆Ｐｒｏｄｕｃｔｉｏｎ ｖｏｌ、２５． Ｎｏ
、 ２ （Ｆｅｂｒｕａｒｙ １９８５）ｐｐ９６−９
９ ）に、表面実装部品のウェーブソルダリング技術の
問題点について論究されている。
これら従来のプリント配線板上における表面実装部品の
はんだ付け方法は、プリント配線板、例えば銅張り積層
板をエツチングして形成した配線回路板に、表面実装チ
ップ状部品のリードはんだ付け用ランドを設け、その周
辺をソルダーレジストで囲い、上記ランドに表面実装部
品のはんだ付けを行う方法が多用されている。このソル
ダーレジストはフローソルダー用に適合され、はんだ付
け中にフラックスが全面に均一に濡れ拡がることを目的
とした、少なくともフラックスと相溶性を有することを
必要とする絶縁性有機皮膜材が多く用いられ、エツチン
グ後印刷あるいは光重合または熱硬化させる方法で形成
される。しかし、このソルダーレジストは、リフローは
んだ付けにも併用されており、このため次のようなはん
だ付け欠陥が生じる一原因となっている。
はんだ付け方法は、プリント配線板、例えば銅張り積層
板をエツチングして形成した配線回路板に、表面実装チ
ップ状部品のリードはんだ付け用ランドを設け、その周
辺をソルダーレジストで囲い、上記ランドに表面実装部
品のはんだ付けを行う方法が多用されている。このソル
ダーレジストはフローソルダー用に適合され、はんだ付
け中にフラックスが全面に均一に濡れ拡がることを目的
とした、少なくともフラックスと相溶性を有することを
必要とする絶縁性有機皮膜材が多く用いられ、エツチン
グ後印刷あるいは光重合または熱硬化させる方法で形成
される。しかし、このソルダーレジストは、リフローは
んだ付けにも併用されており、このため次のようなはん
だ付け欠陥が生じる一原因となっている。
すなわち、チップ部品のリフローはんだ付けの多くの方
法は、はんだペーストを印刷あるいはデイスペンサなど
でリフローはんだ付けランド上に供給し、チップ部品を
装着したあと、適当な加熱方法でペーストを溶かしては
んだ付けする方法である。この方法においては、温度の
不均一やはんだ供給量の不均一などの原因の他、ペース
ト中のフラックスがはんだ付けするランドの周辺に流れ
出る。このため、これにはんだが引かれて、第５図に示
すごとくチップ部品の位置ずれを起こしたり、さらには
双方向ランドの一方にのみ先行してはんだ付けされるた
め、第４図に示すごとく、チップ部品が立上がってしま
う欠陥が生じるという問題があった。
法は、はんだペーストを印刷あるいはデイスペンサなど
でリフローはんだ付けランド上に供給し、チップ部品を
装着したあと、適当な加熱方法でペーストを溶かしては
んだ付けする方法である。この方法においては、温度の
不均一やはんだ供給量の不均一などの原因の他、ペース
ト中のフラックスがはんだ付けするランドの周辺に流れ
出る。このため、これにはんだが引かれて、第５図に示
すごとくチップ部品の位置ずれを起こしたり、さらには
双方向ランドの一方にのみ先行してはんだ付けされるた
め、第４図に示すごとく、チップ部品が立上がってしま
う欠陥が生じるという問題があった。
上述したごとく、従来技術においては、ソルダーレジス
トとフラックスとが相溶性であるため。
トとフラックスとが相溶性であるため。
ソルダーレジスト上へのフラックスの流出を助長するこ
とになり、これにはんだが引かれてチップ状部品の位置
ずれを起こしたり、あるいは双方向ランドの一方にのみ
先行してはんだ付けされるためにチップ状部品が立ち上
がるなどの欠陥が生ずるという問題があった。
とになり、これにはんだが引かれてチップ状部品の位置
ずれを起こしたり、あるいは双方向ランドの一方にのみ
先行してはんだ付けされるためにチップ状部品が立ち上
がるなどの欠陥が生ずるという問題があった。
本発明の目的は、プリント配線板などに、表面実装チッ
プ状部品をはんだ付けする場合において。
プ状部品をはんだ付けする場合において。
チップ状部品の位置ずれ、あるいはチップ状部品の立ち
上がりなどの欠陥の生じないプリント配線板上に表面実
装部品のはんだ付け方法に関する。
上がりなどの欠陥の生じないプリント配線板上に表面実
装部品のはんだ付け方法に関する。
上記本発明の目的は、プリント配線板上などにチップ状
部品をリフローはんだ付けする場合において、基材上に
形成されたソルダーレジストとはんだ付けランドとの境
界に、はんだペースト中のフラックスとは非相溶性で濡
れ拡がりにくい材料で構成された堰（せき）体を設け、
はんだペーストをはんだ付けランド上に局在させること
により。
部品をリフローはんだ付けする場合において、基材上に
形成されたソルダーレジストとはんだ付けランドとの境
界に、はんだペースト中のフラックスとは非相溶性で濡
れ拡がりにくい材料で構成された堰（せき）体を設け、
はんだペーストをはんだ付けランド上に局在させること
により。
達成される。
なお、ソルダーレジスト全体を、フラックスとは非相溶
性の材料と置換することも一つの問題解決手段であるが
、これはリフローはんだ付けの用途にのみ限定される。
性の材料と置換することも一つの問題解決手段であるが
、これはリフローはんだ付けの用途にのみ限定される。
しかし、一般にはフローはんだ付けを併用するプロセス
が必要であり、このためフローはんだ付けには直接影響
を及ぼさない解決方法として、上記のはんだペーストを
はんだ付けランド上に局在させる局在的はんだ付け方法
を必要とするのである。
が必要であり、このためフローはんだ付けには直接影響
を及ぼさない解決方法として、上記のはんだペーストを
はんだ付けランド上に局在させる局在的はんだ付け方法
を必要とするのである。
はんだ付けランドとソルダーレジストとの間に設けたせ
き体は、はんだペーストを加熱することによって低温で
溶解し発砲して濡れ拡がり始めるフラックス成分を、せ
き体の内周部のはんだ付けランド上に局在させる。さら
にはんだ合金の溶ける温度まで加熱すると、溶けたはん
だはフラックスがせき体の内周部に停留しているため上
記ランド外にはんだが引かれることがない。第５図は。
き体は、はんだペーストを加熱することによって低温で
溶解し発砲して濡れ拡がり始めるフラックス成分を、せ
き体の内周部のはんだ付けランド上に局在させる。さら
にはんだ合金の溶ける温度まで加熱すると、溶けたはん
だはフラックスがせき体の内周部に停留しているため上
記ランド外にはんだが引かれることがない。第５図は。
従来のせき体のない場合に、はんだ付けランド外にフラ
ックスが流れ出し、この方向にはんだが引かれて、同時
にチップ状部品が位置ずれを起こす場合を示し、極端な
時にはチップ状部品が立ち上がる場合を示している。し
たがって、フラックスがソルダーレジスト上に流れ出な
いようにすることが必要であり、本発明のはんだ付け方
法において、はんだ付けランドに設けるせき体は極めて
有効な作用を示すものである。
ックスが流れ出し、この方向にはんだが引かれて、同時
にチップ状部品が位置ずれを起こす場合を示し、極端な
時にはチップ状部品が立ち上がる場合を示している。し
たがって、フラックスがソルダーレジスト上に流れ出な
いようにすることが必要であり、本発明のはんだ付け方
法において、はんだ付けランドに設けるせき体は極めて
有効な作用を示すものである。
以下に、本発明の一実施例を挙げ、図面に基づいてさら
に詳細に説明する。
に詳細に説明する。
（実施例１）
第１図は、本発明のプリント配線板上にチップ状部品を
はんだ付けした場合の構成の一例を示す平面図で、第２
図は第１図の側面を示す側面図である。
はんだ付けした場合の構成の一例を示す平面図で、第２
図は第１図の側面を示す側面図である。
図において、プリント板の基材６の上に形成した銅箔で
形成された双方向ランド３の周辺は、ソルダーレジスト
５で囲まれている。このソルダーレジスト５は、双方向
ランド３上に重なっていることもある０本発明はこれら
の境界に、フラックスとは濡れにくい材料を用いたせき
体４を、双方向ランド３を取り囲むように構成している
。チップ状部品１の電極２は当然せき体４内に装着され
る。せき体材料としては、銅張り積層板の製造プロセス
を考慮し、レジスト印刷、硬化後にせき体を印刷供給す
る方法を採用し、かつ、リフローはんだ付けの耐熱性お
よび絶縁性などを考慮してウレタン塗料を用いた。
形成された双方向ランド３の周辺は、ソルダーレジスト
５で囲まれている。このソルダーレジスト５は、双方向
ランド３上に重なっていることもある０本発明はこれら
の境界に、フラックスとは濡れにくい材料を用いたせき
体４を、双方向ランド３を取り囲むように構成している
。チップ状部品１の電極２は当然せき体４内に装着され
る。せき体材料としては、銅張り積層板の製造プロセス
を考慮し、レジスト印刷、硬化後にせき体を印刷供給す
る方法を採用し、かつ、リフローはんだ付けの耐熱性お
よび絶縁性などを考慮してウレタン塗料を用いた。
もちろん、これらの必要とする特性を満足するならば、
せき体材料はウレタン塗料に限定されるものではない。
せき体材料はウレタン塗料に限定されるものではない。
（実施例２）
本発明の他の実施例として、第３図に示すように、双方
向ランド３上をそれぞれ個別に取り囲む方法で、はんだ
やフラックスに濡れにくい金属材料でせき体８を構成し
ている。このような材料尼して、銅箔エツチング工程の
後に、めっき法で供給することを検討した結果、ボロン
入りのニッケルめっきが適切であることを見出した。こ
の理由は、ニッケルめっきの表面にボロン濃度の高い皮
膜が形成されるためフラックスが濡れないからである。
向ランド３上をそれぞれ個別に取り囲む方法で、はんだ
やフラックスに濡れにくい金属材料でせき体８を構成し
ている。このような材料尼して、銅箔エツチング工程の
後に、めっき法で供給することを検討した結果、ボロン
入りのニッケルめっきが適切であることを見出した。こ
の理由は、ニッケルめっきの表面にボロン濃度の高い皮
膜が形成されるためフラックスが濡れないからである。
せき体８に金属材料を用いる場合の効果は。
その電気伝導性がプリント配線板の性能に悪影響を及ぼ
すことがないという利点がある。
すことがないという利点がある。
また、上記実施例１の方法において、双方向ランド３周
辺をそれぞれ個々に取り囲むせき体を構成しても有効で
あることは言うまでもない。
辺をそれぞれ個々に取り囲むせき体を構成しても有効で
あることは言うまでもない。
以上詳細に説明したごとく、本発明のプリント配線板上
にチップ部品などのリフローまたはフローはんだ付けを
行う方法において、はんだ付けランド外にフラックスの
流出する障害を防止し、その結果チップ状部品などのは
んだ付け後の位置ずれおよびその立ち上がりを防止する
ことができ、欠陥のないはんだ付け製品が得られる。
にチップ部品などのリフローまたはフローはんだ付けを
行う方法において、はんだ付けランド外にフラックスの
流出する障害を防止し、その結果チップ状部品などのは
んだ付け後の位置ずれおよびその立ち上がりを防止する
ことができ、欠陥のないはんだ付け製品が得られる。
なお、本発明のはんだ付け方法において、チップ部品の
立ち上がりについて、従来の方法では０．１５％程度発
生していた欠陥率を、０．０１％以下に低減することが
できる。また、はんだペースト中のフラックス含有量は
、一般に７〜１（ｗｔ、％であるが、多くの量がソルダ
ーレジスト上に流出するため、従来の方法では、はんだ
付けに必要な量より過剰量を必要とした。はんだペース
トの粘度は、フラックス量が多いと低下するため、従来
の方法においては粘度調整と安定性に問題が生じ、はん
だペースト供給後に、だれが生じ易かった。しがし１本
発明の方法の一例によると、フラックスを１０ｗｔ％か
ら７ｗｔ％程度に低減することができ、だけの無い良質
のはんだ付け製品を得ることができた。
立ち上がりについて、従来の方法では０．１５％程度発
生していた欠陥率を、０．０１％以下に低減することが
できる。また、はんだペースト中のフラックス含有量は
、一般に７〜１（ｗｔ、％であるが、多くの量がソルダ
ーレジスト上に流出するため、従来の方法では、はんだ
付けに必要な量より過剰量を必要とした。はんだペース
トの粘度は、フラックス量が多いと低下するため、従来
の方法においては粘度調整と安定性に問題が生じ、はん
だペースト供給後に、だれが生じ易かった。しがし１本
発明の方法の一例によると、フラックスを１０ｗｔ％か
ら７ｗｔ％程度に低減することができ、だけの無い良質
のはんだ付け製品を得ることができた。
第１図は本発明の実施例１におけるプリント配線板上に
チップ状部品をはんだ付けした場合の構成を示す平面図
、第２図は第１図の側面を示す側面図、第３図は本発明
の実施例２におけるチップ状部品のはんだ付けランドと
せき体の配置構成を示す平面図、第４図および第５図は
従来のチップ状部品のはんだ付け欠陥を示す説明図であ
る。 １・・・チップ状部品、２・・・電極、３・・・双方向
ランド、４・・・せき体、５・・・ソルダーレジスト、
６・・・基材、７・・・はんだ、８・・・せき体、９・
・・フラックス。 箒 １ 回 第 ２ 閏 纂 ５ 回 ！・−千岬プ伏−９１ｓ＆ ２− 電極 ３−ｍ−双方向ランド ７−−−ｔｔＡＪｔε゛ ９−−−−７フ・ノグ人
チップ状部品をはんだ付けした場合の構成を示す平面図
、第２図は第１図の側面を示す側面図、第３図は本発明
の実施例２におけるチップ状部品のはんだ付けランドと
せき体の配置構成を示す平面図、第４図および第５図は
従来のチップ状部品のはんだ付け欠陥を示す説明図であ
る。 １・・・チップ状部品、２・・・電極、３・・・双方向
ランド、４・・・せき体、５・・・ソルダーレジスト、
６・・・基材、７・・・はんだ、８・・・せき体、９・
・・フラックス。 箒 １ 回 第 ２ 閏 纂 ５ 回 ！・−千岬プ伏−９１ｓ＆ ２− 電極 ３−ｍ−双方向ランド ７−−−ｔｔＡＪｔε゛ ９−−−−７フ・ノグ人
Claims (3)
- １．プリント配線板上に、表面実装部品をはんだ付けす
る領域であるはんだ付けランドを複数個形成させて、上
記表面実装部品をはんだ付けする方法において、上記は
んだ付けランドに対して、単独もしくは２個以上の複数
のはんだ付けランドを包囲し、かつはんだ付けフラック
スと濡れにくい材料によつて構成されるせき（堰）体を
、上記はんだ付けランドの周辺近傍に設けて、上記表面
実装部品のはんだ付けを行うことを特徴とするはんだ付
け方法。 - ２．はんだ付け方法が、フローもしくはリフローはんだ
付け方法であることを特徴とする特許請求の範囲第１項
に記載のはんだ付け方法。 - ３．せき体がウレタン樹脂もしくはボロンを含有するニ
ッケル合金からなることを特徴とする特許請求の範囲第
１項または第２項に記載のはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32700087A JPH01170090A (ja) | 1987-12-25 | 1987-12-25 | はんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32700087A JPH01170090A (ja) | 1987-12-25 | 1987-12-25 | はんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170090A true JPH01170090A (ja) | 1989-07-05 |
Family
ID=18194190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32700087A Pending JPH01170090A (ja) | 1987-12-25 | 1987-12-25 | はんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170090A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681416A3 (en) * | 1994-05-06 | 1996-07-03 | Seiko Epson Corp | Printed circuit board and method for connecting electronic parts. |
| US6904673B1 (en) | 2002-09-24 | 2005-06-14 | International Business Machines Corporation | Control of flux by ink stop line in chip joining |
| US8865584B2 (en) | 2010-05-18 | 2014-10-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
-
1987
- 1987-12-25 JP JP32700087A patent/JPH01170090A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681416A3 (en) * | 1994-05-06 | 1996-07-03 | Seiko Epson Corp | Printed circuit board and method for connecting electronic parts. |
| US5943217A (en) * | 1994-05-06 | 1999-08-24 | Seiko Epson Corporation | Printed circuit board for mounting at least one electronic part |
| US6201193B1 (en) | 1994-05-06 | 2001-03-13 | Seiko Epson Corporation | Printed circuit board having a positioning marks for mounting at least one electronic part |
| US6904673B1 (en) | 2002-09-24 | 2005-06-14 | International Business Machines Corporation | Control of flux by ink stop line in chip joining |
| US8865584B2 (en) | 2010-05-18 | 2014-10-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4923336B2 (ja) | 回路基板及び該回路基板を用いた電子機器 | |
| US6316736B1 (en) | Anti-bridging solder ball collection zones | |
| KR100530965B1 (ko) | 인쇄용 마스크, 이를 이용한 솔더 페이스트 인쇄 방법, 표면실장 구조체, 및 그의 제조 방법 | |
| US5255839A (en) | Method for solder application and reflow | |
| US20080179379A1 (en) | Solder joint structure, soldering method, and electronic-component manufacturing apparatus using the same structure and the method | |
| US20100236823A1 (en) | Ring of power via | |
| KR970008310B1 (ko) | 접합제 인쇄 방법 | |
| JPH01170090A (ja) | はんだ付け方法 | |
| US6732907B2 (en) | Soldering method, soldering device, and method and device of fabricating electronic circuit module | |
| JP2011254050A (ja) | プリント基板の製造方法 | |
| US7410093B2 (en) | Solder wave process for solder shunts for printed circuit board | |
| CN201146630Y (zh) | 电子载板及焊垫结构 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2540772B2 (ja) | 表面実装部品の実装構造およびその方法 | |
| JPH04148587A (ja) | 表面実装用部品の実装方法 | |
| JP7661155B2 (ja) | プリント基板の製造方法 | |
| JPH04302193A (ja) | プリント基板 | |
| US20250087568A1 (en) | Multilayer substrate | |
| JP2003198116A (ja) | はんだ付け方法および接合構造体 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JPS6138220Y2 (ja) | ||
| JP2018032812A (ja) | 回路モジュールおよび電子機器 | |
| KR20080061769A (ko) | 인쇄회로기판의 부품 솔더링 방법 | |
| JPS6339117B2 (ja) | ||
| JPH05259632A (ja) | プリント配線板およびその製造方法 |