JPH04148587A - 表面実装用部品の実装方法 - Google Patents

表面実装用部品の実装方法

Info

Publication number
JPH04148587A
JPH04148587A JP2273999A JP27399990A JPH04148587A JP H04148587 A JPH04148587 A JP H04148587A JP 2273999 A JP2273999 A JP 2273999A JP 27399990 A JP27399990 A JP 27399990A JP H04148587 A JPH04148587 A JP H04148587A
Authority
JP
Japan
Prior art keywords
land
solder
cream solder
mounting
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2273999A
Other languages
English (en)
Inventor
Tei Kobayashi
禎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2273999A priority Critical patent/JPH04148587A/ja
Publication of JPH04148587A publication Critical patent/JPH04148587A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ラジオ、テレビ、ビデオなどを生産する際に
使用する表面実装用プリント配線板に、チップ抵抗、チ
ップコンデンサなどのチップ部品やその他の表面実装用
部品を実装する実装方法に関するものである。
従来の技術 従来、この種の表面実装用部品の実装方法において、ク
リームはんだを用いる場合、第5図に示すような構成に
より行われていた。第5図において、lは紙基材フェノ
ール樹脂銅張積層板やガラス布基材エポキシ樹脂銅張積
層板などからなる表面実装用プリント配線板、2は標準
設計寸法より縦、横を大きくした銅はくランド、3は表
面実装用部品、4は表面実装用部品3の端子、5は前記
銅はくランド2の周辺部を含めて形成したソルダレジス
ト、6は前記銅はくランド2上のソルダレジスト5を除
いた部分に形成したクリームはんだである。
以上のように構成された表面実装用部品の実装方法につ
いて、説明を行う。
表面実装用部品3を実装する表面実装用プリント配線板
l上の銅はくランド2は表面実装用部品3の端子4が前
記銅はくランド2に接する長方形面域の端より、その縦
および横方向に必要以上大きくするのが一般的であった
。そして、前記銅はく2上に、表面実装用部品3の装着
時に銅はくを露出させる必要がある部分に、実装に必要
な形状だけ窓をあけたソルダレジスト5を形成し、さら
に前記ソルダレジスト5により窓をあけられた銅はくラ
ンド上にクリームはんだ6を設け、表面実装用部品3を
搭載し、リフローなどではんだ付けを行うものであった
。
発明が解決しようとする課題 しかし、このような従来の構成では、表面実装用部品の
端子の位置ずれやクリームはんだの印刷不良などにより
、十分な量のはんだが供給できないため、端子の上面ま
ではんだが回り込まず、はんだ付は不良が発生する場合
が多かった。また、ピン数60本や80本のQ、F、P
、  (ファラド フラット パッケージ)など高密度
な表面実装用部品を実装する場合、端子のピッチは標準
的な場合0.8閣しかなく銅はくランドを必要以上大き
くするということは、隣接する銅はくランド間でのはん
だブリッジによるショートが多発したり、銅や錫のマイ
グレーションによる表面絶縁抵抗の劣化を起こすなど、
信鯨性に悪影響を及ぼすという問題があった。
本発明はこのような問題点を解決するもので、簡単な構
成でクリームはんだによる接続体転性を向上させ、しか
も高密度な表面実装用部品に対しても確実に接続を行う
ことができる実装方法を提供することを目的とするもの
である。
課題を解決するための手段 この課題を解決するために本発明は、表面実装用プリン
ト配線板のランドの少な(とも他のランドと隣接する側
の連載を絶縁材料で覆うとともに、その絶縁材料上を含
めてランド上にクリームはんだを付着させ、表面実装用
部品を配置した後、クリームはんだを溶融させてランド
に表面実装用部品の電極部を接続するようにしたもので
ある。
作用 この構成により、電極ピッチが比較的狭い表面実装用部
品の電極に、はんだ量不足による不良が発生しないよう
に、銅はくランド上の絶縁材料で覆った部分にもクリー
ムはんだを付着させることで、はんだ溶融時には、その
銅はくランド上のクリームはんだが絶縁材料で覆ってい
ないランドや電極部の方に流れ込み実質的に、はんだ量
が多くなるようにするとともに、不必要に銅はくランド
の大きさを変更することなく、はんだブリッジによるシ
ョート不良のない信顛性の高い実装方法が可能となる。
実施例 第1図は本発明の一実施例による構成図である。
第1図において、7は紙基材フェノール樹脂銅張積層板
やガラス布基材エポキシ樹脂銅張積層板などからなる表
面実装用プリント配線板、8は標準設計寸法よりなる銅
はくランド、9は表面実装用部品、10は表面実装用部
品9の端子、11は前記銅はくランド8上を含めて、こ
の周辺部と重なるように形成したソルダレジストで、こ
のソルダレジスト11は、少なくとも同一の表面実装用
部品が接続されるランド間の隣接する連載を覆うように
形成する。12は前記銅はくランド8上のツルダレジス
[1を含んだ部分に形成したクリームはんだである。
この第1図からも明らかなように、クリームはんだ12
は銅はくランド8上のソルダレジスト11を含んだ部分
に形成される。この形成に際しては、所定の長さならび
に幅に対応するスリットを有するメタルマスクを位置合
わせにより表面実装用プリント配線板7上に配置し、そ
の上からクリームはんだ12を印刷することで、所望の
クリームはんだの形成が実現される。
上述のようにクリームはんだ12が形成された銅はくラ
ンド8に表面実装用部品9の端子10を配置し、加熱処
理を施す、加熱されたクリームはんだ11は溶融し、表
面張力によって端子10ならびに銅はくランド8上のソ
ルダレジスト11で覆われていない部分に引き寄せられ
、はんだ付けが行われる。
以上のように本実施例によれば、表面実装用部品の端子
間に、はんだブリッジの発生がなく、クリームはんだの
形成厚さを厚くすることなく、十分なはんだ量を確保で
きる。
また第2図、第3図および第4図は銅はくランド上のソ
ルダレジスト形成における他の実施例であり、いずれも
、はんだクリームの加熱溶融後の表面実装用部品の端子
とランドのはんだ量を十分確保するためのものであり、
ソルダレジストのパターンを変更することにより容品に
実現可能となる。
第2図は表面実装用部品側のソルダレジストを除いた例
であり、第3図はソルダレジストの四隅にアールを設け
た例である。また、第4図はトランジスタやダイオード
などのミニモールドタイプの表面実装用部品に対応する
ランド上に形成したソルダレジストのパターンの一例で
あり、ロードマツプによる位置表示が困難な場合、ソル
ダレジストにて表示機能をもたせることも可能である。
発明の効果 以上のように本発明によれば、表面実装用プリント配線
板のランドの少なくとも他のランドと隣接する側の連載
を絶縁材料で覆うとともに、その絶縁材料上を含めてラ
ンド上にクリームはんだを付着させることにより、比較
的電極間ピッチの狭い表面実装用部品のはんだ接続時の
隣接するランド間でのはんだブリッジを防止するととも
に、銅はくランドの設計を変更することなく十分なはん
だ量を確保することが可能となり、これによって、はん
だ付けの手直しや表面実装用部品の導通不良などがなく
、また電子部品に必要以上の熱ショックなどを与えなく
てもよいため、信転性を向上させることができるという
効果が得られる。
また、隣接するランド間に適切な間隔を設けられるため
、銅や錫のマイグレーションによる表面絶縁抵抗の劣化
も防止できるという効果がある。
また、ロードマツプによる表示が困難な高密度表面実装
用部品に対応するランド上に形成したソルダレジストに
て、それらの位置表示を行えるという効果もある。加え
て本発明による方法は従来のソルダレジスト形成工程と
同一工程で行えるという産業上の利点もある。
【図面の簡単な説明】
第1図は本発明の一実施例による方法において表面実装
用部品を配置した状態を示す平面図、第2図、第3図お
よび第4図はそれぞれ本発明の他の実地例における銅は
くランド上のソルダレジストの例を示す平面図、第5図
は従来の実装方法により表面実装用部品を配置した状態
を示す平面図である。 7・・・・・・表面実装用プリント配線板、8・旧・・
銅はくランド、9・・・・・・表面実装用部品、1o・
・・・・・端子、11−・・・・・ソルダレジスト、1
2・・・・・・クリームはんだ。 代理人の氏名 弁理士 小鍜治 明 はが22嬉 図 菖 図 侵面実装用ブソント配IH1i !If +x < 5ンド

Claims (1)

    【特許請求の範囲】
  1.  隣接する複数個のランドを有する表面実装用プリント
    配線板の前記ランドに表面実装用部品の電極を接続する
    際に、前記ランドの少なくとも他のランドと隣接する側
    の辺域を絶縁材料で覆うとともに、その絶縁材料上を含
    めてランド上にクリームはんだを付着させ、表面実装用
    部品を配置した後、クリームはんだを溶融させてランド
    に表面実装用部品の電極部を接続することを特徴とする
    表面実装用部品の実装方法。
JP2273999A 1990-10-11 1990-10-11 表面実装用部品の実装方法 Pending JPH04148587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2273999A JPH04148587A (ja) 1990-10-11 1990-10-11 表面実装用部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2273999A JPH04148587A (ja) 1990-10-11 1990-10-11 表面実装用部品の実装方法

Publications (1)

Publication Number Publication Date
JPH04148587A true JPH04148587A (ja) 1992-05-21

Family

ID=17535541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2273999A Pending JPH04148587A (ja) 1990-10-11 1990-10-11 表面実装用部品の実装方法

Country Status (1)

Country Link
JP (1) JPH04148587A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0723387A1 (en) * 1995-01-19 1996-07-24 Digital Equipment Corporation Soldermask gasketing of printed wiring board surface mount pads
US5815919A (en) * 1994-08-03 1998-10-06 International Business Machines Corporation Process for producing an interconnect structure on a printed-wiring board
EP0907963A4 (en) * 1996-04-19 2000-07-12 Motorola Inc SOLDERING HIGH APPARATUS, ELECTRONIC COMPONENT FOR PRODUCING A SOLDERING HOLDER

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815919A (en) * 1994-08-03 1998-10-06 International Business Machines Corporation Process for producing an interconnect structure on a printed-wiring board
EP0723387A1 (en) * 1995-01-19 1996-07-24 Digital Equipment Corporation Soldermask gasketing of printed wiring board surface mount pads
JPH08236914A (ja) * 1995-01-19 1996-09-13 Digital Equip Corp <Dec> プリント配線板表面取付パッドの半田マスク
EP0907963A4 (en) * 1996-04-19 2000-07-12 Motorola Inc SOLDERING HIGH APPARATUS, ELECTRONIC COMPONENT FOR PRODUCING A SOLDERING HOLDER

Similar Documents

Publication Publication Date Title
CA2273662A1 (en) Solder resist window configurations for solder paste overprinting
US6175086B1 (en) Method for mounting terminal on circuit board and circuit board
KR970008310B1 (ko) 접합제 인쇄 방법
JPH08236914A (ja) プリント配線板表面取付パッドの半田マスク
US6296174B1 (en) Method and circuit board for assembling electronic devices
JPH0219635B2 (ja)
JP2005026344A (ja) プリント配線板、プリント回路板、プリント配線板の製造方法及びプリント回路板の製造方法
JP2646688B2 (ja) 電子部品の半田付け方法
JP2917537B2 (ja) 表面実装用icパッケージの実装方法
JPS61172395A (ja) 電子部品取付方法
JPH04196191A (ja) プリント基板
JP3080512B2 (ja) 表面実装部品搭載用配線基板及び部品搭載接続方法
JP2503565Y2 (ja) プリント配線基板の部品実装構造
JPH073662Y2 (ja) 電気回路基板
JPH04373156A (ja) クリーム半田接続方法
JPH01251788A (ja) プリント基板
JPH0419825Y2 (ja)
JPH11145606A (ja) 電子部品の実装方法及びその回路基板
JPH01170090A (ja) はんだ付け方法
JPH04134879U (ja) 印刷配線板
JPH06244541A (ja) 回路基板装置
JPH03262186A (ja) 印刷配線基板
CN1156205C (zh) 电子装置的安装方法及电路板
JPH033391A (ja) プリント配線板及びプリント配線板の製造方法
JPS6181698A (ja) 配線回路装置