JPH01170105A - 正弦波発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は正弦波発振器に関する。

［従来の技術］ 本発明に関連した正弦波発振器はｒ　Ｗｉｒｅｌｅｓｓ
　ＷｏｒｌｄＪ　１９１１１年６月号６９．７０．７８
頁及びｒＷｉｒｅｌｅｓｓＷｏｒｌｄＪ　１９ｇ２年１
１月号６５頁により知られている。

まず、正弦加法定理から始める。すなわち５ｉｎ（（Ｌ
ｌ＋Δω）＝　ｓｌｎω・ｃｏｓΔ（１３＋Ｃ０８（ｔ
）　ａ　ｓｉｎΔωまたはこの正弦関数で分離されてい
る点を考慮して導き出される一般関係式、すなわち Ａ　　（ｉ＋１）＝　　Ａ　　１　−　　ｅｏｓｚ　＋
８　　＋　　拳　５１ｎｚを考える。ここにおいてＡｌ
又はＢｌはそれぞれ一つ前のステップですでに演算され
た正弦値または余弦値であり、Ａ（ｉ＋ｌ）は新たに演
算された正弦値であり、そして２は所望の周波数ｆに比
例する係数である。

この従来の正弦波発振器は２が微小であると実際上、ｃ
ｏｓｚ　＝　１及び５ｉｎｚ　＝　ｚとなることに基づ
き、かつそれにより簡易化して、次のように変形される
。

Ａ　（ｉＢ）＝　Ａ　＋÷Ｂｉ−ｚ　　にの近似式より
、新たな正弦値は前の正弦値に余弦の端数・分数を加算
することにより得られることがわかる。また同様に新た
な余弦値は下式のように前の余弦値から正弦の一部を減
算することにより得られることが明らかである。

Ｂ（ｉｌ＋）　＝　Ｂｉ−Ａｌ−２０ 前記近似式により従来の正弦波発振器は只１つの乗算ス
テップ及び１つの加算ステップにより２を所望の周波数
値ｆのラジアン周波数の端数・分数として、先行するス
テップですでに演算された正弦値ＡＩ及び余弦値８１か
ら新たな正弦値Ａ（１＋ｌ）及び余弦値Ｂ　（ｉ＋１）
をそれぞれ順次計算するものである。

【発明が解決しようとする課題］ この従来の正弦波発振器の基となる前記近似式は数学的
に正確なものではないので、この従来の発振器から発生
する正弦波信号は振幅及び周波数の両方に根本的誤差を
含むものとなっている。

本発明の目的は簡単な構造でコストも低く押え、デジタ
ル的に予め定めた所定の周波数値で、周波数や振幅の誤
差なく高精度で、かつ良好なスペクトル純度で、正弦波
信号を発生する演算ステップにおいてはただ１つの乗算
及び１つの加算を行うだけで正弦波信号を発生する正弦
波発振器を提供するものである。

［課題を解決するための手段］ この発明に係る正弦波発振器は、只１つの乗算及び加算
により、デジタル的に予め設定された周波数ｆの正弦波
を、クロック周波数ｐを有するクロックジェネレータに
よる制御のもとに連続的ステップで発生させるものであ
って、第１ステップで前記値に基づいて Ａ・（１＋１）＝　Ａ　＋＋　Ｂ　Ｉ−にの値を決定し
、これに引き統く第２ステップでＢ（ｉ＋１）”　Ｂ　
Ｉ−Ａ　（１＋ｌ）　０Ｋを決定するものであり、但し
この場合ＡＨ＋１）及びＢ　（ｉ＋１）は新たな演算値
、Ａｉ及びＢｌは先行するステップですでに演算された
値、そしてＫは所望の周波数ｆの決定係数であってこれ
らを基に前記各ステップでの前記値の決定を行うととも
に、前記各値Ａ（ｉ＋１）及びＢ（ｔｔｌ）のうち少な
くとも一方をＤ−Ａ変換器によりアナログ正弦波信号に
変換するものであって、前記デジタル的に予め設定され
た周波数ｆからコンピュータ（１）で前記係数Ｋを Ｋ　＝　２　・ｓｉｎ（ｇ　・ｆ／ｐ）となるように演
算し、連続するステップ（Ｉ、ＩＩ。

ＩＮ、、、）の周期を１／２ｐに選定し、更に前記第１
ステップのために初期値をＡ（０）＝０　及び Ｂ（０）＝ｃｏｓ（π・ｆ／ｐ） に選定したことを特徴とするものである。

［作用］ 本発明の正弦波発振器では、公知の加法定理を基にただ
１つの乗算とただ一つの加算とにより順次的に演算し所
望の正弦波信号を発生させる。そしてその演算では、振
幅及び周波数誤差を余儀なくされる従来の正弦波発振器
の近似式に基づいたものでな（て、正弦または余弦の加
法定理からのそれぞれの正確な導出値に基づく演算がさ
れる。

［実施例］ 以下本発明の一実施例を添付の図面に基づいて説明する
。

図面に示したブロック図はディジタル的に予め設定され
た周波数値ｆを持つ正弦波信号Ｓを発生するための装置
を示している。この装置は次の関係式に従って使用者の
入力する周波数値ｆから計算される周波数係数Ｋを計算
するコンビコータ１を備えており、その関係式は に＝２　・ｓｉｎ（ｇ−ｆ／ｐ）　　ｅ　６　ｍ　＠　
＠　ｅ　＠　　（１）である。

前記関係式（１）において、ｐは制御され゛切換えられ
る連続する演算の各ステップに流れるクロックジェネレ
ータ２の発生する制御信号の周波数である。このように
計算された周波数係数には、乗算器４の一方の入力部に
接続されている記憶手段であるメモリー３に記憶される
。前記乗算器４は並列型のものとするのが好ましく、そ
うすることにより動作が極めて高速となり、前記クロッ
クジェネレータ２により予め設定した演算ステップ時間
内で複数の連続する乗算動作が実施可能となる。

前記乗算器４の出力は、前記クロックジェネレータ２を
介して周波数ｐで加算モードと減算モードの間の切り換
えができるようにした加算器５の一方の入力部に接続さ
れている。前記乗算器４の他方の入力部は第１の伝送制
御装置くマルチプレクサ又は切換え手段）６を経由して
第１のラフチアの出力部または第２のラッチ８の出力部
に接続されている。第１及び第２のラッチ７及び８の各
出力は第２の伝送制御装置９を通して前記加算器５の他
方の入力部に接続されている。さらに第１のラッチ７の
出力は、所望のアナログ正弦波信号Ｓを出力する第１の
Ｄ−Ａ変換器ｌＯに接続されている。もし、前記正弦波
信号Ｓに対し位相を９０°変位させた出力信号Ｓを同時
に得たい場合は前記第２のラッチ８の出力を第２のＤ−
Ａ変換器１１に接続することができる。

また、前記第１のラッチ７の出力はさらに第３の伝送制
御装ｆｆ１１２の一方の入力部に接続され、他方の入力
部は前記加算器５の出力部に接続されている。同様に前
記第２のラッチ８の出力部は第４の伝送制御装置１３の
入力部に接続され、前記第４の伝送制御装置１３の他の
入力部には前記加算器５からの出力信号が前記と同様に
入力されている。

前記各伝送制御装置６，９，１２．１３はマルチプレク
サ−であって制御信号Ｐにより前記クロックジェネレー
タ２を介して駆動される。また前記２つの第１及び第２
のラッチフと８は前記クロックジェネレータからのクロ
ック信号Ｃにより駆動される。

本発明の一実例として前記制御信号の周波数ｐは例えば
８０１：Ｉｌｚであり、前記クロック信号Ｃの周波数は
１６０ＫＨｚである。これは前記各伝送制御装置６゜９
、１２．１３及び加算器５を６．２５μｓの周期を有す
る連続する各ステップで切換えることを意味している。

前記第３及び第４の伝送制御装置１２と１３の各出力部
は前記第１及び第２のラッチ７と８の各入力部にそれぞ
れ接続される。また、前記第１及び第２のラッチ７と８
は当初第１のラッチ７をゼロに設定し、第２のラッチ８
を式 ％式％（２） の僅に設定するようフンピニ−タ１に接続する。

この場合Ｂ　ｔ０）もコンビエータｌで（１）式と同様
に計算される。

この回路構成の本実施例は下記のように動作する。先ず
初めに使用者が所望の周波数ｆのディジタル値をコンピ
ュータ１に入力し、そこでコンピュータ１は（１）式に
より周波数係数Ｋを計算し、同時に（２）式により振幅
修正係数Ｘ°の計算も行う。

この周波数係数Ｋをメモリー３に記憶させ常時利用可能
とする。同時に、第１のラッチ７をゼロに設定し、そし
て第２のラッチ８を（２）式による前記振幅修正係数に
°に設定する。この設定操作時、前記クロックジェネレ
ータ２はオフにされている。

前記クロックジェネレータ２をオンすると、前記各伝送
制御装置６．９．１２．１３が第１ステップ（１）の間
ａに切換えられる。これはこの時第２のラッチ８に保持
されている値が前記第１の伝送制御装置６を介して係数
Ｋにより乗算される前記乗算器４の入力部に入力される
ことを意味している。そしてこの乗算結果は前記加算器
５の一方の入力部に入力され、同時に前記第１のラッチ
７からのそのときの出力信号（この場合初期値＝ゼロ）
が加算器５の他方の入力部に入力される。そして前記加
算器５はクロックジェネレータ２によす加算モードに切
換えられ、これにより計算された合計値は前記第３の伝
送制御装置１２を介して前記第１のラッチ７の入力部に
入力される。前記第１のラッチ７に当初記憶されている
値ＡＩはこれによりステップＩでの新しい演算値Ａ　（
ｉｌｌ）に変換される。

この操作の間、前記第２のラッチ８の入力部には前記第
４の伝送制御装置１３を介して第２のラッチ８自身の出
力信号だけが入力されるので値Ｂ＋ｌｔ前記第２のラッ
チ８に残ることになる。

これに統くステップ■において前記各伝送制御装置は６
．９．１２．１３それぞれをｂに切換えられ、この場合
前記第１のラッチ７からの出力信号、すなわち先のステ
ップで計算された新しい値Ａ（ｉ＋１）はＫにより乗算
される前記乗算器４に入力される。

そして前記加算器５はこのステップ■で前記クロックジ
ェネレータ２を介して減算モードに切換えられるのでこ
の加算器５において前述の乗算値は前記第２のラッチ８
の値Ｂｉから引かれる。前記加算器５の出力に現れる差
の値は前記第４の伝送制御装置１３を介して前記第２の
ラッチ８の入力部に入力され、そのラッチ８ではそれを
新しい係数Ｂ（ｉ＋！）として保持する。一方、第１の
ラッチ７の値は変化せず、ステップ■の間前記第１のラ
ッチ７の出力は前記第３の伝送制御装置１２を介して第
１のラッチ７の入力に接続されている。更にこれに統く
第３ステップ■では前記各伝送制御装置６、９．１２．
１３はそれぞれを再度ａに切換えられ、ステップＩの演
算を繰返す。そしてステップ■ではステップ■の演算が
繰返される。この交互に繰返されるステップＩ、ＩＩの
周期は１／２　ｐであって、ｐは例えば８０ＫＩＩｚの
制御信号の周波数であり、前記クロックジェネレータ２
により発せられ且つ６゜２５μｓのステップ周期に対応
するものである。すなわち前記各伝送制御装置６．９．
１２１３及び加算器５は６．２５μｓ毎及び２つのステ
ップの終了する毎に切換わる。すなわち１２．５μｓ毎
に切換わることになる。それぞれの新たな演算Ａｃ目ｌ
）及びＢ（ｉ＋電）は前記第１及び第２のラッチ７と８
それぞれにおいて得られるものである。従って第１のＤ
−Ａ変換器１０は前記第１のラッチ７からの新たに演算
された値を１２．５μｓ毎に受は取り、この値から所望
の正弦波信号Ｓを発生させる。もし別の第２のＤ−Ａ変
換器１１を設ける場合はこの第２のＤ−Ａ変換器１１が
前記第１のＤ−Ａ変換器１０と同様に前記第２のラッチ
８から１２，５μｓ毎に新たな値を受は取りこの値から
位相が正確に９０’変位した所望の第２のアナログ正弦
波信号を発生させる。

従って前記第１及び第２のラッチ７と８において周波数
ｆにおける所望の正弦波信号が１２．５μｓの各ステッ
プでディジタル値で形成されている信号は、その信号に
対応するアナログ信号へ直接に変換される。ステップ周
期を決定する制御信号の周波数ｐは（１）式に基づく周
波数係数Ｋに含まれる。

前記制御信号の周波数ｐ及び使用する乗算器４の乗算速
度によるが、大抵の場合各ステップの間に前記乗算器４
を通してその他の追加のコンビエータ操作を実施するの
に十分な時間がある。例えば、別の変調した正弦波信号
を演算して対応した値に変換することが可能である。そ
の他にも各ステップの間に前述した方法に基づき２つも
しくはそれ以上の正弦波信号を同時に連続的に演算し発
生させることも可能である。この場合には別のメモリー
を設けるだけで別の周波数係数Ｋを記憶しこの別のメモ
リーはそれに対応する各伝送制御装置を介して加算器４
の入力部に接続される。それぞれ各別の正弦値を保持す
る必要のある更に別の各ラッチ及びこれと協働する各伝
送制御装置を設けなければならない。

本発明の全システムは市販の電子部品を集めて形成して
もよいし、いわゆるゲート・アレイ回路などで構成する
ことも可能である。また、各ラッチ７と８は簡単な既知
のラッチ（−時記憶式）であるが、Ｄ型フリップフロッ
プであってもよい。

また各Ｄ−Ａ変換器１０と１１の大きさは所望の分解能
に応じた大きさのものとされる。

このように構成した本発明の正弦波発振器により発生す
る正弦波信号は正確な周波数及び正確な振幅を示すのみ
ならず高い周波数分解能並びに良好なスペクトル純度を
示しており、この点は数学的に導びき出される調波振動
の微分方程式から証明し得る。また本発明の正弦波発振
器の形態は極めて簡単な構造で且つ安価であって、本発
明で得られる信号特性は乗算器、加算器及び各ラッチの
演算レンチＮのみに左右され、周波数分解能はこの周波
数を決定する係数にの幅Ｍにのみ左右されるだけである
。例えば、Ｍ−Ｎ＝２４とすれば、周波数分解能が１０
−７の場合９０ｄＢ以上の調波と従属波との間の間隔が
得られることになる。本発明の正弦波発振器の更に他の
利点は１／２ｐのタイムオフセットにより正弦及び余弦
振動をもたらすところの演算をするので本発明の正弦波
及び余弦波の正確に９０°移相された信号となるから、
２個のＤ−Ａ変換器を用いて正確に９０°位相の変位し
た２個の正弦波信号を発生させることができる点である
。

［発明の効果］ 以上のように、この発明によれば正確な周波数及び振幅
を示す正弦波信号を発生することができかつ、正確に９
０°位相が変位した正弦波信号も発生することができる
。したがってデジタル的に予め定めた所定の周波数値で
、周波数や振幅の誤差なく高精度で、かつ良好なスペク
トル純度で、正弦波信号を発生する演算ステップにおい
てはただ１つの乗算及び１つの加算を行うだけで正弦波
信号を発生する正弦波発振器を提供するものである。

また本発明の正弦波発振器の形態は極めて簡単な構造で
あり安価で製作することができる。

【図面の簡単な説明】

＃＝図はこの発明の一実施例による正弦波発振器のブロ
ック図である。 図において、ｌはコンピュータ、２はクロックジェネレ
ータ、３は記憶手段、４は乗算器、５は加算器、６．９
．１２．１３は伝送制御装置、７．８はラッチ、１０．
ｌｌはＤ−Ａ変換器である。 代理人　　弁理士　　東　島　隆　治

Claims (3)

【特許請求の範囲】
1. （１）正弦波発振器であって只１つの乗算及び加算によ
   り、デジタル的に予め設定された周波数ｆの正弦波を、
   クロック周波数ｐを有するクロックジェネレータによる
   制御のもとに連続的ステップで発生させるものであって
   、第１ステップで前記値に基づいて Ａ＿（＿ｉ＿＋＿１＿）＝Ａ＿ｉ＋Ｂ＿ｉ・Ｋの値を決
   定し、これに引き統く第２ステップでＢ＿（＿ｉ＿＋＿
   １＿）＝Ｂ＿ｉ−Ａ＿（＿ｉ＿＋＿１＿）・Ｋを決定す
   るものであり、但しこの場合Ａ＿（＿ｉ＿＋＿１＿）及
   びＢ＿（＿ｉ＿＋＿１＿）は新たな演算値、Ａ＿ｉ及び
   Ｂ＿ｉは先行するステップですでに演算された値、そし
   てＫは所望の周波数ｆの決定係数であってこれらを基に
   前記各ステップでの前記値の決定を行うとともに、前記
   各値Ａ＿（＿ｉ＿＋＿１＿）及びＢ＿（＿ｉ＿＋＿１＿
   ）のうち少なくとも一方をＤ−Ａ変換器によりアナログ
   正弦波信号に変換するものであって、 前記デジタル的に予め設定された周波数ｆからコンピュ
   ータ（１）で前記係数Ｋを Ｋ＝２・ｓｉｎ（π・ｆ／ｐ） となるように演算し、 連続するステップ（ I 、II、III、、、）の周期を１／
   ２ｐに選定し、 更に前記第１ステップのために初期値を Ａ＿（＿０＿）＝０及び Ｂ＿（＿０＿）＝ｃｏｓ（π・ｆ／ｐ） に選定したことを特徴とする正弦波発振器。
2. （２）請求項１の正弦波発振器であって、 乗算器（４）と、 前記乗算器（４）の出力に接続され、加算モードと減算
   モードとに切換え得る加算器（５）と、前記値Ａ＿（＿
   ｉ＿＋＿１＿）を保持するための第１のラッチ（７）と
   、 前記値Ｂ＿（＿ｉ＿＋＿１＿）を保持するための第２の
   ラッチ（８）と、 前記乗算器（４）に結合され前記コンピュータ（１）に
   より演算される係数Ｋを記憶するための記憶手段（３）
   とを備え、 前記各手段を前記クロックジェネレータ（２）に相互連
   結して前記クロックジェネレータ（２）により下記の制
   御をする；すなわち、 前記第１の演算ステップ（ I ）に先立ち前記第１のラ
   ッチ（７）をデジタル値ゼロに設定し、前記第２のラッ
   チ（８）を前記コンピュータ（１）の演算による初期値
   Ｂ＿（＿０＿）＝ｃｏｓ（π・ｆ／ｐ）に設定し、また
   これに引続く第１ステップ（ I ）の間に、前記係数Ｋ
   を前記乗算器（４）において前記ラッチ（８）からの値
   により乗算し、この乗算値を前記加算器（５）において
   前記第１のラッチ（７）からの値に加え、こうして作ら
   れた合算値を新たな値として前記第１のラッチ（７）に
   記憶させ、 第２のステップ（II）において、係数Ｋを、先のステッ
   プ（ I ）で演算された前記第１のラッチ（７）からの
   新たな値により前記乗算器（４）で乗算し、この乗算値
   をモードを変化した前記加算器（５）において前記第２
   のラッチ（８）の値から差し引いて、その差を新たな値
   として前記第２のラッチ（８）に記憶し、 以上のコンピュータ操作を、連続する各ステップ（ I
   、II、III、IV、、、）の間前記クロックジェネレータ
   （２）による制御のもとに、所望の周波数ｆを有したア
   ナログ正弦波信号が前記第１及び又は第２のラッチ（７
   及び又は８）に結合したＤ−Ａ変換器（１０または１１
   ）の出力において形成するように連続的に繰り返す、上
   記のように構成した正弦波発振器。
3. （３）請求項２の正弦波発振器であって、前記第１及び
   第２のラッチ（７及び８）の出力を第１の伝送制御装置
   （６）を介して前記乗算器（４）に、また、第２の伝送
   制御装置（９）を介して前記加算器（５）に接続すると
   ともに、前記加算器（５）の出力を第３及び第４の伝送
   制御装置（１２、１３）を介して前記第１及び第２のラ
   ッチ（７及び８）の入力に接続したことを特徴とする正
   弦波発振器。