JPH01171393A - デジタル・キー電話システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電話通信装置及び方法の分野に関し、そして
さらに具体的には、時々キー電話システムと呼ばれる小
電話システム及び同等物に関する。

発明の背景 多様なサイズの電話システムはまた、多様な対応するア
ーキテクチャ−を有する。例えは、中央交換機は、通常
大形であり、そして特徴として、交換網において電話回
線の集中を含むように設計され、交換網は、多様な周辺
コントローラによって補われた中央コントローラにより
動作される。

最大の信頼性のために、中央コントローラ、交換網、及
び周辺コントローラの幾つかは、冗長性により機能的信
頼性を達成するために二重化される。

拡張保守ソフトウェアが、これらの要素を管理するため
に提供され、その結果不可避的に無秩序に発生ずる故障
又は誤動作にも拘わらず、電話加入者へのサービスは、
実質的に中断されずに継続される。対照的に、構内交換
機（ＰＢＸ）は、小形になり、かつより費用感度になる
傾向がある。ＰＢＸアーキテクチャ−は、通常、中央交
換機に類似するが、二重化と冗長性が縮小され、かつ結
果的に機能的信頼性が低下される。一般時分割多重化、
パルス符号変調交換機の利点は、多数あるが、顕著な利
点の１つは、一般に６４　Ｋ　ｂ　／　ｓのベース・レ
ートにおいて、又は例えば、最近の統合サービス・デジ
タル網（ＩＳＤＮ）勧告標準により、音声及び／又はデ
ータ信号を保持することに適合されることである。別の
利点は、一般の最新電話交換機において例証されたが、
単一の電話回線が電話機を交換機に実際に結合するが、
複数のディレクトリ又は拡張番号が、任意の１つの電話
機において使用されることである。

非常に小さな電話システムの幾つかの例は、−般に、キ
ー電話システムと呼ばれる。伝統的に、キー電話システ
ムは、キー電話機の間の拡張電話回線と制御引き込み線
によって提供される。各キー電話回線は、電話交換機に
延びる。電話機の各々は、複数の押しボタン・スイッチ
又はキーを含み、各々は、キー電話機に経由された複数
の電話回線の中の特定電話回線に電話機を結合する。回
線選択の交換機能は、機械的に提供され、そしてキー電
話機の間に分散される。簡易一般電話サービス（ＰＯＴ
Ｓ）のほかに、機能が−回線ペースで付加されなければ
ならない。これらのシステムの主要利点は、小サイズで
経済的であることである。しかし、そのようなシステム
が、サービスを行う組織と共に展開されることが必要と
されるならば、時間の経過につれ、それは、究極的に構
内交換機よりも一回線及び機能ベースにおいてより高価
になる。キー電話システムはまた、アナログ信号形式を
特徴とし、そしてこのため、近い将来に事業顧客によっ
て望まれることが見込まれる如く、Ｉ　ＳＤＮとインタ
ーフェースすることは非実際的である。

問題を解決するための手段 電話システムを提供することが、発明の目的であり、こ
の場合キー電話システムとデジタル信号通信の機能的利
点は、各々単一電話回線によってシステムに結合された
キー電話機により、共存する。

１つの例において、キー電話システムが提供され、この
場合時分割多重化信号は、１つ以上の時間スイッチによ
り、電話機の間で交換される。各時間スイッチは、モジ
ュラ−であり、時間スイッチ・モジュールは、小グルー
プの電話回線出現のトラフィック要求条件のみを取り扱
うことができる。このため、大量の交換装置がモジュー
ルとして増加され、費用は、システムによって取り扱わ
れた電話機の数に実質的に比例する。

発明により、複数のデジタル信号機器の間にデジタル信
号通信経路を提供し、かつデジタル信号機器の任意と、
電話交換機に関連した通信チャネルとの間の通信リンク
を提供するためのキー電話システムは、時分割多重化送
信（ＴＤＭＴ）チャネルと時分割多重化受信（ＴＤＭＲ
）チャネルの間の通信経路を提供するために動作する交
換手段を具備する。複数の時分割多重化（ＴＤＭ）通信
経路は各々、それぞれ送信及び受信ビット・ストリーム
においてｎ対のＴＤＭＴ及びＴＤＭＲチャネルを含む。

デジタル信号機器は各々、複数のデジタル信号通信経路
のそれぞれによってキー電話システムに結合される。内
部ポート手段は、ＴＤＭ通信経路の１つに関連し、複数
のＴＤＭＲチャネルから情報を受信し、かつ複数のデジ
タル信号通信経路の予定された対応経路に対応情報を送
信し、そして該デジタル信号通信経路の該経路から情報
を受信し、かつ対応するＴＤＭＴチャネルに対応情報を
送信する。外部ポート手段は、電話交換機に関連した通
信チャネルと、ＴＤＭＲ及びＴＤＭＴチャネルの少なく
とも１つの対との間の情報信号を結合する。コール・コ
ントローラは、デジタル信号端末、及び交換手段のコー
ル進行を指示するための電話交換機の任意からの信号に
応答する。

発明によるデジタル・キー電話システムにおけるデジタ
ル信号通信経路を動作させるための方法は、 ａ）シリアル壷フレーム及び起点チャネル編成第１送信
媒体から、パラレル・フレーム編成送信媒体における排
他的専用時間スロットにンーケンンヤルにビット状態を
転送する段階と、 ｂ）シリアル・フレーム及びチャネル編成第２送信媒体
の可能な宛て先チャネルに各々対応する複数の記憶位置
を有する第１メモリにビット状態が記憶される該時間ス
ロットの少なくとも１つ全指定し、該指定時間スロット
の各々に関連した該記憶位置の１つを指定し、そして指
定時間スロットの各発生は、該指定記憶位置において該
ビット状態を記憶する段階と、 Ｃ）第２送信媒体のチャネル発生に同期して、対応する
記憶位置の各々を読み出す段階と、ｄ）各指定記憶位置
から読み出される間、第２パラレル編成送信媒体におけ
るビット状態を主張し、そしてそうでなければ所定ビッ
ト状態を主張する段階と、 ｅ）第２パラレル編成送信媒体において発生する時、ビ
ット状態を捕獲し、シリアル・フレーム及びチャネル扁
成第２送信媒体の対応する現在チャネル中最後に捕獲さ
れたビット状態をシリアルに主張する段階とを含み、こ
の場合情報が、起点チャネルにおけるデジタル・キー電
話システムに送信され、かつ宛て先チャネルにおけるデ
ジタル・キー電話システムから送り出される。

この方法はまた、 ｆ）少なくとも１つの記憶位置を有する第２メモリにビ
ット状態が記憶される該時間スロットの他方を指定し、
かつ該ビット状態を記憶する段階と、ｇ）シリアル・フ
レーム及びチャネル編成第２送信媒体においてチャネル
を指定する段階と、ｈ）段階ｇ）において指定されたチ
ャネルの発生に対応する時間における第３パラレル編成
媒体において、第２メモリの記憶位置に記憶されたビッ
ト状態を主張する段階と、 Ｉ）主張されたそれぞれのビット状態が高位値であるか
により、第２及び第３パラレル編成媒体の１つを選択す
る段階と、 Ｊ）段階ｅ）において、選択媒体から該ビット状態を捕
獲する段階とを含み、 これにより２つの起点チャネルの一方における情報が選
択され、かつ該宛て先チャネルにおけるデジタル・キー
電話システムから送り出され、宛て先チャネルに対応す
る電話局セットにおいて音声会議機能を提供する。

実施態様 例示の実施態様が、添付の図面を参照して記載される。

第１図において、デジタル・キー電話システムは、１３
と１４で例示された如く多様なデジタル電話機器と、１
５と１７で例示された如く多様なデジタル・データ端末
、パーソナル−コンピューター又は同等物との結合を提
供し、システムにより、互いに適切に、かつ回線又は中
継回路２３を経て他の装置と通信することができる。回
路及び／又は中継線は、デジタル・キー電話システムを
他の電話機構、例えば、図示されないが中央局又は構内
交換に結合するために役立つ。デジタル・キー電話シス
テムのバックボーンは、最大９つの６４チャネル回路交
換モジュール１００、コール・コントローラ８、及びト
ーン・ソース２６の間の広帯域通信経路を提供する短い
パラレル時分割多重（ＴＤＭ）バスｌＯによって提供さ
れる。トーン・ソース２６のいづれかがアナログ信号を
提供するならば、それは、引き込み線２７を経てシステ
ムに結合される。バス１０は、−次バスと呼ばれ、そし
て−次バス１０に類似する二次バス２０は、コール・コ
ントローラ８からの単向通信を提供する。回路交換モジ
ュール１００の各々は、６４の１０ビツト送信シリアル
・チャネルをバス１０における所定の対応時間スロット
に結合し、そしてバス１０又は２０のいづれかにおける
最大６４のパラレル選択ＴＤＭ時間スロットを６４のｌ
Ｏビット受受信ソリアルチャネルに結合する。３２のシ
リアル送信及び受信チャネルは、シリアルＴＤＭ経路１
１を経て内部ポート回路１２に結合される。残りの３２
のシリアル送信及び受信チャネルは、シリアルＴＤＭ経
路２１を経て外部ポート回路２２に結合される。チャネ
ルの各々は、毎秒８０キロビツトのレートにおいてバイ
ナリ信号のパルス・ストリームを送信することができ、
毎秒少なくとも６４キロビツトは、パルス符号変調（Ｐ
ＣＭ）音声情報又はデータ情報のためのチャネルとして
利用される。残りの１６キロビツトは、ＰＣＭ又はデー
タ情報に関連して、監視及び信号通信に委ねられ、又は
他の都合の良い目的のために使用される。この例におい
て、内部ポート回路１２は、１６のＴＤＭ時圧縮多重（
ＴＭＣ）インターフェースを含む。信号送信のＴＭＣ方
法は、時々、「ピンポン」送信と呼ばれる。これらのイ
ンターフェースの各々は、ＴＣＭリンク１９の各々と、
シリアルＴＤＭ経路１１における２つの所定及び固定シ
リアルＴＤＭチャネルの間に送信経路を提供する。同様
の方法により、アナログ信号は、多様な中継又は回線回
路２３、及び／又は駆動又はバッファ回路２４と２５に
インターフェースされ、シリアルＴＤＭ経路２１は、外
部ポート２２を経て、ＧＯＤＥＣ回路によって提供され
る。

代替的に、例えばＴＩ又はＤＳ３０のデジタル信号送信
リンクを経て、別の電話機構にインターフェースするた
めに、外部ＴＤＭポートを提供することが都合が良い。

しかし、この場合、各ＧＯＤＥＣ回路は、シリアルＴＤ
Ｍ経路２１の所定及び固定送信及び受信チャネル対とイ
ンターフェースする。こうして、各々かつ総ての回線出
現（即ち、デジタル電話機器又は他のデジタル装置又は
デジタル・インターフェースされた又は互換の回線、中
継線及び同等物が、デジタル・キー電話システムに結合
される箇所）に対して、回線出現から情報を受信するた
めに割り当てられた一次バスＩＯにおいて、少なくとも
１つの所定の１０ビツト・パラレル時間スロットがある
。代替的な例において、バス１０における時間スロット
は、情報を送信する目的のための回線出現に対応する。

しかし、そのような代替例は、さらには議論されない。

コール・コントローラ８と１つ以上のトーン・ソース２
６は、−次バスＩＯに結合され、残り６４の１０ビツト
・パラレル時間スロットを経た通信を行つ。コール・コ
ントローラ８は、バス１０における各時間スロットの総
てのｌＯビットを受信する。通常、１６キロビツト・サ
ブチャネルに対応する２ビツトのみが、コール制御の目
的のために、コール・コントローラ８によってバス１０
かう受信される。コール・コントローラ８は、適切な回
路交換モジュール１００を経て意図された回線出現宛て
先に対応する時間スロット発生において、時間交換なし
に、二次バス２０を経て信号と監視を提供する。このた
め、各回路交換モジュール１００は、−次バスＩＯにビ
ットを送信するが、−次バスＩＯから８ビツトのみを受
信し、他の２ビツトは、二次バス２０を経て受信される
。デジタル・キー電話システムのかなり経済的な、特に
小スケールの例が、この構造から実現される。この構造
は、ハード配線時分割配置において、回路交換ケイパビ
リティを提供する。デジタル・キー電話システムが拡張
されるならば、別の回路交換モジュール１００と必要な
内部及び／又は外部ポート１２と２２の付加が、必要に
応じて、付加的な６４のＴＤＭチャネル出現へのサービ
スを提供する。

モジュラ−回路交換モジュール１００の構造と動作のさ
らに詳細な議論は、第２−１１図を参照する。

１つ以上の回路交換モジュール１００の各々は、シリア
ルＴＤＭ経路１１と２１からパラレルＴＤＭバスＩＯに
競合なしに情報を転送することができるために、第３図
に示された如く、位相タイミング・シーケンサ−が、モ
ジュールの機能を調整するために、モジュール１００の
各々内にある。

第２図に例示された波形は、１Ｋｈｚのレートにおいて
発生するマスター・フレーム・タイミング−パルスを示
し、クロック・パルスは、５．１２ＭＨｚのレートにお
いて発生し、０−２７と番号付けされ、そして状態機械
タイミング・パルスは、ＳＭＯ−３ＭＩＯである。交換
モジュール１００がシステムに設置されると、プリセッ
ト開始解読器１０１は、図示されていないハード配線位
置に結合され、識別、即ち、固定４ビツト・バイナリ・
ワードＩＤ０−ＩＤ３を提供する。ビットＩＤ０−ＩＤ
３の信号状態の組み合わせは、デジタル・キー電話シス
テムにおいて各可能交換モジュール位置に対して一意的
である。プリセット開始解読器１０１は、表１に示され
た如く、ビット状態の組み合わせに応答して、バス１０
２において５ピツｊ・・バイナリ・ワードを生成する。

５ビツト・カウンター＋０３は、マスター・フレーム・
パルスの各発生によってプリセットされ、バス＋０２に
おけるワードに対応し、そしてその後、クロック・パル
スの各発生により増分される。カウンター１０３の出力
１０４は、カウンター１０３における１９のカウントの
各発生により、リード線１０６においてリセット信号を
生成する。こうして、次のクロック・パルスの発生によ
り、カウンター１０３は、ゼロのカウントにリセットさ
れる。こうして、モジュール２０のカウント機能が、提
供され、表１に示された如く、同調される。

表１ 表により、例えば回路交換モジュールＯに対して、シリ
アルＴＤＭ経路１１におけるチャネル・ゼロが、時間ス
ロット・ゼロにおけるパラレルＴＤＭバス１０に挿入さ
れ、チャネル１が、時間スロット２０に挿入され、そし
て以後、シリアルＴＤＭ７レームの最終チャネル３１が
、時間スロット６２０に挿入されるまで、同様に行われ
る。

言い換えれば、各ＴＤＭ経路３２は、−次バスｌＯにお
いて割り当てられた３２のパラレル１０ビツト受信チヤ
ネルを有し、そしてこれらのチャネルの各々は、１９の
他のチャネル発生によって他のチャネルから分離される
。

解読器１０５はまた、カウンター１０３において発生す
る１９のカウントと一致したＳＭＯタイミング・パルス
を生成する。シフト・レジスター１０９は、第２図に示
された如く、付加的なタイミング・パルスＳＭＩ−３Ｍ
ＩＯを生成するために、ＳＭＯタイミング・パルスとタ
ロツク・パルスに応答する。

第４図を参照すると、パラレルＴＤＭバスＩＯにおける
時間スロット発生は、モジューロ２０カウンターｉｌｌ
とモジューロ３２カウンター１１２を含むパラレル・ス
ロット・カウンターによって追跡される。カウンターＩ
ｌｌは、５．１２ＭＨｚクロック・パルスに応答し、５
つの時間スロット・カウント・リード線Ｔ、５ＣＯ−４
において０〜１９の反復カウントを提供する。カウンタ
ー１１２は、カウンター１１１における各リセット発生
により増分され、５つの時間ブロンク・カウント・リー
ド線ＴＢＣＯ−４においてＯ〜３１の反復カウントを提
供し、これにより組み合わせにおいて、ＴＳＣ及びＴＢ
Ｃリード線におけるバイナリ信号は、フレーム当たりの
６４０のパラレル時間スロット・アドレスを規定する。

シリアル・チャネル・カウンター機能は、シリアル・チ
ャネル・カウント・リード線５ＣＣＯ−４において３２
のチャネル・カウンター・アドレスを提供するカウンタ
ー１１３によって提供され、シリアルＴＤＭ経路１１と
２１においてチャネル発生を規定する。

カウンター１１３は、タイミング・パルスＳＭ６によっ
て示された如く、各時間ブロック発生により増分される
。カウンターＩｌｌ、１１２と１１３の総ては、マスタ
ー−フレーム・パルスの各発生によりリセットされる。

第５図に示された変換器回路は、回路交換モジュール１
００内にあり、そしてＴＤＭ経路１１と２１における６
４のＴＤＭＴ及び６４のＴＤＭＲチャネルの各々に対し
て、シリアル対パラレルとパラレル対シリアルの両変換
を行う。前述の如く、ＴＤＭＴチャネルは、入りであり
、そしてデータ又は音声と、端末機器において生ずる信
号ビットを保持し、一方対応するＴＤＭＲチャネルは、
出であり、各々は起点端末機器につながる。各入り時間
スロットは、１．　Ｏのバイナリ・ビットを含み、直接
にパラレル形式に変換され、かつ−次バスｌＯにおける
所定時間スロット間間中主張される。

各出時間スロットは、１０のバイナリ・ビットを含み、
２つのソースの一方から獲得される。一方のソースは、
二次バス２０における対応する時間スロット間隔であり
、他方のソースは、−次バス１０における任意の時間ス
ロット間隔からの時間スイッチに交差する８ビツトと、
Ｔ　Ｄ　Ｍ　Ｒチャネル発生に対応する二次バス２０に
おける時間スロット間隔からの２ビツトである。

変換器回路が、第６図に示されたタイミング信号を参照
してさらに詳細に議論される。第６ｒＩ！Ｊの頂部に示
されたシステム・タロツク波形と、第６図における他の
波形の幾つかは、垂直な立ち上がり及び立ち下がり部分
を有し、便宜上理想的に示される。実際に、これらの波
形は、さらに現実的に描かれた第２図の波形に類似した
傾斜した立ち上がり及び立ち下がり部分を有する。変換
器回路は、それぞれ、５０１．５０２と５０３で示され
た３つの直交シフト・レジスターを含む。これらの３つ
のレジスターは、必要なシリアル対パラレルとパラレル
対ノリアル変換を行う。直交シフト・レジスター５０１
，５０２と５０３の各々は、図示されていないクロック
発生器に関連し、クロック発生器は、シフト及び方向制
御のために、第６図に示された非重複タイミング信号を
生成する。

垂直方向制御信号Ｖ１、Ｖ２とＶ３は、それぞれ、レジ
スター５０２．５０１と５０３のシフト機能を垂直に指
向させるために使用される。水平方向制御信号Ｈ１、Ｈ
２とＨ３は、レジスター５０２．５０１と５０３のシフ
ト機能を水平に指向するために使用される。レジスター
５０２．５０１と５０３におけるＤ形フリップフロップ
要素の実際のロードは、信号パルスＳ■、Ｓ２とＳ３に
よって　　　　”クロックを取られる。制御信号Ｖ２と
Ｖ３は、破線で示され、これらの信号パルスが、各々４
０システム・クロック周期において開始する如く、隣接
するＨ２とＨ３信号パルスから移動された２０システム
・クロック周期であることを示す。ＴＤＭＲシリアル・
ビット・ストリームのビットは、シリアル・デジタル・
ループ・クロック信号Ｃ６９０の立ち上がり縁と一致す
るようにタイミングを取られる。経路１１と２１におけ
るＴＤＭＴシリアル・ビット・ストリームのビットは、
サンプルされ、そしてラッチ５１１と５２１によって、
同様に一致するように再タイミングが取られる。

シリアル・デジタル・ループ・クロック信号Ｃ６９０の
立ち上がり縁に先行したシステム・クロックの半サイク
ルで、（２ｘ　８）出レジスター５０２の内容は、ｌｌ
と２１においてＴＤＭＲチャネルの各々の第１ビツトを
提供するために、受信マルチプレクサ−５３５によって
選択される。受信マルチプレクサ−選択は、第６図に示
されたＭＵＬ　　ＳＥＬ　　０ＵＴＧＯＩＮＧ制御信号
に応答する。出ビットは、１０ビット時間スロットの送
信を開始するために、クロック信号Ｃ６９０の立ち上が
り縁によってタイミングを取られる。以後簡単に、対応
するＴＤＭＴチャネルの開始ビットは、同一クロック信
号Ｃ６９０の立ち下がり縁を使用して、ラッチ５１１と
５２１によってサンプルされる。それからサンプルされ
たビットは、（２Ｘ２）入りレジスター５０１に適用さ
れる。該同一タロツク信号Ｃ６９０中、レジスター５０
２と入りレジスター５０１の内容は、−次バスＩＯのリ
ード線においてマルチプレクサ−５３２によってパラレ
ルに主張される。第６図において解読器Ｊ８の立ち上が
り縁によって示された時間スロット（ＴＳ）の１９の発
生の事例においてのみ、マルチプレクサ−５３２は、Ｚ
バス信号状態をＰバスｌＯにゲートする。該同−Ｃ６９
０クロツク信号の立ち下がり縁の後の同一システム・ク
ロック信号の半サイクルで、３つの直交レジスター５０
１．５０２と５０３は、クロックを取られ、その結果入
りレジスター５０３は、該開始ビットを受は取り、出レ
ジスター５０３は、第２出ビツトをマルチプレクサ−５
３５に移動させ、そしてレジスター５０２は、ＴＤＭＴ
経路２１の８ビツトをマルチプレクサ−５３２の方に移
動させる。同時に、入りレジスター５０１は、残りの２
ビツトをマルチプレクサ−５３３を経てマルチプレクサ
−５３２の方に移動させる。次の２つの出パラレル情報
バイトは、タイミング信号ＳＭ２と３Ｍ６の制御の下で
、データ保持レジスター５０４．！：５０５により、レ
ジスター５０２に移動される。同時に、前述の如く、レ
ジスター５０１は、各入りＴＤＭＴチャネルの最初の２
ビツトを記憶する。−旦最初の２ビツトが発生したなら
ば、レジスター５０１と５０３は、総てのｌＯレジスタ
ー・ビットがＰバスＩＯの方にパラレルにシフトされる
次の出時間スロット・シーケンスの開始まで、クロック
信号をもはや受信しない。

次の時間スロット・シーケンスの開始において、レジス
ター５０１と５０３は、それぞれの内容（２ビツト）を
垂直に、即ち、第５図において上方に、移動させられる
。その後、次の８つのＴＤＭＴビットは、垂直にレジス
ター５０２にシフトされ、そして前の内容も同様にシフ
トされ、マルチプレクサ−５３５とＴＤＭＲ経路１１と
２１を経て送信される。水平方向制御信号と垂直方向制
御信号は、交互に主張され、これによりＴＤＭ経路１１
と２１における各ＴＤＭチャネルに対して、パラレル対
シリアルとシリアル対パラレルのサイクルを繰り返す。

第７図の時間スイッチ回路は、−次バス・１０における
６４０の時間スロットの１つから、第５図の変換器回路
のパラレル人力マルチプレクサ−５０６のパラレルＴバ
ス入力に、そしてこれにより最終的に、コール・コント
ローラ８によって指示された如く、ＴＤＭ経路（１１又
は２１）時間スロットに８情報ビツトのタイムリーな転
送を提供する。ＰバスＩＯにおける各時間スロットの情
報ビットは、データ入力ラッチ回路７１０によって一時
的に捕獲され、そしてその後デュアルポート・ランダム
・アクセス・メモリ（ＲＡＭ）７０１の入カフ０２にお
いて適用される。デュアルポートＲＡＭ７０１は、リー
ド・アクセス・アドレス・ポート７０４において適用さ
れた６ビツト・アドレスに応答して、Ｔバス７７０を駆
動する出カフ０３を含む。ＲＡＭ７０１は、一般デュア
ルポート記憶装置とは異なり、入カフ０２において受信
された情報を記憶する目的のために、一般アドレス解読
回路を含まない。代わりに、各ライト・アドレスが解読
され、そして６４のライト・イネーブル・リード線７０
６の個々に適用される。解読されたライト・アドレスは
、ライト・イネーブル・ラッチ及びストローブ回路７２
０によりタイミングを取られる。任意の数のライト・イ
ネーブル・リード線が、回路７２０によって同時に主張
される。デュアルポートＲＡＭ７０１は、場合に応じて
対応する１つ又は複数の記憶位置において該８情報ビツ
トの信号状態を記憶することにより、６４のライト・イ
ネーブル・リード線７０６の任意又は総てにおける１つ
又は複数の信号主張に応答する。例えは、リード線７０
６がいづれも主張されないならば、記憶位置は書き込ま
れない。リード線７０６の１つ以上が主張されるならば
、１つ以上の対応する記憶位置が書き込まれる。６４の
デュアルポートＲＡＭ記憶位置の読み出しは、信号ＳＭ
２と３Ｍ６と、第４図のカウンター１１３によって生成
された３２のシーケンシャルに生成されたＴＤＭチャネ
ル・アドレスとによってトグルされたラッチ７１１にお
いて、図示されていない７リツプ７０ツブの制御下によ
り、規則的かつ周期的ベースにおいてンーケンシャルに
行われる。

結合メモリ７３０は、情報ビット状態がデュアルポート
ＲＡＭ７０１に記憶される６４０のＰパフ１０時間スロ
ットの実時間スロットに関する情報を含む。結合メモリ
７３０は、１１ビツト・データ入力ポードア３１．６ビ
ツト・アドレス・ポート７３２、及び１０ビツト比咬ア
ドレス・ポート７３３を含む内容アドレス可能メモリに
よって提供される。内容アドレス可能メモリの一般構造
及び動作は、公知である。この例において、情報が記憶
されるＰバス・アドレスは、結合メモリ７３０における
記憶位置に収容される。図示されていない６４の記憶位
置の各々は、６４の出力リード線７３６の別個のものに
対応する。図示されていないデジタル比較器は、比較ポ
ート７３３に出現するアドレスが各々、６４の記憶位置
の各々において記憶された情報と比較される如く、６４
の記憶位置の各々に関連される。比較ポート７３３にお
けるアドレスと記憶位置における情報が、同一であり、
そして記憶位置がまた、主張された妥当ビットを含む総
ての瞬間において、７３６における６４の出力リード線
の対応するものが、主張される。主張された状態は、最
終的に、回路７２０を経て、デュアルポー１−ＲＡＭ７
０１に転送され、前述の如く応答する。

デジタル・キー電話システムの動作は、コール・コント
ローラ８によって指示され、コール・コントローラ８は
、データ・ラッチ回路７４０とアドレス・ランチ回路７
５０を経て、結合メモリ７３０の記憶位置に情報を収容
するために、ＰバスＩＯにおける３２の専用時間スロッ
トを使用する。

情報は、４バイトの形式においてコール・コントローラ
８から送り出され、４バイトの各々は、ＰバスＩＯにお
ける４つのシーケンシャルに発生する時間ブロックの時
間スロット１９を占有する。

４バイトは、コマンド・バイトと、続いてアドレス・バ
イト、下位データ・バイト、及び高位データ・バイトを
含む。これらのバイトの各々は、バイトが事実コール・
コントローラ８からの命令であることを指示するＰバス
ｌＯの２つの残りのリード線の一方における妥当信号と
共に、主張される。コマンド・バイトの部分は、結合メ
モリ、ソース結合メモリ又は宛て光結合メモリの１つに
対して意図されたライト又はリード機能のいづれかを指
定する。比較器は、アドレス・ラッチを次のバイト、即
ち、アドレス・バイトに記憶させることにより、妥当信
号と、コマンド信号の残りの部分とＩＤ０−３の間の一
致とに応答する。その後、データ・ラッチ７４０は、低
位及び高位バイトの１１のビット状態を捕獲し、これら
は、アドレス・ラッチ７５０によって主張された６つの
アドレス・ビットによって指示された如く、結合メモリ
７３０の記憶位置にシーケンシャルに記憶される。準備
はまた、結合メモリにおけるアドレスの情報内容を確認
するために、コール・コントローラ８に対して行われる
。この場合コマンド・バイトは、リード機能を指示し、
そしてアドレス・バイトは、読み出される記憶位置を指
示する。続く低位及び高位バイトは、結合メモリ７３０
のデータ出カフ３８から、出力ラッチ７［２とバッファ
ー７１３を経てＺバスに、そしてこのため第５図のマル
チプレクサ−５３２を経てＰバスｌＯに、記憶情報によ
って駆動される。

第８図の時間スイッチ会議回路は、デジタル・キー電話
システムにおいて３当事者会議機能を提供する。時間ス
イッチ会議回路は、Ｐバス１０における６４０の時間ス
ロットの別のものから、最終的に、例えば第７図の議論
の最初において参照された該ＴＤＭ経路時間スロットに
、８情報ビツトのタイムリーな転送の能力を追加する。

導入により、非常に簡単には、バイトは、第７図のＴバ
ス７７０出力と会議Ｃバス９９１を経て、マルチプレク
サ−９９２に提出される。各バイトの（符号ビットを含
まない）４つの最上位ビットは、比較器９９３において
比較され、比較器９９３は、Ｃバス９９１からの４ビツ
トの値が、Ｔバス９９５からの４ビツトの値以上である
場合に、Ｃバス９９１からＴバス５４０に８ビツトを主
張するようにマルチプレクサ−９９２に命令する。Ｔバ
ス９９５の値がより大きい場合に、Ｔバス９９５からの
８ビットは、マルチプレクサ−９９２によってＴバス５
４０において主張される。こうして、３当事者会議コー
ルが実現され、この場合各当事者は、他の２つの当事者
の現拡声当事者のみを聞く。

第８図の時間スイッチ会議回路をさらに詳細に考察する
と、Ｐバス１０における各時間スロットの情報ビットは
、−時的にＰＣＭ入力ラッチ９１０によって捕獲され、
そしてその後デュアルポートＲＡＭ９０１の入力９０２
において適用される。

デュアルポートＲＡＭ９０１は、ＰＣＭ出力ラッチ回路
９９０を経てＣバス７７０にバッファされる出力９０３
を含む。同様に、Ｔバス７７０は、ラッチ回路９４を経
てＴバス９９５にバッファされる。デュアルポートＲＡ
Ｍ９０１は、デュアルポートＲＡＭ７０１とは異なり、
それは、単に１６の記憶位置を有し、そしてこれらの記
憶位置において記憶された情報を読み出す目的のための
一般アドレス解読回路を欠く。各ライト・アドレスは、
解読され、そして１６のライト・イネーブル・リード線
９０６の個々に適用され、そして同様に各リード・アド
レスは、解読され、そして１６のリード・イネーブル・
リード線９０７の個々において適用される。解読された
ライト・アドレスは、ライト・イネーブル・ラッチ及び
ストローブ回路９２０を経てタイミングを取られる。同
様に、解読されたリード・アドレスは、リード・イネー
ブル・ラッチ及びストローブ回路９７０を経てタイミン
グを取られる。リード・イネーブル・ラッチ及びストロ
ーブ回路９７０はまた、図示されていなｕ”ＥＸｃＬＵ
ｓ　Ｉ　ＶＥ　　ＯＲ論理回路を含み、リード線９７１
において比較イネーブル信号を主張することにより、単
一解読化リード・アドレス発生に応答する。比較イネー
ブル信号は、比較器回路９９３の選択機能を起動するた
めに使用され、これは、比較イネーブル信号の不在にお
いて、Ｔバス５４０へのＴバス９９５ビット状態をマル
チプレクサ−９９２に排他的に主張させる。このため、
解読されたリード・アドレスが、リード・イネーブル・
ラッチ及びストローブ回路９７０の入力において主張さ
れない、又は２つ以上の解読されたリード・アドレスが
主張されるならば、会議機能は行われない。デュアルポ
ートＲＡＭ９０１は、対応する記憶位置において該８情
報ビツトの信号状態を記憶することにより、ライト・イ
ネーブル・リード線９０６における単一主張に応答する
。同様に、デュアルポートＲＡＭ９０１における記憶位
置の読み出しは、主張される対応リード・イネーブル・
リード線９０７に応答して行われる。

ソース結合メモリ９３０は、情報ビット状態がデュアル
ポートＲＡＭ９０１に記憶される実Ｐバス時間スロット
に関する情報を含む。ソース結合メモリ９３０は、図示
されていない１６の記憶位置を有する内容アドレス可能
メモリによって提供され、記憶位置は各々、１６の出力
リード線９３６の別個のものに対応する。ソース結合メ
モリ９３０は、１１ビツト・データ・ポート９３１．６
ビツト・アドレス・ポート９３２、及びｌＯビット比較
アドレス・ポート９３３を含む。図示されていないデジ
タル比較器は、比較ポート９３３に出現するアドレスが
各々、１６の記憶位置の各々において記憶された情報と
比較される如く、１６の記憶位置の各々に関連する。比
較ポート９３３におけるアドレスと、記憶位置における
情報が同一であり、かつ記憶位置がまた、主張された妥
当ビットを含む瞬間において、１６の出力リード線９３
６の対応するものが主張される。主張された状態は、解
読されたライト・アドレスを表現し、このライト・アド
レスは、続いて、前述の如く応答するデュアルポートＲ
ＡＭ９０１に回路９２０を経て転送される。

宛て光結合メモリ９８０は、ＴＤＭ経路１１と２１にお
いて突ＴＤＭＲ時間スロットに関する情報を含み、デュ
アルポートＲＡＭ９０１に記憶された情報ビット状態は
、マルチプレクサ−９９２とＴバス５４０を経て、ＴＤ
Ｍ経路１１と２１に向けられる。宛て光結合メモリ９８
０は、前述のソース結合メモリ９３０に類似した構造で
ある。

比較ポート９８３に出現するアドレスは各々、１６の記
憶位置の各々において記憶された情報と比較される。比
較ポート９８３における情報と記憶位置における情報が
同一であり、かつ記憶位置がまた、主張された妥当ビッ
トを含む瞬間において、１６の出力リード線９８６の対
応するものが主張される。リード・イネーブル・ラッチ
及びストローブ回路９７０におけるＥＸＣＬＵＳＩＶＥ
　　ＯＲ論理回路は、対応するリード・イネーブル・リ
ード線９０７を主張させ、これは、デュアルポートＲＡ
Ｍ９０１に前述の対応記憶位置から８情報ビツト状態を
読み出させる。

比較ポート９８３に出現する情報は、チャネル・カウン
ター・ラッチ回路９１１によって、チャネル・カウンタ
ー・バス・リード線５ＳＣＯ−４から主張される。ラッ
チ回路９１１はまた、図示されていないが、タイミング
信号ＳＭ２と３Ｍ６によってトグルされるフリップ７０
ツブを含み、これによりラッチ回路７１１に関した前述
の議論に類似したフレーム当たり６４のアドレスを提供
する。

デジタル・キー電話システムにおける会議機能の動作ハ
、コール・コントローラ８によって指示され、コール・
コントローラ８は、結合メモリ７３０に関した前述の議
論に類似した方法により、データ・ランチ回路９４０と
アドレス・ラッチ９５０を経て、ソース結合メモリ９３
０と宛て光結合メモリ９８０の記憶位置に情報を収容す
るために、ＰバスｌＯにおいて３２の専用時間スロット
を使用する。同様に、コール・コントローラ８は、第８
図に示された如く結合された、データ出力９３８、デー
タ出力ラッチ回路９１２、バッファ回路９１３とＺバス
により、ソース結合メモリ９３０の情報内容を確認する
。宛て光結合メモリの情報内容はまた、第８に示された
如く結合された、データ出力９８８、データ出力ラッチ
回路９１４、バッファ回路９１５とＺバスにより、コー
ル・コントローラ８に利用可能である。

本発明の主なる特徴及び態様は以下のとおりである。

１、コール・コントローラ（８）によって指示された時
、デジタル信号通信（ＤＳＣ）端末の間に、対応するデ
ジタル信号ポート（１９）によって提供された回線出現
を経て、通信経路を提供するためのデジタル・キー電話
システムにおいて、該デジタル信号ポートの各々に固定
の対の関係において、所定複数の時分割多重送信（ＴＤ
ＭＴ）及び受信（ＴＤＭＲ）チャネルを提供するために
、所定複数の該デジタル信号ポートに結合される時分割
多重（ＴＤＭ）シリアル伝送経路（１１）であって、Ｔ
ＤＭＴ及びＴＤＭＲチャネルは、それぞれの送信及び受
信シリアル・ビット・ストリームにあり、かつ所定複数
のｍ情報ビットを超えた固定複数のビット発生の伝送の
ために固定時間スロット間隔である時分割多重（ＴＤＭ
）シリアル伝送経路（１１）と、 複数の少なくともｍパラレル信号経路を含む第１伝送バ
ス（１０）と、 ＴＤＭシリアル伝送経路において所定のＴＤＭフレーム
間隔及びチャネル発生を規定し、かつコール・コントロ
ーラからのタイミング信号に応答して、第１ＴＤＭパラ
レル・バスに関する該フレーム間隔の１つ中、該チャネ
ル発生の整数倍である時間スロット発生を規定するため
のタイミング手段（第４図）と、 ＴＤＭシリアル伝送経路と第１伝送バスの間に結合され
た回路スイッチ・モジュール（１００）であって、複数
のｍパラレル信号経路を含むモジュール伝送バス（５４
０）を具備した回路スイッチ・モジュール（１００）と
、 各チャネル発生のＴＤＭＴシリアル・ビット・ストリー
ム状態を第１及びモジュール伝送バスの一方に転送し、
かつ対応するチャネル発生中、該第１及びモジュール伝
送バスの他方のｍパラレル信号経路のビット状態をＴＤ
ＭＲシリアル・ビット・ストリームに転送するための変
換回路手段（第５図）と、 第１バスとモジュール・バスの一方から、コール・コン
トローラによって規定された時間スロット間藻中発生す
るビット状態を記憶し、かつタイミング手段からの規定
チャネル発生に応答して該バスの他方に記憶ビット状態
を転送するために、第１伝送バスとモジュール伝送バス
の間に結合された時間スインチ手段（第７図）とを具備
するデジタル・キー電話／ヌテム。

２、コール・コントローラ（８）によって指示された時
、デジタル信号通信（ＤＳＣ）端末の間に、対応するデ
ジタル信号ポート（１９）によって提供された回線出現
を経て、通信経路を提供するためのデジタル・キー電話
システムにおいて、ｍを超えるパラレル導体を含む第１
伝送バス（ｌＯ）と、 該デジタル信号ポートの各々に固定関連において少なく
とも２つの送信（ＴＤＭＴ）及び受信（ＴＤＭＲ）チャ
ネルを有するＴＤＭシリアル伝送経路（ＩＩ）であって
、該チャネルの各々は、該パラレル導体に数において対
応する複数のビット状態を送信することができるＴＤＭ
シリアル伝送経路（ｌ　ｌ）と、 第１伝送バスとＴＤＭシリアル伝送経路の間に結合され
た回路スイッチ・モジュール（１００）であって、ＴＤ
Ｍフレーム間隔とシリアル・チャネル・アドレスを規定
し、かつ各ＴＤＭフレーム間隔中、該シリアル・チャネ
ル・アドレスの発生の整数倍であるパラレル時間スロッ
ト・アドレスを規定するためのタイミング手段（第４図
）を含む回路スイッチ・モジュール（１００）と、ｍパ
ラレル導体を含むモジュール伝送バス（Ｔバス）と、 所定時間スロット中、各ＴＤＭＴヂャネルがら第■バス
のパラレル導体にシリアル・ビット状態を転送し、かつ
モジュール・バスのｍパラレル導体からシリアルに各Ｔ
ＤＭＲチャネルにビット状態を転送するための変換手段
（第５図）と、第１バスからのコール・コントローラに
よって規定された時間スロットに発生するビット状態を
、コール・コントローラによって規定された記憶位置（
７０１）において記憶し、かつ該シリアル・チャネル・
アドレスに応答してアクセスされた該記憶位置からモジ
ュール伝送バスにビット状態を転送するために、タイミ
ング手段に応答する時間スイッチ手段（第７図）とを具
備するデジタル・キー電話システム。

３、変換回路が、 第１、第２及び第３直交メモリ配列（５０１，５０２，
５０３）と、 ＴＤＭＴチャ矛ルの各々からビット状態をシリアルに受
信し、かつチャネル対チャネルのベースにおいて、第１
バスのｍ導体におけるパラレル主張のために、ｍビット
状態を第２配列にシーケンシャルに転送し、かつ第１バ
スの対応する導体において、該ｍビット状態を超える少
なくとも１つのビット状態を主張するための該第１配列
と、第１バスにおけるｍビット状態を主張し、かつ主張
された該ｍビット状態を第１バスにおいて有し、それか
らモジュール伝送バスからパラレルにｍビット状態を受
は取るだめの該第２配列であって、第２配列の一方の端
部（５３５）において、対応デジタル信号ポートへの伝
送のために対応ＴＤＭＲチャネルにおける該ビット状態
をシーケンシャルに主張し、一方配列の他方の端部にお
いて、第１配列から対応ＴＤＭＴチャネルのｍビットを
シーケンシャルに受信するための該第２配列と、コール
・コントローラにおいて発生され、かつ対応するＴ　Ｄ
　Ｍ　Ｒチャネルに向けられたビット状態を受は取り、
そして該ＴＤＭＲチャネル間隔における所定の瞬間にお
いて該ビット状態を主張するための該第３配列とを具備
する上記２に記載のデジタル・キー電話システム。

４、回路スイッチ・モジュールが、各ポートに関連した
２つのＴＤＭ経路に対する結合を提供し、そして変換回
路が、チャネル・ベースによりインターリーブされたチ
ャネルにおいてＴＤＭＴ及びＴＤＭＲシリアル・パラレ
ル変換を行うために適合される上記２に記載のデジタル
・キー電話システム。

５、各々がハード配線された一意的な識別コード（ＩＤ
Ｏ−ＩＤ３）と結合された複数の回路スイッチ・モジュ
ールをさらに具備し、そしてこの場合回路スイッチ・モ
ジュールの各々におけるタイミング手段か、該−意的識
別コードに応答し、これにより関連ＴＤＭフレーム間隔
は、位相において分散され、そしてこの場合該整数倍を
規定する該整数が、第１バスに結合される回路スイッチ
・モジュールの最大数と１の和に対応する上記２に記載
のデジタル・キー電話システム。

６、ａ）シーケンシャルなフレーム間隔ト、フレーム間
隔の各々内でＸのシーケンシャルなチャネル間隔を規定
し、かつ各チャネル間隔中、ｍ情報ヒン）−と少なくと
も１つの他のビットを受信し、かつｘ　／　２のそれぞ
れの固定された２つのチャネルに結合されｌ：デジタル
信号ポート位置と、固定されたＸのチャネルに結合され
た回路スイッチ位置との間で、ｍ情報ビットと少なくと
も１つの他のビットを送信する段階と、 ｂ）最大ｙの回路スイッチ位置と関連デジタル信号ポー
ト位置において段階ａ）を実行する段階と、Ｃ）各回路
スイッチ位置において、フレーム間隔当たりのｘｙ時間
スロット発生において固定された排他的に対応する時間
スロット発生において、第１バスの対応するパラレル・
リード線においてパラレルに各チャネル間隔において送
信されたビット状態を主張する段階と、 ｄ）コール・コントローラ（８）において、電話コール
進行に関係するシーケンシャルにコード化されＩこ情報
に関連した送信チャネルのための第１バスから、該他の
ビットの状態を読み出し、かつデジタル信号ポート位置
における最終的な受信のために適切な他のビット状態を
同時に主張する段階と、 ｅ）各回路スイッチ位置において、コール・コントロー
ラによって指定された時間スロット発生中、第１バスか
らｍビット状態を捕獲し、かつコール・コントローラに
よって指定された最大Ｘのチャネル関連記憶位置（７０
１）においてｍ捕獲ビット状態の各々を記憶する段階と
、 ｆ）段階ａ）において規定された該Ｘのシーケンシャル
・チャネル間隔の発生と同期してＸ記憶位置の各々から
ｍビット状態をシーケンシャルに読み出す段階と、 ｇ）指定記憶位置を読み出した第１の場合において、関
連デジタル信号ポート位置における受信のためにチャネ
ル間隔内でｍビット状態を送信し、非指定記憶位置を読
み出した第２の場合において、所定のｍビット状態を送
信し、関連デジタル信号ポート位置における受信のため
にチャネル間隔内でアイドル・コードを表現し、そして
いづれの場合においても、関連デジタル信号ポート位置
における受信のために、段階ｄ）によって瞬時に提供さ
れた該他のビット状態を送信する段階とを含むデジタル
・キー電話システムを動作させるための方法。

７、デジタル・キー電話システムにおけるデジタル信号
通信経路を動作させるための方法において、 ａ）シリアル・フレーム及び起点チャネル編成第１送信
媒体（１１，１２）から、パラレル・フレーム編成送信
媒体（１０）における排他的専用時間スロットにシーケ
ンシャルにビット状態を転送する段階と、 ｂ）シリアル・フレーム及びチャネル編成第２送信媒体
（１１，１２）の可能な宛て先チャネルに各々対応する
複数の記憶位置を有する第１メモリ（７０１）にビット
状態が記憶される該時間スロットの少なくとも１つを指
定し、該指定時間スロットの各々に関連した該記憶位置
の１つを指定し、そして指定時間スロットの各発生は、
該指定記憶位置において該ビット状態を記憶する段階と
、Ｃ）第２送信媒体のチャネル発生に同期して、対応す
る記憶位置の各々を読み出す段階と、ｄ）各指定記憶位
置から読み出される間、第２パラレル編成送信媒体（７
７０）におけるビット状態を主張し、そしてそうでなけ
れば所定ビット状態を主張する段階と、 ｅ）第２パラレル編成送信媒体において発生する時、ビ
ット状態を捕獲し、シリアル・フレーム及びチャネル編
成第２送信媒体の対応する現在チャネル中最後に捕獲さ
れたビット状態をシリアルに主張する段階とを含み、こ
れにより情報が、起点チャネルにおけるデジタル・キー
電話システムに送信され、かつ宛て先チャネルにおける
デジタル・キー電話システムから送り出される段階とを
含む方法。

８、複数のデジタル信号機器（１３，１４，１５，１７
）の間にデジタル信号通信経路を提供し、かつ該機器の
任意と、電話交換機に関連した通信チャネル（２３）と
の間に通信リンクを提供するためのキー電話システムに
おいて、 時分割多重送信（ＴＤＭＴ）チャネルと時分割多重受信
（ＴＤＭＲ）チャネルの間に通信経路を提供するために
動作する交換手段（１００）と、各ＴＤＭ通信経路が、
それぞれ、シリアル送信及び受信ビット・ストリームに
おいてｎ対のＴＤＭＴ及びＴＤＭＲチャネルを含む複数
の時分割多重（Ｔ　Ｄ　Ｍ）通信経路（１１，２１）と
、各々がデジタル信号機器をキー電話システムに結合す
るための複数のデジタル信号通信経路（１９）と、 複数のＴＤＭＲチャネルのための情報を受信し、かつ複
数のデジタル信号通信経路の予定された対応経路に対応
情報を送信し、そして該デジタル信号通信経路の該経路
から情報を受信し、かつ対応ＴＤＭＴチャネルに対応情
報を送信するために、複数のＴＤＭ通信経路の１つと関
連した内部ポート手段（１２）と、 該電話交換機に関連した該通信チャネルと、ＴＤＭＲ及
びＴＤＭＴチャネルの少なくとも１つの間に情報信号を
結合するための外部ポート手段（２２）と、 交換手段のコール進行動作を指示するために、デジタル
信号端末と電話交換機のいづれかからの信号に応答する
コール・コントローラ（８）とを具備するキー電話シス
テム。

９、最大ｎ　／　２のデジタル信号通信経路が各々、内
部ポート手段を経て、ＴＤＭＴ及びＴＤＭＲチャネルの
予定対に関連し、これにより動作において、２つ以上の
独立な遠隔通信リンクが、デジタル信号機器のいづれか
のために共存において提供される上記８に記載のキー電
話システム。

１０、交換手段が、 シリアル・ビット・ストリームのビット・レートに同期
されたｍビット時間スロットを提供するためのパラレル
・バス（ｌＯ）と、 シリアル・ビット・ストリームからパラレル・バスに情
報を通信するための第１転送手段（第５図）と、 パラレル・バスからシリアル・ビット・ストリームに情
報を通信するための第２転送手段（第７図）とを具備す
る上記８に記載のキー電話システム。

１１、ｆ）少なくとも１つの記憶位置を有する第２メモ
リ（９０１）にビット状態が記憶される該時間スロット
の他方を指定し、かつ該ビット状態を記憶する段階と、 ｇ）シリアル・フレーム及びチャネル編成第２送信媒体
においてチャネルを指定する段階と、ｈ）段階ｇ）にお
いて指定されたチャネルの発生に対応する時間における
第３パラレル編成媒体（９９１）において、第２メモリ
の記憶位置に記憶されたビット状態を主張する段階と、 ｉ）主張されたそれぞれのビット状態が高位値であるか
により、第２及び第３パラレル編成媒体の１つを選択す
る段階と、 段階ｅ）において、選択媒体から該ビット状態を捕獲す
る段階とをさらに含み、 これにより２つの起点チャネルの一方における情報が選
択され、かつ該宛て先チャネルにおけるデジタル・キー
電話システムから送り出され、宛て先チャネルに対応す
る電話局セットにおいて音声会議機能を提供する上記７
に記載のデジタル信号通信経路を動作させるための方法
。

１２、コール・コントローラ（８）によって指示された
時、回線出現の間に通信経路を提供するためのデジタル
電話システムにおいて、ｍを超えるパラレル導体を含む
第１送信経路（１０）と、 複数の回線出現の各々に固定関連した少なくとも１つの
送信（Ｔ）チャネル及び受信（Ｒ）チャネルを有するＴ
ＤＭシリアル伝送経路（１１）であって、該チャネルの
各々は、該パラレル導体に数において対応するビット状
態を送信することができるＴＤＭシリアル伝送経路（１
１）と、第１伝送バスとＴＤＭシリアル伝送経路の間に
結合された回路スイッチ・モジュール（１００）であっ
て、 ＴＤＭフレーム間隔とシリアル・チャネル・アドレスを
規定し、かつ各ＴＤＭフレーム間隔中間中シリアル・チ
ャネル・アドレスの発生の整数倍であるパラレル時間ス
ロット・アドレスを規定するためのタイミング手段（第
４図）を含む回路スイッチ・モジュール（１００）と、 ｍパラレル導体を各々含む第１及び第２モジュール伝送
バス（７７０，９９■）と、 所定時間スロット中、各Ｔ　Ｄ　Ｍ　Ｔチャネルから第
１バスのパラレル導体にシリアル・ビット状態を転送し
、かつモジュール・バスのいづれかのｍパラレル導体か
ら各ＴＤＭＲチャネル発生にビット状態を転送するため
の変換手段（第５図）と、コール・コントローラによっ
て規定されたＴ　Ｄ　ＭＲチャネルに対応する記憶位置
において、コール・コントローラによって規定された如
く、第１伝送バスにおいて時間スロットに発生するビッ
ト状態を記憶し、かつ該シリアル・チャネル・アドレス
によって規定された如く、該記憶位置から第１モジュー
ル・バスにビット状態を転送するために、タイミング手
段に応答する第１時間スイッチ手段（第７図）と、 コール・コントローラによって規定された記憶位置にお
いて、コール・コントローラによって規定された如く、
第１伝送バスにおいて時間スロットに発生するビット状
態を記憶し、かつ該シリアル・チャネル・アドレスに関
連する如く、コール・コントローラによって指定された
該記憶位置の１つから第２モジュール・バスにビット状
態を転送するために、タイミング手段に応答する第２時
間スインチ手段（第９図）と、 第１又は第２モジュール・バスの一方からビット状態を
排他的に転送するように変換手段に命令するために、第
１及び第２モジュール・バスにおいて同時に発生するビ
ット状態の値に応答する選択手段（９９２，９９３）と
を具備し、これにより該回線出現の任意の３つの間の会
議通信のケイパビリティが、回路スイッチ・モジュール
内に提供されるデジタル電話システム。

【図面の簡単な説明】

第１図は、発明によるキー電話システムのブロック図。 第２図は、第１図において使用された回路スイッチ・モ
ジュール内で生成された動作タイミング・パルス及び／
又は信号のグラフ図。 第３図は、第２図に示されたタイミング信号を提供する
ために、回路スイッチ・モジュールにおいて使用された
タイミング・シーケンス生成器のブロック図。 第４図は、第１図の回路スイッチ・モジュールにおいて
使用され、かつ回路スイッチ・モジュールの動作のため
の時間スロットとチャネル・アドレスを提供するために
配置されたカウンターのブロック概略図。 第５図は、第１図の回路スイッチ・モジュールにおいて
使用された変換器回路のブロック概略図。 第６図は、第５図の変換器回路の動作において使用され
た多様なタイミング信号のグラフ図。 第７図は、デジタル・キー電話システムにおける回路交
換通信経路を提供するために、第１図の回路スイッチ・
モジュールにおいて使用された時間スイッチ回路のブロ
ック概略図。 第８図は、デジタル・キー電話システムにおいて会議機
能を提供するために、第７図の時間スイッチ回路と組み
合わせて使用された、回路スイッチ・モジュールにおけ
る時間スイッチ会議回路のブロック概略図。 ８・・・コール・コントローラ ｌＯ・・・伝送バス １１・・・時分割多重シリアル伝送経路１３．１４，１
５．１７・・・デジタル信号機器１９・・・デジタル信
号ポート ２３・・・通信チャネル １００・・・回路スイッチ・モジュール５４０・・・モ
ジュール伝送バス ７０１・・・チャネル関連記憶位置 ７７０・・・パラレル編成送信媒体 ９９１・・・モジュール伝送バス ９９２．９９３・・・選択手段

Claims (1)

1. 【特許請求の範囲】 １、コール・コントローラによって指示された時、デジ
   タル信号通信（ＤＳＣ）端末の間に、対応するデジタル
   信号ポートによって提供された回線出現を経て、通信経
   路を提供するためのデジタル・キー電話システムにおい
   て、該デジタル信号ポートの各々に固定の対の関係にお
   いて、所定複数の時分割多重送信（ＴＤＭＴ）及び受信
   （ＴＤＭＲ）チャネルを提供するために、所定複数の該
   デジタル信号ポートに結合される時分割多重（ＴＤＭ）
   シリアル伝送経路であって、ＴＤＭＴ及びＴＤＭＲチャ
   ネルは、それぞれの送信及び受信シリアル・ビット・ス
   トリームにあり、かつ所定複数のｍ情報ビットを超えた
   固定複数のビット発生の伝送のために固定時間スロット
   間隔である時分割多重（ＴＤＭ）シリアル伝送経路と、 複数の少なくともｍパラレル信号経路を含む第１伝送バ
   スと、 ＴＤＭシリアル伝送経路において所定のＴＤＭフレーム
   間隔及びチャネル発生を規定し、かつコール・コントロ
   ーラからのタイミング信号に応答して、第１ＴＤＭパラ
   レル・バスに関する該フレーム間隔の１つ中、該チャネ
   ル発生の整数倍である時間スロット発生を規定するため
   のタイミング手段と、 ＴＤＭシリアル伝送経路と第１伝送バスの間に結合され
   た回路スイッチ・モジュールであって、複数のｍパラレ
   ル信号経路を含むモジュール伝送バスを具備した回路ス
   イッチ・モジュールと、各チャネル発生のＴＤＭＴシリ
   アル・ビット・ストリーム状態を第１及びモジュール伝
   送バスの一方に転送し、かつ対応するチャネル発生中、
   該第１及びモジュール伝送バスの他方のｍパラレル信号
   経路のビット状態をＴＤＭＲシリアル・ビット・ストリ
   ームに転送するための変換回路手段と、第１バスとモジ
   ュール・バスの一方から、コール・コントローラによっ
   て規定された時間スロット間隔中発生するビット状態を
   記憶し、かつタイミング手段からの規定チャネル発生に
   応答して該バスの他方に記憶ビット状態を転送するため
   に、第１伝送バスとモジュール伝送バスの間に結合され
   た時間スイッチ手段とを具備することを特徴とするデジ
   タル・キー電話システム。 ２、コール・コントローラによって指示された時、デジ
   タル信号通信（ＤＳＣ）端末の間に、対応するデジタル
   信号ポートによって提供された回線出現を経て、通信経
   路を提供するためのデジタル・キー電話システムにおい
   て、ｍを超えるパラレル導体を含む第１伝送バスと、 該デジタル信号ポートの各々に固定関連において少なく
   とも１つの送信（ＴＤＭＴ）及び受信（ＴＤＭＲ）チャ
   ネルを有するＴＤＭシリアル伝送経路であって、該チャ
   ネルの各々は、該パラレル導体に数において対応する複
   数のビット状態を送信することができるＴＤＭシリアル
   伝送経路と、第１伝送バスとＴＤＭシリアル伝送経路の
   間に結合された回路スイッチ・モジュールであって、Ｔ
   ＤＭフレーム間隔とシリアル・チャネル・アドレスを規
   定し、かつ各ＴＤＭフレーム間隔中、該シリアル・チャ
   ネル・アドレスの発生の整数倍であるパラレル時間スロ
   ット・アドレスを規定するためのタイミング手段を含む
   回路スイッチ・モジュールと、 ｍパラレル導体を含むモジュール伝送バス（Ｔバス）と
   、 所定時間スロット中、各ＴＤＭＴチャネルから第１バス
   のパラレル導体にシリアル・ビット状態を転送し、かつ
   モジュール・バスのｍパラレル導体からシリアルに各Ｔ
   ＤＭＲチャネルにビット状態を転送するための変換手段
   と、 第１バスからのコール・コントローラによって規定され
   た時間スロットに発生するビット状態を、コール・コン
   トローラによって規定された記憶位置において記憶し、
   かつ該シリアル・チャネル・アドレスに応答してアクセ
   スされた該記憶位置からモジュール伝送バスにビット状
   態を転送するために、タイミング手段に応答する時間ス
   イッチ手段とを具備することを特徴とするデジタル・キ
   ー電話システム。 ３、ａ）シーケンシャルなフレーム間隔と、フレーム間
   隔の各々内でｘのシーケンシャルなチャネル間隔を規定
   し、かつ各チャネル間隔中、ｍ情報ビットと少なくとも
   １つの他のビットを受信し、かつｘ／２のそれぞれの固
   定された２つのチャネルに結合されたデジタル信号ポー
   ト位置と、固定されたｘのチャネルに結合された回路ス
   イッチ位置との間で、ｍ情報ビットと少なくとも１つの
   他のビットを送信する段階と、 ｂ）最大ｙの回路スイッチ位置と関連デジタル信号ポー
   ト位置において段階ａ）を実行する段階と、ｃ）各回路
   スイッチ位置において、フレーム間隔当たりのｘｙ時間
   スロット発生において固定された排他的に対応する時間
   スロット発生において、第１バスの対応するパラレル・
   リード線においてパラレルに各チャネル間隔において送
   信されたビット状態を主張する段階と、 ｄ）コール・コントローラにおいて、電話コール進行に
   関係するシーケンシャルにコード化された情報に関連し
   た送信チャネルのための第１バスから、該他のビットの
   状態を読み出し、かつデジタル信号ポート位置における
   最終的な受信のために適切な他のビット状態を同時に主
   張する段階と、ｅ）各回路スイッチ位置において、コー
   ル・コントローラによって指定された時間スロット発生
   中、第１バスからｍビット状態を捕獲し、かつコール・
   コントローラによって指定された最大ｘのｘチャネル関
   連記憶位置においてｍ捕獲ビット状態の各々を記憶する
   段階と、 ｆ）段階ａ）において規定された該ｘのシーケンシャル
   ・チャネル間隔の発生と同期してｘ記憶位置の各々から
   ｍビット状態をシーケンシャルに読み出す段階と、 ｇ）指定記憶位置を読み出した第１の場合において、関
   連デジタル信号ポート位置における受信のためにチャネ
   ル間隔内でｍビット状態を送信し、非指定記憶位置を読
   み出した第２の場合において、所定のｍビット状態を送
   信し、関連デジタル信号ポート位置における受信のため
   にチャネル間隔内でアイドル・コードを表現し、そして
   いづれの場合においても、関連デジタル信号ポート位置
   における受信のために、段階ｄ）によって瞬時に提供さ
   れた該他のビット状態を送信する段階とを含むことを特
   徴とするデジタル・キー電話システムを動作させるため
   の方法。 ４、デジタル・キー電話システムにおけるデジタル信号
   通信経路を動作させるための方法において、 ａ）シリアル・フレーム及び起点チャネル編成第１送信
   媒体から、パラレル・フレーム編成送信媒体における排
   他的専用時間スロットにシーケンシャルにビット状態を
   転送する段階と、 ｂ）シリアル・フレーム及びチャネル編成第２送信媒体
   の可能な宛て先チャネルに各々対応する複数の記憶位置
   を有する第１メモリにビット状態が記憶される該時間ス
   ロットの少なくとも１つを指定し、該指定時間スロット
   の各々に関連した該記憶位置の１つを指定し、そして指
   定時間スロットの各発生は、該指定記憶位置において該
   ビット状態を記憶する段階と、 ｃ）第２送信媒体のチャネル発生に同期して、対応する
   記憶位置の各々を読み出す段階と、 ｄ）各指定記憶位置から読み出される間、第２パラレル
   編成送信媒体におけるビット状態を主張し、そしてそう
   でなければ所定ビット状態を主張する段階と、 ｅ）第２パラレル編成送信媒体において発生する時、ビ
   ット状態を捕獲し、シリアル・フレーム及びチャネル編
   成第２送信媒体の対応する現在チャネル中最後に捕獲さ
   れたビット状態をシリアルに主張する段階とを含み、こ
   れにより情報が、起点チャネルにおけるデジタル、キー
   電話システムに送信され、かつ宛て先チャネルにおける
   デジタル・キー電話システムから送り出される段階とを
   含むことを特徴とする方法。 ５、複数のデジタル信号機器の間にデジタル信号通信経
   路を提供し、かつ該機器の任意と、電話交換機に関連し
   た通信チャネルとの間に通信リンクを提供するためのキ
   ー電話システムにおいて、時分割多重送信（ＴＤＭＴ）
   チャネルと時分割多重受信（ＴＤＭＲ）チャネルの間に
   通信経路を提供するために動作する交換手段と、 各ＴＤＭ通信経路が、それぞれ、シリアル送信及び受信
   ビット・ストリームにおいてｎ対のＴＤＭＴ及びＴＤＭ
   Ｒチャネルを含む複数の時分割多重（ＴＤＭ）通信経路
   と、 各々がデジタル信号機器をキー電話システムに結合する
   ための複数のデジタル信号通信経路と、複数のＴＤＭＲ
   チャネルのための情報を受信し、かつ複数のデジタル信
   号通信経路の予定された対応経路に対応情報を送信し、
   そして該デジタル信号通信経路の該経路から情報を受信
   し、かつ対応ＴＤＭＴチャネルに対応情報を送信するた
   めに、複数のＴＤＭ通信経路の１つと関連した内部ポー
   ト手段と、 該電話交換機に関連した該通信チャネルと、ＴＤＭＲ及
   びＴＤＭＴチャネルの少なくとも１つの間に情報信号を
   結合するための外部ポート手段と、交換手段のコール進
   行動作を指示するために、デジタル信号端末と電話交換
   機のいづれかからの信号に応答するコール・コントロー
   ラとを具備することを特徴とするキー電話システム。 ６、コール・コントローラによって指示された時、回線
   出現の間に通信経路を提供するためのデジタル電話シス
   テムにおいて、 ｍを超えるパラレル導体を含む第１送信経路と、複数の
   回線出現の各々に固定関連した少なくとも１つの送信（
   Ｔ）チャネル及び受信（Ｒ）チャネルを有するＴＤＭシ
   リアル伝送経路であって、該チャネルの各々は、該パラ
   レル導体に数において対応するビット状態を送信するこ
   とができるＴＤＭシリアル伝送経路と、 第１伝送バスとＴＤＭシリアル伝送経路の間に結合され
   た回路スイッチ・モジュールであって、ＴＤＭフレーム
   間隔とシリアル・チャネル・アドレスを規定し、かつ各
   ＴＤＭフレーム間隔中、該シリアル、チャネル・アドレ
   スの発生の整数倍であるパラレル時間スロット・アドレ
   スを規定するためのタイミング手段を含む回路スイッチ
   ・モジュールと、 ｍパラレル導体を各々含む第１及び第２モジュール伝送
   バスと、 所定時間スロット中、各ＴＤＭＴチャネルから第１バス
   のパラレル導体にシリアル・ビット状態を転送し、かつ
   モジュール・バスのいづれかのｍパラレル導体から各Ｔ
   ＤＭＲチャネル発生にビット状態を転送するための変換
   手段と、 コール・コントローラによって規定されたＴＤＭＲチャ
   ネルに対応する記憶位置において、コール・コントロー
   ラによって規定された如く、第１伝送バスにおいて時間
   スロットに発生するビット状態を記憶し、かつ該シリア
   ル・チャネル・アドレスによって規定された如く、該記
   憶位置から第１モジュール・バスにビット状態を転送す
   るために、タイミング手段に応答する第１時間スイッチ
   手段と、 コール・コントローラによって規定された記憶位置にお
   いて、コール・コントローラによって規定された如く、
   第１伝送バスにおいて時間スロットに発生するビット状
   態を記憶し、かつ該シリアル・チャネル、アドレスに関
   連する如く、コール・コントローラによって指定された
   該記憶位置の１つから第２モジュール・バスにビット状
   態を転送するために、タイミング手段に応答する第２時
   間スイッチ手段と、 第１又は第２モジュール・バスの一方からビット状態を
   排他的に転送するように変換手段に命令するために、第
   １及び第２モジュール・バスにおいて同時に発生するビ
   ット状態の値に応答する選択手段とを具備し、これによ
   り該回線出現の任意の３つの間の会議通信のケイパビリ
   ティが、回路スイッチ・モジュール内に提供されること
   を特徴とするデジタル電話システム。