JPH01173172A - パターン欠陥検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパターンの欠陥検査方法、特に同一パターンが
一定のピッチで多数繰り返して現れる場合のパターン欠
陥検査方法に関するものである。

（従来の技術） 例えば半導体集積回路の製造に用いるフォトマスクのパ
ターンの欠陥検査技術については本願人は種々の提案を
行っているが、その基本となる技術は、このようなフォ
トマスクに形成されているパターンは同じものが多数繰
り返し現れることに着目し、２つのパターンの同一部分
を同時に光学的に走査して得られる画像信号を比較し、
両者が一致しないときに欠陥があると判定するものであ
る。

（発明が解決しようとする問題点） 上述した従来の欠陥検査方法においては、光源か″ら放
射される光ビームを分割し、２つの対物レンズにより被
検物体上にスポットとして投射し、被検物体からの反射
光をそれぞれ受光素子に導いて画像信号を同時に出力す
るようにしている。この場合、検査精度を向上するには
、２つのパターンはできるだけ接近している方が望まし
いので、例えば数チップ離れた２つのチップ上の同一パ
ターンを比較するようにしているが、それ以上接近させ
ることは対物レンズの銃筒同志が機械的に干渉するため
不可能である。

一方、半導体集積回路において、大規模メモリでは、１
つのチップ内に同一パターンを有するセルが多数マトリ
ックス状に配列されており、１個１個のセルは微細構造
を有しているので、従来のように数個能れたチップのセ
ル同志を比較しようとするとセルパターンを合致させる
のが非常に困難となり、検出感度を上げて検出を行うと
本来欠陥ではない部分も欠陥として検出されてしまい、
精度が著しく低下する欠点がある。すなわち、パターン
そのものなのか欠陥であるのかを見分けることが非常に
困難となる。

本発明の目的はこのような欠点を除去し、微細なパター
ンが隣接している場合にも、パターン欠陥を高い感度お
よび精度で検出することができる方法を提供しようとす
るものである。

（問題点を解決するための手段および作用）本発明は、
同一パターンを一定の繰り返しピッチで多数有する被検
物体のパターン欠陥を検査するに当たり、前記被検物体
を光学的に走査して得られる画像信号と、この画像信号
を、前記パターンのピッチに等しい距離だけ走査するに
要する時間だけ遅延した画像信号とを比較し、これらの
画像信号の間に有意な差があるときに欠陥が有ると判定
することを特徴とするものである。

このような本発明のパターン欠陥検査方法によれば、１
つの光学系によって検出した画像信号を、例えばセルの
配列ピッチに等しい距離を走査するに要する時間だけ遅
延した画像信号と遅延しない画像信号とを比較して欠陥
の有無を検出するようにしたため欠陥検査を高感度およ
び高精度で行うことができる。

（実施例） 第１図は本発明の欠陥検査方法の基本的構成を示す線図
である。光源１から放射される光をハーフミラ−２およ
び全反射ミラー３を経て対物レンズ４に入射させ、ＸＹ
テーブル５上に載置されている被検物体６上にビームス
ポットとして投射する。被検物体６で反射される光を対
物レンズ４によりミラー３および２を介して受光素子７
に入射させ、受光素子から画像信号を出力させる。この
画像信号を遅延回路８を経て遅延させた後比較回路９の
一方の入力端子に供給する。この比較回路９の他方の入
力端子には遅延しない画像信号を供給する。

例えば半導体集積回路メモリにおいては第２図に示すよ
うな同一パターンを有するセル１１が多数マトリックス
状に配列されている。今ステージ５を対物レンズ４の光
軸に対してＸ方向に移動させながら主走査を行うととも
にＹ方向に移動させて副走査を行うものとすると、受光
素子７から得られる画像信号は第３図Ａに示すようにセ
ルピッチＰに相当する距離だけＸ方向に主走査するのに
要する一定の時間Ｔｐを周期として繰り返し現れること
になる。また、この画像信号を時間τ＝Ｔ。

だけ遅延した信号は第２図已に示すようなものとなる。

今、成るセルに欠陥りが存在しているとすると、比較回
路９において、遅延した画像信号と非遅延画像信号とを
比較すると、同一パターンの部分では欠陥信号は現れな
いが、パターンの不一致部分では第２図Ｃに示すように
欠陥りが検出されることになる。この場合、欠陥りを有
するセルが右隣りのセルと比較されるときと左隣りのセ
ルと比較されるときにそれぞれ欠陥信号りが互いに反対
極性で現れることになる。したがって、これらの欠陥信
号からどのセルに欠陥が存在しているのかを判定するこ
とができる。また、セルを形成したセル領域とその周辺
部の回路領域との境界にあるセルは上述したように２度
比較されることはないが、１回は比較されるので欠陥の
有無を検査することができる。

第４図は本発明による欠陥検査方法を実施する装置の一
実施例の構成を示す線図である。例えば半導体集積回路
より成る大規模メモリを製造するに当たっては、１枚の
ウェファに多数のチップをマトリックス状に配列し、各
チップに上述したような同一パターンを有する多数のセ
ルがマトリックス状に配列されているが、セル以外の回
路部分のパターンの欠陥の検査は上述したような遅延手
段では行うことができない。そこで本例では２個の対物
レンズをチップの配列ピッチの整数倍だけＸ方向に離間
して配置し、セル以外の部分のパタ−ンの欠陥は２個の
チップの対応する部分の比較によって検出するものであ
る。このために、２個の対物レンズ２１および２２を設
け、光源２３から放射される光をハーフミラ−２４およ
び２５を経て対物レンズ２１に入射させるとともにハー
フミラ−２４，ミラー２６およびハーフミラ−２７を経
て対物レンズ２２に入射させ、ｘＹ子テーブル８上に載
置されたウェファ２９上にビームスポットを入射させる
ようにする。ウェファ２９からの反射光を対物レンズ２
１および２２によってハーフミラ−２５および２７を介
して受光素子３０および３１に入射させる。このように
してウェファ上の２点の画像信号を同時に得ることがで
きる。

一方の受光素子３０の出力信号と他方の受光素子３１の
出力信号とを差動増幅器３２に供給する。上述したよう
に、２つの対物レンズ２１および２２の光軸間の距離は
ウェファ２９上に形成されている半導体チップのピッチ
間隔の整数倍となっているため、同時に走査される２個
のチップのパターンが一致していれば差動増幅器の出力
はないが、いずれか一方のパターンに欠陥があって両者
が一致しない場合にはその差に応じた信号が欠陥検知信
号として判定回路３３に供給される。これにより各チッ
プのセル以外の回路部分のパターンの欠陥を検出するこ
とができる。

一方の受光素子３０の出力画像信号は、チップ内に形成
されているセル間のピッチ距離だけ走査するに要する遅
延時間τを有する遅延回路３４を経て差動増幅器３５の
一方の入力端子に供給する。この差動増幅器３５の他方
の入力端子には遅延しない画像信号を供給する。このよ
うにして差動増幅器３５から順次の２個のセルのパター
ンの差を表す誤差信号が供給される。この誤差信号を第
１および第２のスライス回路３６および３７に同時に供
給する。

第１スライス回路３６は第３図Ｃに示すスライスレベル
Ｌ（＋）を正の方向に越える誤差信号を通し、第２スラ
イス回路３７はレベルＬ　（−）を負の方向に越える誤
差信号を通すものであり、これらのスライス回路の出力
信号は第１および第２のゲート回路３８および３９を経
て判定回路３３に供給する。これらのゲート回路３８お
よび３９には判定回路３３から制御信号を供給し、対物
レンズ２１．２２がセル領域を囲む周辺の回路部分を走
査しているときおよび周辺回路領域と隣接する境界位置
にあるセルを走査しているときは両ゲート３８．３９を
閉じ、差動増幅器３２の出力信号から、周辺回路のパタ
ーンの欠陥を検出するようにする。対物レンズ２１．２
２がさらにセル領域の内側に入って走査を行うときはゲ
ー“ト回路３８．３９を開き、第３図Ｃに示すような誤
差信号を判定回路３３に供給するようにする。この場合
、判定回路３３においては、周辺回路部分と隣接するセ
ルに対してはそれと隣接するセルと１回だけパターン比
較が行われるが、他のセルは両隣りのセルと２回比較さ
れることになる。

第５図は本発明による欠陥検査方法を実施する装置の他
の例を示す回路図であり、第４図に示した部分と対応す
る部分には対応する符号を付けて示す。本例では第２の
受光素子３１の出力画像信号をセルピッチを走査するの
に要する時間τだけ遅延する遅延回路４０を経て差動増
幅器４１の一方の入力端子に供給するとともにこの差動
増幅器の他方の入力端子に直接供給する。このようにし
て差動増幅器４１から順次のセルのパターンの差に対応
した誤差信号が供給されることになる。差動増幅器３５
から出力される誤差信号を第１および第２のスライス回
路４２および４３に供給するとともに差動増幅器４１の
出力誤差信号を第３右よび第４のスライス回路４４およ
び４５に供給する。第１および第３のスライス回路４２
および４４の出力信号をゲート回路４６および４７にそ
れぞれ供給する。これらスライス回路４２〜４５および
ゲート回路４６．４７の各々は第４図に示したようにそ
れぞれ正方向の誤差信号を検出するスライス回路と負方
向の誤差信号を検出するスライス回路及びこれらスライ
ス回路の出力側に接続されたゲート回路を有しているが
、第５図では図面を簡単とするためにそれぞれ１つのう
スライス回路及びゲート回路で表しである。第２スライ
ス回路４３の出力信号を第２ゲート回路４７に制御信号
として供給するとともに第４スライス回路４５の出力信
号を第１ゲート回路４６に制御信号として供給し、これ
ら第２及び第４のスライス回路４３及び４５から出力信
号が供給されるときはゲート回路４６及び４７を閉じる
ようにする。したがって、ゲート回路４６及び４７から
はセル領域内にパターン欠陥があるときだけ欠陥信号が
供給されることになる。これらの欠陥信号を判定回路３
３に供給する。

判定回路３３は、基本的には差動増幅器３２の出力信号
、ゲート回路４６及び４７の出力信号の理論和をとる回
路であり、周辺回路領域では差動増幅器３２の出力信号
から欠陥が検出され、セル領域ではゲート回路４６及び
４７の出力信号から欠陥が検出されることになる。

なお、遅延回路３４及び４０は可変遅延回路とし、被検
チップのセルピッチを走査するに要する時間に応じて調
整できるように構成するが、これらを連動して調整可能
としてもよいし、格別に調整できるようにしてもよい。

また、第５図に示す例において、チップ上の走査してい
る位置情報を常時判定回路３３に供給し、判定回路にふ
いてはこの位置情報に応じて差動増幅器３２の出力信号
ふよびゲート回路４６．４７の出力信号を選択的に処理
して欠陥を検出するようにしてもよい。

本発明は上述した実施例にのみ限定されるものではなく
、幾多の変更や変形を加えることができる。例えば上述
した実施例ではウェファ上に形成した多数のチップのパ
ターンの欠陥を検出するものとしたが、１個のチップ内
のセルのパターンの欠陥だけを検出することもできる。

また、上述した例ではウェファ上のチップパターンの欠
陥を検出するものとしたがフォトマスクに形成したパタ
ーンの欠陥を検出することもでき、この場合にはマスク
を透過した光を受光素子へ入射させるようにすればよい
。さらに、上述した例では繰り返しパターンの１ピツチ
に等しい距離だけ走査するのに要する時間だけ画像信号
を遅延させたが、この時間の整数倍の時間だけ遅延させ
てもよい。また、上述した例ではチップ内に形成されて
いるセルの配列ピッチは総て等しいとしたが、幾つかの
領域にそれぞれ異なる配列ピッチで多数のセルが形成さ
れているメモリがあるが、このようなチップを検査する
場合には、それぞれのピッチに対応した遅延時間を有す
る遅延回路を含む処理回路を複数並列に接続すればよい
。

（発明の効果） 上述した本発明の欠陥検査方法によれば、被検物体を光
学的に走査して得られる画像信号を、同一パターンの繰
り返しピッチの整数倍の距離を走査するのに要する時間
だけ遅延して非遅延信号と比較するようにしたため、微
細な繰り返しパターンの欠陥を高感度で正確に検出する
ことができる。

【図面の簡単な説明】

第１図は本発明によるパターン欠陥検査方法の基本的構
成を示す線図、 第２図は検査すべきメモリセルのパターンを示す平面図
、 第３図Ａ−Ｃは同じくその動作を説明するための信号波
形図、 第４図は本発明の欠陥検査方法を実施する装置の一例の
構成を示す線図、 第５図は同じく他の例の構成を示す線図である。 １・・・光源　　　　　　　４・・・対物レンズ５・・
・ｘＹステージ　　　６・・・被検物体７・・・受光素
子　　　　　訃・・遅延回路９・・・比較回路

Claims (1)

【特許請求の範囲】
1. １、同一パターンを一定の繰り返しピッチで多数有する
   被検物体のパターン欠陥を検査するに当たり、前記被検
   物体を光学的に走査して得られる画像信号と、この画像
   信号を、前記パターンのピッチに等しい距離だけ走査す
   るに要する時間だけ遅延した画像信号とを比較し、これ
   らの画像信号の間に有意な差があるときに欠陥が有ると
   判定することを特徴とするパターン欠陥検査方法。