JPH01173693A - 積層型集積回路モジュールの製造方法 - Google Patents
積層型集積回路モジュールの製造方法Info
- Publication number
- JPH01173693A JPH01173693A JP62331928A JP33192887A JPH01173693A JP H01173693 A JPH01173693 A JP H01173693A JP 62331928 A JP62331928 A JP 62331928A JP 33192887 A JP33192887 A JP 33192887A JP H01173693 A JPH01173693 A JP H01173693A
- Authority
- JP
- Japan
- Prior art keywords
- board
- divided
- circuit board
- electronic component
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダ、テレビ、ステレオ等の
各種映像音響機器や、コンピュータ、電話などの情報通
信機器に用いられる積層型集積回路モジュールの製造方
法に関するものである。
各種映像音響機器や、コンピュータ、電話などの情報通
信機器に用いられる積層型集積回路モジュールの製造方
法に関するものである。
従来の技術
近年、電子機器の小型・軽量化要求は富にその厳しさを
増し、それらの構成要素である電子部品、配線基板につ
いても同様の状況であり、それら要求を達成すべく様々
な方式のものが提案され、一部のものはすでに実用化の
領域に達し始めている。配線基板については、小型化要
求に対し、主には配線密度を高めるための方策であり、
一つには二次元密度を高めるためのファインライン（細
線）形成化技術であり、もう一つには三次元密度を高め
るための多層形成化技術である。特に、配線基板の三次
元構造を狙った多層形成化技術の量産実用化は、基板単
位面積当りの配線基板上への搭載部品点数、いわゆる実
装密度を高めて回路基板の小型化を図ることによって、
機器の小型・軽量化を実現すべく最有力の手段である。
増し、それらの構成要素である電子部品、配線基板につ
いても同様の状況であり、それら要求を達成すべく様々
な方式のものが提案され、一部のものはすでに実用化の
領域に達し始めている。配線基板については、小型化要
求に対し、主には配線密度を高めるための方策であり、
一つには二次元密度を高めるためのファインライン（細
線）形成化技術であり、もう一つには三次元密度を高め
るための多層形成化技術である。特に、配線基板の三次
元構造を狙った多層形成化技術の量産実用化は、基板単
位面積当りの配線基板上への搭載部品点数、いわゆる実
装密度を高めて回路基板の小型化を図ることによって、
機器の小型・軽量化を実現すべく最有力の手段である。
従来の配線基板において三次元構造による多層化を実現
するための技術的手段は第２図で示すように−船釣にア
ルミナやガラスエポキシなどの無機もしくは有機系など
の絶縁基材２０の上にスクリーン印刷技術を用い、導体
ペーストと絶縁ペーストとによって導体層２１と絶縁層
２２とを交互に形成した後、適当な熱処理を施し、これ
を繰り返すことによって所定の暦数を確保して、多層化
配線基板２３を得るいわゆる印刷多層法が主流である。
するための技術的手段は第２図で示すように−船釣にア
ルミナやガラスエポキシなどの無機もしくは有機系など
の絶縁基材２０の上にスクリーン印刷技術を用い、導体
ペーストと絶縁ペーストとによって導体層２１と絶縁層
２２とを交互に形成した後、適当な熱処理を施し、これ
を繰り返すことによって所定の暦数を確保して、多層化
配線基板２３を得るいわゆる印刷多層法が主流である。
また一部には、アルミナやガラス系などの無機系絶縁基
板の上に上記と同様にスクリーン印刷技術を用い、Ｗや
Ａｇなどを主成分とする導体ペーストによって導体層を
形成したものを、所定の暦数を貼り合わせて積層化し、
適当な温度によって絶縁基材や導体機料の焼結処理を施
し、多層化配線基板を得る積層多層法も実際的に行われ
ている。膜状回路素子２４は、絶縁層２２の上に形成さ
れ、その後、電子部品２５が所定の部位：Ｐ４に搭載さ
れ、電子回路モジュール２６となるものである。
板の上に上記と同様にスクリーン印刷技術を用い、Ｗや
Ａｇなどを主成分とする導体ペーストによって導体層を
形成したものを、所定の暦数を貼り合わせて積層化し、
適当な温度によって絶縁基材や導体機料の焼結処理を施
し、多層化配線基板を得る積層多層法も実際的に行われ
ている。膜状回路素子２４は、絶縁層２２の上に形成さ
れ、その後、電子部品２５が所定の部位：Ｐ４に搭載さ
れ、電子回路モジュール２６となるものである。
発明が解決しようとする問題点
上記の印刷多層法や積層多層法を用いて得られる多層化
配線基板では、技術上比較的簡単に三次元構造が得られ
るものの、導体層および絶縁層を形成している原機料性
能とその形成法がその基本性能を決定づけるため、現時
点で実用化レベルに達しているものの中では、様々な技
術要望を完全に満たしているものは皆無である。具体的
な問題点としては、絶縁基材、絶縁層が無機系であって
も有機系であっても （１）導体原材料と絶縁原材料の組合せ自由度が狭いこ
とから生じる基板特性の限界。
配線基板では、技術上比較的簡単に三次元構造が得られ
るものの、導体層および絶縁層を形成している原機料性
能とその形成法がその基本性能を決定づけるため、現時
点で実用化レベルに達しているものの中では、様々な技
術要望を完全に満たしているものは皆無である。具体的
な問題点としては、絶縁基材、絶縁層が無機系であって
も有機系であっても （１）導体原材料と絶縁原材料の組合せ自由度が狭いこ
とから生じる基板特性の限界。
Ｃ）製造時に発生するピンホールやフラッフなどが原因
の性能欠陥の存在。
の性能欠陥の存在。
（３）絶縁層上に形成すべく膜状回路素子の特性上の制
約。
約。
などがあり、生産性、信頼性９機能性のいづれの面にお
いても、実用化の課題を有しているものである。
いても、実用化の課題を有しているものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、絶縁基材、配線導
体、膜状回路素子などからなる第１の集合配線基板上に
電子部品を搭載して半田付けする工程とそれらを個片に
分割する工程、同様に絶縁基材、配線導体、膜状回路素
子などからなる第２の集合配線基板上に前記第１の分割
された個片の回路基板を積み重ねて載置すると共に他の
電子部品を搭載して半田付けする工程、それら第２の集
合配線基板を機能単位毎に分割する工程とからなる製造
方法による三次元構造をを有する新規な構成としてもの
である。
体、膜状回路素子などからなる第１の集合配線基板上に
電子部品を搭載して半田付けする工程とそれらを個片に
分割する工程、同様に絶縁基材、配線導体、膜状回路素
子などからなる第２の集合配線基板上に前記第１の分割
された個片の回路基板を積み重ねて載置すると共に他の
電子部品を搭載して半田付けする工程、それら第２の集
合配線基板を機能単位毎に分割する工程とからなる製造
方法による三次元構造をを有する新規な構成としてもの
である。
作 用
これにより、上記構成は導体層、絶縁層に相当する部位
は従来の原材料とその組合せを基本とし、製造プロセス
上は、従来の要素技術であるソルダリング技術と基板切
断技術とから成り立っていることから、簡便であり、性
能上、管理上、極めて容易であるといえる。
は従来の原材料とその組合せを基本とし、製造プロセス
上は、従来の要素技術であるソルダリング技術と基板切
断技術とから成り立っていることから、簡便であり、性
能上、管理上、極めて容易であるといえる。
実施例
以下、本発明の一実施例を図面にもとづいて説明する。
第１図において、１は複数個の配線基板２からなる第１
の集合配線基板であり、それらはたとえばアルミナやガ
ラスエポキシなどの絶縁基材３と、その両面にスクリー
ン印刷やメツキ技術などによって形成されたＡｇ−Ｐｄ
やＣｕなどの配線導体４、そしてこれもスクリーン印刷
技術によって形成されたＣやＲｕ ０２などの膜状回路
（抵抗）素子５９個片分割を目的とした切断溝６とから
構成される。これら第１の集合配線基板１上の配線導体
４の所定の部位二Ｐ１に電子部品７を搭載して半田付け
した後、切断溝６の近傍に圧力を加えて個片単位に分割
し、個別回路基板８を得る。一方、９はこれも複数個の
配線基板１０からなる第２の集合配線基板であり、第１
の集合回路基板と同様、同一の材料系を用いて、それぞ
れ絶縁基材１３とその両面に形成された配線導体１４゜
膜状回路（抵抗）素子１５、そして切断溝１６によって
構成される。これらの第２の集合配線基板９上の配線導
体１４の所定の部位：Ｐ２に第１の個別回路基板８を積
み重ねて載置すると共に、他方の部位二Ｐ３にも同様電
子部品１７を搭載し、半田付けによって電気的に接続す
る。その後、切新漬１６に沿って、機能単位毎に個片分
割を行い、三次元構造を有する実質的に４層の積層型集
積回路モジュール１８が得られることとなる。
の集合配線基板であり、それらはたとえばアルミナやガ
ラスエポキシなどの絶縁基材３と、その両面にスクリー
ン印刷やメツキ技術などによって形成されたＡｇ−Ｐｄ
やＣｕなどの配線導体４、そしてこれもスクリーン印刷
技術によって形成されたＣやＲｕ ０２などの膜状回路
（抵抗）素子５９個片分割を目的とした切断溝６とから
構成される。これら第１の集合配線基板１上の配線導体
４の所定の部位二Ｐ１に電子部品７を搭載して半田付け
した後、切断溝６の近傍に圧力を加えて個片単位に分割
し、個別回路基板８を得る。一方、９はこれも複数個の
配線基板１０からなる第２の集合配線基板であり、第１
の集合回路基板と同様、同一の材料系を用いて、それぞ
れ絶縁基材１３とその両面に形成された配線導体１４゜
膜状回路（抵抗）素子１５、そして切断溝１６によって
構成される。これらの第２の集合配線基板９上の配線導
体１４の所定の部位：Ｐ２に第１の個別回路基板８を積
み重ねて載置すると共に、他方の部位二Ｐ３にも同様電
子部品１７を搭載し、半田付けによって電気的に接続す
る。その後、切新漬１６に沿って、機能単位毎に個片分
割を行い、三次元構造を有する実質的に４層の積層型集
積回路モジュール１８が得られることとなる。
発明の効果
本発明の製造方法によって得られる積層型集積回路モジ
ュールは、絶縁基材自体がガラスエポキシやアルミナな
どの高安定成型基或であることから、導体原材料や膜状
回路素子用原材料相互の組合せ自由度が広く特性面での
制約がないばかりでなく、ピンホールやクラックなどの
製造欠陥が少ないために、歩留り上、品質上、極めて高
い水準を確保できるものである。またガラスエポキシや
アルミナ絶縁基材上への膜状回路素子の形成は現在の技
術レベルで容易に実現可能であり、それらを内蔵させた
構造であることから、高性能、高信頼性、高密度実装性
などの点で格段に優れており、工業上極めて有用な発明
である。
ュールは、絶縁基材自体がガラスエポキシやアルミナな
どの高安定成型基或であることから、導体原材料や膜状
回路素子用原材料相互の組合せ自由度が広く特性面での
制約がないばかりでなく、ピンホールやクラックなどの
製造欠陥が少ないために、歩留り上、品質上、極めて高
い水準を確保できるものである。またガラスエポキシや
アルミナ絶縁基材上への膜状回路素子の形成は現在の技
術レベルで容易に実現可能であり、それらを内蔵させた
構造であることから、高性能、高信頼性、高密度実装性
などの点で格段に優れており、工業上極めて有用な発明
である。
第１図は本発明の一実施例における積層型集積回路モジ
ュールの製造方法を示す斜視図、第２図は従来の多層回
路モジュールの製造方法を示す斜視図である。 １・・・・・・第１の集合配線基板、２，１０・・・・
・・配線基板、３，１３・・・・・・絶縁基材、４，１
４・・・・・・配線導体、５，１５・・・・・・膜状回
路素子、６．１６・・・・・・切断溝、７，１７・・・
・・・電子部品、８・・・・・・個別回路基板、９・・
・・・・第２の集合配線基板、１８・・・・・・積層型
集積回路モジュール。
ュールの製造方法を示す斜視図、第２図は従来の多層回
路モジュールの製造方法を示す斜視図である。 １・・・・・・第１の集合配線基板、２，１０・・・・
・・配線基板、３，１３・・・・・・絶縁基材、４，１
４・・・・・・配線導体、５，１５・・・・・・膜状回
路素子、６．１６・・・・・・切断溝、７，１７・・・
・・・電子部品、８・・・・・・個別回路基板、９・・
・・・・第２の集合配線基板、１８・・・・・・積層型
集積回路モジュール。
Claims (1)
- 絶縁基材とその両面に形成された配線導体，膜状回路素
子などからなる第１の集合配線基板上に電子部品を搭載
して半田付けする工程と、それら半田付けされた第１の
集合配線基板を個片に分割する工程と、同様に絶縁基材
とその両面に形成された配線導体，膜状回路素子などか
らなる第２の集合配線基板上に絶縁基材第１の分割され
た個片の回路基板を積み重ねて載置すると共に、他の電
子部品を搭載して半田付けする工程と、それら第２の集
合配線基板を機能単位毎に分割する工程とを有すること
を特徴とした積層型集積回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331928A JPH01173693A (ja) | 1987-12-28 | 1987-12-28 | 積層型集積回路モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331928A JPH01173693A (ja) | 1987-12-28 | 1987-12-28 | 積層型集積回路モジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173693A true JPH01173693A (ja) | 1989-07-10 |
Family
ID=18249204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331928A Pending JPH01173693A (ja) | 1987-12-28 | 1987-12-28 | 積層型集積回路モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173693A (ja) |
-
1987
- 1987-12-28 JP JP62331928A patent/JPH01173693A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH01173693A (ja) | 積層型集積回路モジュールの製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JPH0750462A (ja) | 電子回路基板 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH025592A (ja) | 積層型集積回路モジュール | |
| JPH0471297A (ja) | 部品内蔵多層基板 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2001267467A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JP2005136266A (ja) | セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS60167495A (ja) | 多層配線基板の製造方法 |