JPH01174267A

JPH01174267A - 電源回路

Info

Publication number: JPH01174267A
Application number: JP62328302A
Authority: JP
Inventors: Susumu Kido; 享木戸
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-12-26
Filing date: 1987-12-26
Publication date: 1989-07-10
Anticipated expiration: 2012-01-08
Also published as: JP2569660B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電源回路に係わり、特にスイッチングレギュ
レータの制御用電源に関する。

〔従来の技術〕

第３図はこの種の電源回路を一般的に示したブロック図
である。図示しない入力電源からの入力電圧Ｖｔ　は制
御電源部１２とスイッチングレギュレータ１３の双方の
入力端子に供給され、共用されている。制御電源ブロッ
ク１２は入力端子■。

を制御して、制御出力電圧■１　　として制御部１５に
供給する。これにより制御部１５はスイッチングレギュ
レータ１３を動作させ、スイッチングレギュレータ１３
は一定電圧Ｅ。を出力する。しかしながら、このように
入力電圧■、がスイッチングレギュレータ１３と制御電
源ｉ１２とに供用されていると、入力端子■１　を投入
したとき、制御電源部１２は入力端子■１　が低い時点
からその制御出力電圧■。を出力する。その結果、スイ
ッチングレギュレータ１３が作動され、入力電源から大
きな入力端子がこれに流入するようになる。このため、
入力側のヒコーズやサーキットブレーカが断路するとい
う問題があった。第４図はこのような問題点を解決する
ための従来の電源回路の制御電源回路を示したもので、
第３図の制御電源部１２に対応している。

第５図はこの制御電源回路の入出力電圧特性を示す図で
ある。第４図において、図示しない入力電源からの入力
端子■１　は抵抗１９とツェナーダイオード２１に印加
される。このツェナーダイオード２１が基準電圧■２　
になるまではＰＮＰ型トランジスタ２３は導通せず、し
たがって出力電圧■。は０である。入力端子■、が、ツ
ェナーダイオード２１の基準電圧■２　になり、さらに
これとトランジスタ２３のベース・エミッタ間電圧ＶＩ
との和ＶＺ＋ＶＩＩＨになると、トランジスタ２３のベ
ースにはツェナーダイオード２１と抵抗２０を通してベ
ース電流が流れる。この結果、トランジスタ２３は導通
し、第５図に示したようにこのトランジスタ２３から出
力電圧■。が与えられる。

なお、抵抗２９はトランジスタ２３の漏れ電流に対する
バイパス抵抗である。この場合の出力電圧■。と入力端
子ｖ１　　の間には、トランジスタ２３のコレクタ・エ
ミッタ間電圧をＶＣＥとすると、Ｖ、　＝Ｖ、　　−Ｖ
。、の関係が成立する。すなわち、入力端子■１　がＶ
２＋Ｖ、、以上になると、出力電圧■。もこれと共に増
加する。したがって、この従来の電源回路では、スイッ
チングレギュレータ用コントロールＩＣの許容印加電圧
を越えないように最大入力電圧を制限しなければならな
いという問題があった。

また、第５図に示した従来回路はリップルなどのため入
力端子が規定電圧の前後で上下すると、第３図に示した
制御部１５とスイッチングレギュレータ１３が作動と停
止を繰り返して非常に不安定になるという問題もあった
。前者の問題点を解決するため従来種々の方式が検討さ
れてきた。第６図はそのうち実用上有効と思われる従来
の制御電源回路を示したものである。第７図はこの制御
電源回路の入出力特性を示す図である。

第６図において、図示しない入力電源からの入力電圧■
１　　は抵抗３６およびツェナーダイオード３７に印加
される。ＮＰＮ型トランジスタ３８のエミッタからの出
力電圧■。は、第７図に示したように、入力電圧■１　
がツェナーダイオード３７で決まる基準電圧■２　に達
するまでは直線的に増加し、基準電圧■２　に達した後
は、トランジスタ３８０ペース・エミッタ間電圧を■。

とすると−定値Ｖｚ　　　ＶＩＥになる。この場合は、
第４図とは異なり、出力電圧■。は入力電圧■１　が増
加すると一定値Ｖｚ−Ｖａ＋：に保たれるが、入力電圧
Ｖｌが小さい時点から出力電圧を与えるという欠点があ
る。

〔発明が解決しようとする問題点３以上説明したように、従来の電源回路のうち、第１のタ
イプのものは入力電圧がツェナーダイオードとトランジ
スタで決まるある値までは出力は０であるが、この値を
越えると、入力電圧に比例して増加するという欠点があ
った。さらに、この第１のタイプのものはリップルのた
め入力端子が規定電圧の前後で変動すると、第３図に示
した制御部とスイッチングレギュレータが作動と停止を
反復し、極めて不安定になるという問題があった。また
、第２のタイプのものは、第１のものとは逆に、入力端
子がツェナーダイオードで決まるある値以上では一定と
なるが、入力端子が小さい段階から出力が生じてしまう
という欠点があった。

そこで本発明の目的は、入力端子がある規定値に達する
までは出力電圧が０で、この規定電圧以上では一定の安
定化出力電圧を与えることができ、しかもリップルの影
響を受けない電源回路を提供することにある。

〔問題点を解決するための手段〕

本発明の電源回路は、スイッチングレギュレータと、こ
のスイッチングレギュレータを制御する制御部と、上記
スイッチングレギュレータに対する入力電源から上記制
御部に制御用電源電圧を供給する制御電源部とを備え、
この制御電源部は、コレクタが上記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて出
力電圧を制御するＮＰＮ型第１トランジスタと、このＮ
ＰＮ型第１トランジスタのベースにカソード端子が接続
され、かつアノード端子が第２抵抗を介して上記入力電
源の負端子に接続されて一定の第１基準電圧を与える第
１ツェナーダイオードと、この第１ツェナーダイオード
の上記アノード端子にベースが接続され、かつエミッタ
が上記入力電源の負端子に接続されて上記第１ツェナー
ダイオードの基準電圧により定まる第１規定電圧まで非
導通で上記出力電圧を与えないように作用するＮＰＮ型
第２トランジスタと、このＮＰＮ型第２トランジスタの
コレクタにアノードが接続されて一定の第２基準電圧を
与える第２ツェナーダイオードと、この第２ツェナーダ
イオードのカソードに第３抵抗を介してベースが接続さ
れ、エミッタが、一方で上記ＮＰＮ型第１トランジスタ
のエミッタに、他方で第４抵抗を介して自身の上記ベー
スに接続され、コレクタと上記入力電源の負端子との間
で上記制御部に対する出力電圧を与えるＰＮＰ型第３ト
ランジスタと、このＰＮＰ型第３トランジスタの上記コ
レクタに第５抵抗を通してアノードが接続され、カソー
ドが上記ＮＰＮ型第２トランジスタのベースに接続され
て上記ＰＮＰ型第３トランジスタのコレクタのバイパス
路を上記第５抵抗と共に形成して、上記入力電源電圧が
低下したときこの入力電源電圧の上記第１および第２ツ
ェナーダイオードの第１および第２基準電圧に関係する
規定範囲内で上記ＮＰＮ型第２トランジスタのベースに
電流を供給するダイオードとを具備している。

したがって、本発明の電源回路によると、入力電圧が第
１ツェナーダイオードで決まる第１規定値になるまでは
、第２トランジスタにはベース電流が流れず、このトラ
ンジスタは非導通状態でにある。このため第３トランジ
スタも導通せず出力電圧は得られない。入力端子が第１
規定電圧より大きくなると、第２トランジスタにベース
電流が流れ、このトランジスタは導通する。これと共に
第３トランジスタにもベース電流が流れ、このトランジ
スタも導通する。このとき、第１トランジスタのエミッ
タ電位は第１ツェナーダイオードのため一定値にクラン
プされ、したがって出力電圧は一定値になる。さらに、
電源切断時に入力端子が第１規定電圧より下がると第２
トランジスタは入力端子からのベース電流の供給はなく
なる。しかし、出力電圧のためダイオードを通してベー
ス電流が流れ、第２トランジスタは導通したままである
。入力電源が第１および第２ツェナーダイオードで決ま
る第２規定電圧になるまでは第３トランジスタは導通状
態にある。したがって出力電圧はりフプルなどで入力電
圧が変動しても一定電圧を維持することができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

本実施例の電源回路も、第３図に示したように、制御電
源部１２とスイッチングレギュレータ１３、および制御
部１５から構成される。

第１図は本実施例の電源回路の制御電源部１２を示すブ
ロック図、第２図はその場合の入出力電圧特性を示す図
である。

第１図において、ＮＰＮ型第１トランジスタ４１のコレ
クタは、図示しないスイッチングトランジスタ１３（第
３図）に対する入力電源の正端子に接続され、また第１
抵抗４３を介して゛自身のベースに接続される。このＮ
ＰＮ型第１トランジスタ４１のベースには第１ツェナー
ダイオード４４０カソード端子が接続される。この第１
ツェナーダイオード４４のアノード端子は第２抵抗４５
を介して入力電源４２の負端子に接続される。

さらに、この第１ツェナーダイオード４４のアノード端
子はＮＰＮ型第２トランジスタ４６のベースに接続され
る。この第２トランジスタ４６のエミッタは入力電源４
２の負端子に接続される。

また、この第２トランジスタ４６のコレクタは第２ツェ
ナーダイオード４７のアノード端子に接続される。この
第２ツェナーダイオード４７のカソード端子は第３抵抗
４８を介してＰＮＰ型第３トランジスタ４９のベースに
接続される。この第３トランジスタ４９のエミッタは第
１トランジスタ４１のエミッタに直結され、またこのエ
ミッタとベースが第４抵抗５１を通して接続される。第
３トランジスタ４９のコレクタと入力電源４２の負端子
の間から出力電圧■。が取り出される。さらに、第３ト
ランジスタ４９のコレクタは第５抵抗５２を通してダイ
オード５３のアノード端子に接続され、このダイオード
５３のカソード端子はＮＰＮ型第２トランジスタ４６の
ベースに接続される。

次に、第１図および第２図を参照して本実施例の動作に
ついて説明する。

ＮＰＮ型第１トランジスタ４１には第１抵抗４３、第１
ツェナーダイオード４４、およびバイパス用第２抵抗４
５を通して入力電源４２から入力電圧■１　が印加され
る。この場合、第１ツェナーダイオード４４のツェナー
電圧をＶ　Ｚ　Ｉ、ＮＰＮ型第２トランジスタ４６のベ
ース・エミッタ間電圧をＶＢＥ２　とすると、入力電圧
■１　が、第１規定電圧Ｖ＋　　＝　Ｖｚ＋　＋　Ｖｎ
ｘｚ　になるまではＮＰＮ型第２トランジスタ４６のベ
ースには電流が流れない。

したがって、このＮＰＮ型第２トランジスタ４６は非導
通である。このためＰＮＰ型第３トランジスタ４９も非
導通で、出力電圧■ｏ　は０である。

入力端子■１　がこの第１規定電圧■１　より大きくな
ると、第１抵抗４３および第１ツェナーダイオード４４
を通してＮＰＮ型第２トランジスタ４６のベースに電流
が流れる。これにより、ＮＰＮ型第２トランジスタ４６
は導通ずる。これに伴って、ＰＮＰ型第３トランジスタ
４９のベース電流が第３抵抗４８および第２ツェナーダ
イオード４７を通して流れ、このＰＮＰ型第３トランジ
スタ４９も導通ずる。このとき、ＮＰＮ型第１トランジ
スタ４１のエミッタ電位は一定値にクランプされる。す
なわち、ＮＰＮ型第１トランジスタ４１のベース・エミ
ッタ間電圧をＶＢＥＩ　　とすると、■ｚ＋　＋　Ｖｌ
１２２　　　ＶＢＥＩ　　ｌ：　９　ラップさレル。コ
ノため、出力電圧■。も、ＰＮＰ型第３トランジスタ４
９のコレクタ・エミッタ間電圧を■。５．とすると第２
規定電圧Ｖ２−Ｖｚ＋　＋ＶＢＥ２　　　ＶＢ）：ｌ　
　　ＶＣＥ３にクランプされ、一定電圧が得られる。

次に、入力電源切断時に、入力端子Ｖ＋　が第１規定電
圧■１　よりも小さくなると、ＮＰＮ型第２トランジス
タ４６のベース電流は入力電圧■１　からは供給されな
くなる。しかしながら、出力電圧Ｖｏ　から第５抵抗５
２、ダイオード５３を通してこのＮＰＮ型第２トランジ
スタ４６のベースに電流が供給されるので、このＮＰＮ
型第２トランジスタ４６は導通を維持する。ここで、第
２ツェナーダイオード４７のツェナー電圧をＶＺ２、Ｎ
ＰＮ型第２トランジスタ４６のコレクタ・エミッタ間電
圧をＶＣＥ□、ＰＮＰ型第３トランジスタ４９のベース
・エミッタ間電圧をＶＩＩＥ３　、ＮＰＮ型第１トラン
ジスタ４１のコレクタ・エミッタ間電圧をＶＣＥｌ　　
とし、Ｖ３　　＝　ＶＺ２　＋ＶＣＥ２　　＋　ＶＢＥ
３　　＋　ＶｃＥｌ　　としてこの■、を第３規定電圧
とする。この場合、第１および第２ツェナーダイオード
４４．４７のツェナー電圧Ｖ　Ｚ　＋、ＶＺ２は第１規
定電圧■、〉第３規定電圧■、となるように選んである
。

したがって、入力端子Ｖｌ　が■３　になるまではＰＮ
Ｐ型第３）ランジスタ４９のベース電流は第３抵抗４８
、第２ツェナーダイオード４７、およびＮＰＮ型第２ト
ランジスタ４６を流れる。この結果、出力電圧■。は、
入力電圧Ｖｌ　の降下に伴い若干低下するが、依然とし
て第２図に示したようにスイッチングレキ−レータのコ
ントロールＩＣの許容動作電圧５５内にある。入力端子
■１　がさらに下がって第３規定電圧■３　以下になる
と、ＰＮＰ型第３）ランジスタ４９にはベース電流が流
れなくなり、このトランジスタ４９は非導通になる。し
たがって、出力電圧■。は０になり、第３図に示した制
御部１５およびスイッチングレギュレータ１３が動作を
停止し、入力電源の供給が停止する。

〔発明の効果〕

以上説明したように本発明は、入力電源投入時に入力端
子が規定された値に達するまでは制御出力電圧を発生せ
ず、またこの規定値以上になったときは一定の安定化制
御出力電圧を与えることにより、入力電源電圧が低いと
きにヒユーズやサーキットブレーカなどを断路させない
ようにできると共に、スイッチングレギュレータ用制御
ＩＣに対する印加電圧を許容値以内の一定値にすること
ができる効果がある。さらに、入力電源切断時に上記規
定電圧を下まわっても出力電圧を一定に保持するように
入出力電圧特性にヒステリシスをもたせることにより、
入力端子が上記規定電圧近傍でリップルなどに起因して
変動してもスイッチングレギュレータが作動・停止を繰
り返すことのない安定した動作を保証できる効果がある
。

【図面の簡単な説明】

第１図は本発明による電源回路の制御電源部の一実施例
を示すブロック図、第２図は第１図の実施例における入
出力電圧特性を示す図、第３図は本発明に係わる電源回
路の一般構成を示すブロック図、第４図は従来の電源回
路の制御電源部を示すブロック図、第５図は第４図の入
出力電圧特性を示す図、第６図は他の従来の電源回路の
制御電源部を示すブロック図、第７図は第６図の入出力
電圧特性を示す図である。１２・・・・・・制御電源部、１３・・・・・・スイッチングレギュレータ、１５・・
・・・・制御部、４１・・・・・・ＮＰＮ型第１トランジスタ、４３・・
・・・・第１抵抗、４４・・・・・・第１ツェナーダイオード、４５・・・
・・・バイパス用第２抵抗、４６・・・・・・ＮＰＮ型
第２トランジスタ、４７・・・・・・第２ツェナーダイ
オード、４８・・・・・・第３抵抗、４９・・・・・・ＰＮＰ型第３トランジスタ、５１・・
・・・・バイパス用第４抵抗、５２・・・・・・第２抵
抗、５３・・・・・・ダイオード。出　　願　　人日本電気株式会社

Claims

【特許請求の範囲】

スイッチングレギュレータと、このスイッチングレギュ
レータを制御する制御部と、前記スイッチングレギュレ
ータに対する入力電源から前記制御部に制御用電源電圧
を供給する制御電源部とを備え、この制御電源部は、コ
レクタが前記入力電源の正端子に接続され、かつ第１抵
抗を介してベースに接続されて出力電圧を制御するＮＰ
Ｎ型第１トランジスタと、このＮＰＮ型第１トランジス
タのベースにカソード端子が接続され、かつアノード端
子が第２抵抗を介して前記入力電源の負端子に接続され
て一定の第１基準電圧を与える第１ツェナーダイオード
と、この第１ツェナーダイオードの前記アノード端子に
ベースが接続され、かつエミッタが前記入力電源の負端
子に接続されて前記第１ツェナーダイオードの基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するＮＰＮ型第２トランジスタと、
このＮＰＮ型第２トランジスタのコレクタにアノードが
接続されて一定の第２基準電圧を与える第２ツェナーダ
イオードと、この第２ツェナーダイオードのカソードに
第３抵抗を介してベースが接続され、エミッタが、一方
で前記ＮＰＮ型第１トランジスタのエミッタに、他方で
第４抵抗を介して自身の前記ベースに接続され、コレク
タと前記入力電源の負端子との間で前記制御部に対する
出力電圧を与えるＰＮＰ型第３トランジスタと、このＰ
ＮＰ型第３トランジスタの前記コレクタに第５抵抗を通
してアノードが接続され、カソードが前記ＮＰＮ型第２
トランジスタのベースに接続されて前記ＰＮＰ型第３ト
ランジスタのコレクタのバイパス路を前記第５抵抗と共
に形成して、前記入力電源電圧が低下したときこの入力
電源電圧の前記第１および第２ツェナーダイオードの第
１および第２基準電圧に関係する規定電圧範囲内で前記
ＮＰＮ型第２トランジスタのベースに電流を供給するダ
イオードとを具備することを特徴とする電源回路。