JPH031206A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH031206A JPH031206A JP13672389A JP13672389A JPH031206A JP H031206 A JPH031206 A JP H031206A JP 13672389 A JP13672389 A JP 13672389A JP 13672389 A JP13672389 A JP 13672389A JP H031206 A JPH031206 A JP H031206A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001105 regulatory effect Effects 0.000 abstract 3
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源回路に係わり、特にスイッチングレギュ
レータの制御用電源に関する。
レータの制御用電源に関する。
第３図は、この種の電源回路を一般的に示したブロック
図である。図示しない入力電源からの入力電圧ｖｌは制
御電源部１２とスイッチングレギュレータ１３の双方の
入力端子に供給され、共用されている。制御電源部１２
は、入力電圧■を制御して制御出力電圧■。とじて制御
部１５に供給する。これにより制御部１５は、スイッチ
ングレギュレータ１３を動作させ、スイッチングレギュ
レータ１３は一定電圧Ｅ０を出力する。
図である。図示しない入力電源からの入力電圧ｖｌは制
御電源部１２とスイッチングレギュレータ１３の双方の
入力端子に供給され、共用されている。制御電源部１２
は、入力電圧■を制御して制御出力電圧■。とじて制御
部１５に供給する。これにより制御部１５は、スイッチ
ングレギュレータ１３を動作させ、スイッチングレギュ
レータ１３は一定電圧Ｅ０を出力する。
しかしながら、このように入力電圧■１がスイッチング
レギュレータ１３と制御電源部１２とに共用されている
と、入力電圧■１を投入したとき制御電源部１２は、入
力電圧■、が低い時点からその制御出力電圧Ｖ０を出力
する。その結果、スイッチングレギュレータ１３が作動
され、入力電源から大きな入力電流がこれに流入するよ
うになる。このなめ、入力側のヒユーズやサーキットブ
レーカが断路するという問題があった。
レギュレータ１３と制御電源部１２とに共用されている
と、入力電圧■１を投入したとき制御電源部１２は、入
力電圧■、が低い時点からその制御出力電圧Ｖ０を出力
する。その結果、スイッチングレギュレータ１３が作動
され、入力電源から大きな入力電流がこれに流入するよ
うになる。このなめ、入力側のヒユーズやサーキットブ
レーカが断路するという問題があった。
第４図は、このような問題点を解決するための従来の電
源回路の制御電源回路を示したもので、第３図の制御電
源部１２に対応している。
源回路の制御電源回路を示したもので、第３図の制御電
源部１２に対応している。
第５図は、第４図の制御電源回路の入出力電圧特性を示
す図である。第４図において、図示しない入力電源から
の入力電圧Ｖ、は、抵抗１９とツェナーダイオード２１
に印加される。入力電圧■１がこのツェナーダイオード
２１の基準電圧Ｖｚとトランジスタ２３のベース・エミ
ッタ間電圧ＶＢＥとの和Ｖｚ＋ＶａＰ：、になるまでは
、ＰＮＰ型トランジスタ２３は導通せず、したがって出
力電圧Ｖ０はＯである。入力電圧ＶＩがＶＺ＋ＶＢＥに
なると、トランジスタ２３のベースにはツェナーダイオ
ード２１と抵抗２０を通してベース電流が流れる。この
結果、トランジスタ２３は導通し、第５図に示したよう
に、このトランジスタ２３から出力電圧■。が与えられ
る。
す図である。第４図において、図示しない入力電源から
の入力電圧Ｖ、は、抵抗１９とツェナーダイオード２１
に印加される。入力電圧■１がこのツェナーダイオード
２１の基準電圧Ｖｚとトランジスタ２３のベース・エミ
ッタ間電圧ＶＢＥとの和Ｖｚ＋ＶａＰ：、になるまでは
、ＰＮＰ型トランジスタ２３は導通せず、したがって出
力電圧Ｖ０はＯである。入力電圧ＶＩがＶＺ＋ＶＢＥに
なると、トランジスタ２３のベースにはツェナーダイオ
ード２１と抵抗２０を通してベース電流が流れる。この
結果、トランジスタ２３は導通し、第５図に示したよう
に、このトランジスタ２３から出力電圧■。が与えられ
る。
なお、抵抗２９はツェナーダイオード２１の漏れ電流に
対するバイパス抵抗である。この場合の出力電圧Ｖ０と
入力電圧ＶＩの間には、トランジスタ２３のコレクタ・
エミッタ間電圧をＶＣＥとすると、■。＝Ｖ１ ＶＣ
Ｈの関係が成立する。すなわち、入力電圧Ｖ、がＶ ２
＋ Ｖ ８２以上になると、出力電圧■。もこれと共
に増加する。したがって、この第４図に示す従来の電源
回路では、第３図に示す制御部１５内に使用されるスイ
ッチングレギュレータ用コントロールＩＣの許容印加電
圧を越えないように、最大入力電圧を制限しなければな
らないという問題があった。
対するバイパス抵抗である。この場合の出力電圧Ｖ０と
入力電圧ＶＩの間には、トランジスタ２３のコレクタ・
エミッタ間電圧をＶＣＥとすると、■。＝Ｖ１ ＶＣ
Ｈの関係が成立する。すなわち、入力電圧Ｖ、がＶ ２
＋ Ｖ ８２以上になると、出力電圧■。もこれと共
に増加する。したがって、この第４図に示す従来の電源
回路では、第３図に示す制御部１５内に使用されるスイ
ッチングレギュレータ用コントロールＩＣの許容印加電
圧を越えないように、最大入力電圧を制限しなければな
らないという問題があった。
また、第４図に示した従来の制御電源回路は、リップル
などのため入力電圧が規定電圧の前後で上下すると、第
３図に示した制御部１５とスイッチングレギュレータ１
３が作動と停止を繰り返して非常に不安定になるという
問題もあった。前者の問題点を解決するため、従来種々
の方式が検討されてきた。第６図はそのうち実用上有効
と思われる従来の制御電源回路を示したものである。第
７図は、この制御電源回路の入出力特性を示す図である
。
などのため入力電圧が規定電圧の前後で上下すると、第
３図に示した制御部１５とスイッチングレギュレータ１
３が作動と停止を繰り返して非常に不安定になるという
問題もあった。前者の問題点を解決するため、従来種々
の方式が検討されてきた。第６図はそのうち実用上有効
と思われる従来の制御電源回路を示したものである。第
７図は、この制御電源回路の入出力特性を示す図である
。
第６図において、図示しない入力電源からの入力電圧■
１は抵抗３６およびツェナーダイオード３７に印加され
る。ＮＰＮ型トランジスタ３８のエミッタからの出力電
圧■。は、第７図に示したように、入力電圧Ｖｌがツェ
ナーダイオード３７で決まる基準電圧■ｚに達するまで
は、直線的に増加し、基準電圧Ｖ２に達しな後は、トラ
ンジスタ３８のベース・エミッタ間電圧をＶＢＥとする
と、一定値ｖｚ ＶＢＢになる。この場合は、第４図
とは異なり、出力電圧■。は、入力電圧Ｖ、が増加する
と一定値ｖｚ ＶＢＥに保たれるが、入力電圧Ｖ、が小
さい時点から出力電圧を与えるという欠点がある。
１は抵抗３６およびツェナーダイオード３７に印加され
る。ＮＰＮ型トランジスタ３８のエミッタからの出力電
圧■。は、第７図に示したように、入力電圧Ｖｌがツェ
ナーダイオード３７で決まる基準電圧■ｚに達するまで
は、直線的に増加し、基準電圧Ｖ２に達しな後は、トラ
ンジスタ３８のベース・エミッタ間電圧をＶＢＥとする
と、一定値ｖｚ ＶＢＢになる。この場合は、第４図
とは異なり、出力電圧■。は、入力電圧Ｖ、が増加する
と一定値ｖｚ ＶＢＥに保たれるが、入力電圧Ｖ、が小
さい時点から出力電圧を与えるという欠点がある。
〔発明が解決し゛ようとする課題〕
以上説明したように、従来の電源回路のうち、第４図に
示す第１のタイプのものは、入力電圧がツェナーダイオ
ードとトランジスタで決まるある値までは出力はＯであ
るが、この値を越えると、入力電圧に比例して増加する
という欠点があった。さらにこの第１のタイプのものは
、リップルのため入力電圧が規定電圧の前後で変動する
と、第３図に示した制御部とスイッチングレギュレータ
が作動と停止を反復し、極めて不安定になるという問題
があった。第６図に示す第２のタイプのものは、第１の
ものとは逆に、入力電圧がツェナーダイオードで決まる
ある値以上では一定値となるが、入力電圧が小さい段階
から出力が生じてしまうという欠点があった。
示す第１のタイプのものは、入力電圧がツェナーダイオ
ードとトランジスタで決まるある値までは出力はＯであ
るが、この値を越えると、入力電圧に比例して増加する
という欠点があった。さらにこの第１のタイプのものは
、リップルのため入力電圧が規定電圧の前後で変動する
と、第３図に示した制御部とスイッチングレギュレータ
が作動と停止を反復し、極めて不安定になるという問題
があった。第６図に示す第２のタイプのものは、第１の
ものとは逆に、入力電圧がツェナーダイオードで決まる
ある値以上では一定値となるが、入力電圧が小さい段階
から出力が生じてしまうという欠点があった。
本発明の目的は、入力電圧がある規定値に達するまでは
出力電圧がＯで、この規定電圧以上では一定の安定化出
力電圧を与えることができ、しかもリップルの影響を受
けない電源回路を提供することにある。
出力電圧がＯで、この規定電圧以上では一定の安定化出
力電圧を与えることができ、しかもリップルの影響を受
けない電源回路を提供することにある。
本発明は、スイッチングレギュレータと、このスイッチ
ングレギュレータを制御する制御部と、前記スイッチン
グレギュレータに対する入力電源から前記制御部に制御
用電源電圧を供給する制御電源部とを備えた電源回路に
おいて、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するＮＰＮ型の第１ト
ランジスタと。
ングレギュレータを制御する制御部と、前記スイッチン
グレギュレータに対する入力電源から前記制御部に制御
用電源電圧を供給する制御電源部とを備えた電源回路に
おいて、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するＮＰＮ型の第１ト
ランジスタと。
この第１トランジスタのベースにカソード端子が接続さ
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと。
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと。
この第１ツェナーダイオードの前記アノード端子にベー
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するＮＰＮ型の第２トランジスタと
。
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するＮＰＮ型の第２トランジスタと
。
この第２トランジスタのベースにアノードが接続されて
一定の第２基準電圧を与える第２ツェナーダイオードと
。
一定の第２基準電圧を与える第２ツェナーダイオードと
。
この第２ツェナーダイオードのカソードに第３抵抗を介
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたＰＮＰ型の第３ト
ランジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする。
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたＰＮＰ型の第３ト
ランジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする。
以下、実施例につき、本発明の詳細な説明する。
本実施例の電源回路も、第３図に示したように制御電源
部１２とスイッチングレギュレータ１３および制御部１
５から構成される。
部１２とスイッチングレギュレータ１３および制御部１
５から構成される。
第１図は、本実施例の電源回路の制御電源部１２を示す
回路図、第２図はその場合の入出力電圧特性を示す図で
ある。
回路図、第２図はその場合の入出力電圧特性を示す図で
ある。
第１図において、ＮＰＮ型第１トランジスタ４１のコレ
クタは、スイッチングレギュレータ１３（第３図）に対
する入力電源の正端子に接続され、また第１抵抗４３を
介して自身のベースに接続される。このＮＰＮ型第１ト
ランジスタ４１のベースには、第１ツエナードダイオー
ド４４のカソード端子が接続される。この第１ツェナー
ダイオード４４のアノード端子は、第２抵抗４５を介し
て入力電源４２の負端子に接続される。さらにこの第１
ツェナーダイオード４４のアノード端子は、ＮＰＮ型第
２トランジスタ４６のベースに接続される。この第２ト
ランジスタ４６のエミッタは、入力電源４２の負端子に
接続される。またこの第２トランジスタ４６のベースは
、第２ツェナーダイオード４７のアノード端子に接続さ
れる。この第２ツェナーダイオード４７のカソード端子
は、第３抵抗５２を介してＰＮＰ型第３トランジスタ４
つのコレクタに接続される。この第３トランジスタ４９
のエミッタは、第１トランジスタ４１のエミッタに直結
され、またこのエミッタとベースが第４抵抗５１を通し
て接続される。
クタは、スイッチングレギュレータ１３（第３図）に対
する入力電源の正端子に接続され、また第１抵抗４３を
介して自身のベースに接続される。このＮＰＮ型第１ト
ランジスタ４１のベースには、第１ツエナードダイオー
ド４４のカソード端子が接続される。この第１ツェナー
ダイオード４４のアノード端子は、第２抵抗４５を介し
て入力電源４２の負端子に接続される。さらにこの第１
ツェナーダイオード４４のアノード端子は、ＮＰＮ型第
２トランジスタ４６のベースに接続される。この第２ト
ランジスタ４６のエミッタは、入力電源４２の負端子に
接続される。またこの第２トランジスタ４６のベースは
、第２ツェナーダイオード４７のアノード端子に接続さ
れる。この第２ツェナーダイオード４７のカソード端子
は、第３抵抗５２を介してＰＮＰ型第３トランジスタ４
つのコレクタに接続される。この第３トランジスタ４９
のエミッタは、第１トランジスタ４１のエミッタに直結
され、またこのエミッタとベースが第４抵抗５１を通し
て接続される。
第３トランジスタ４９のコレクタと入力電源４２の負端
子の間から出力電圧Ｖ０が取り出される。
子の間から出力電圧Ｖ０が取り出される。
さらに第３トランジスタ４つのベースは、第５抵抗４８
を通してＮＰＮ型第２トランジスタ４６のコレクタに接
続される。
を通してＮＰＮ型第２トランジスタ４６のコレクタに接
続される。
次に、第１図および第２図を参照して本実施例の動作に
ついて説明する。ＮＰＮ型第１トランジスタ４１には、
第１抵抗４３、第１ツェナーダイオード４４およびバイ
パス用第２抵抗４５を通して入力電源４２から入力電圧
Ｖ量が印加される。
ついて説明する。ＮＰＮ型第１トランジスタ４１には、
第１抵抗４３、第１ツェナーダイオード４４およびバイ
パス用第２抵抗４５を通して入力電源４２から入力電圧
Ｖ量が印加される。
この場合、第１ツェナーダイオード４４のツェナー電圧
をＶｚｌ、ＮＰＮ型第２トランジスタ４６のベース・エ
ミッタ間電圧をＶＢＥ２とすると、入力電圧■、が第１
規定電圧Ｖ ｌ−Ｖ ｚ １ ＋ Ｖ ＢＨ３になるま
では、ＮＰＮ型第２トランジスタ４６のベースには電流
が流れない。従って、このＮＰＮ型第２トランジスタ４
６は非道通である。このためＰＮＰ型第３トランジスタ
４９も非道通で出力電圧■。は０である。入力電圧■１
がこの第１規定電圧■１より大きくなると、第１抵抗４
３および第１ツェナーダイオード４４を通してＮＰＮ型
第２トランジスタ４６のベースに電流が流れる。
をＶｚｌ、ＮＰＮ型第２トランジスタ４６のベース・エ
ミッタ間電圧をＶＢＥ２とすると、入力電圧■、が第１
規定電圧Ｖ ｌ−Ｖ ｚ １ ＋ Ｖ ＢＨ３になるま
では、ＮＰＮ型第２トランジスタ４６のベースには電流
が流れない。従って、このＮＰＮ型第２トランジスタ４
６は非道通である。このためＰＮＰ型第３トランジスタ
４９も非道通で出力電圧■。は０である。入力電圧■１
がこの第１規定電圧■１より大きくなると、第１抵抗４
３および第１ツェナーダイオード４４を通してＮＰＮ型
第２トランジスタ４６のベースに電流が流れる。
これにより、ＮＰＮ型第２トランジスタ４６は導通する
。これに伴って、ＰＮＰ型第３トランジスタ４９のベー
ス電流が第５抵抗４８を通して流れ、このＮＰＮ型第３
トランジスタ４９も導通する。このとき、ＮＰＮ型第１
トランジスタ４１のエミッタ電位は、一定値にクランプ
される。すなわち、ＮＰＮ型第１トランジスタ４１のベ
ース・エミッタ間電圧をＶＢ）：Ｉ とすると、■２□
＋ＶＢＥ２−ＶＢＥＩにクランプされる。このため、出
力電圧Ｖ０も、ＰＮＰ型第３トランジスタ４９のコレク
タ・エミッタ間電圧をＶＣＥ３とすると、第２規定電圧
Ｖ２ ＝ＶＨ＋ＶＢ２２−ＶＢＥＩ−ＶＣＥ３にクラン
プされ、一定電圧が得られる。
。これに伴って、ＰＮＰ型第３トランジスタ４９のベー
ス電流が第５抵抗４８を通して流れ、このＮＰＮ型第３
トランジスタ４９も導通する。このとき、ＮＰＮ型第１
トランジスタ４１のエミッタ電位は、一定値にクランプ
される。すなわち、ＮＰＮ型第１トランジスタ４１のベ
ース・エミッタ間電圧をＶＢ）：Ｉ とすると、■２□
＋ＶＢＥ２−ＶＢＥＩにクランプされる。このため、出
力電圧Ｖ０も、ＰＮＰ型第３トランジスタ４９のコレク
タ・エミッタ間電圧をＶＣＥ３とすると、第２規定電圧
Ｖ２ ＝ＶＨ＋ＶＢ２２−ＶＢＥＩ−ＶＣＥ３にクラン
プされ、一定電圧が得られる。
次に、入力電源切断時に入力電圧ＶＩが第１規定電圧■
１よりも小さくなると、ＮＰＮ型第２トランジスタ４６
のベース電流は、入力電圧■、からは供給されなくなる
。しかしながら、出力電圧■ｏから第３抵抗５２．第２
ツェナーダイオード４７を通してこのＮＰＮ型第２トラ
ンジスタ４６のベースに電流が供給されるので、このＮ
ＰＮ型第２トランジスタ４６は導通を維持する。ここで
、第２ツェナーダイオード４７のツェナー電圧をＶ２□
、ＮＰＮ型第２トランジスタ４６のベース・エミッタ間
電圧をＶＢＥ□、ＰＮＰ型第３トランジスタ４９のコレ
クタ・エミッタ間電圧をＶｏ、３．ＮＰＮ型第１トラン
ジスタ４１のコレクタ・エミッタ間電圧を■。８１とし
、Ｖ ３ ＝Ｖ ｚ□＋Ｖ Ｂｉ２ ＋ Ｖ ＣＥＩと
して、このＶ３を第３規定電圧とする。この場合、第１
および第２ツェナーダイオード４４．４７のツェナー電
圧Ｖ ｚｌ、 Ｖ ｚ□は、第１規定電圧Ｖ、＞第３規
定電圧Ｖ３となるように選んである。従って、入力電圧
Ｖ、がｖ３になるまでは、ＰＮＰ型第３トランジスタ４
９のベース電流は第５抵抗４８およびＮＰＮ型第２トラ
ンジスタ４６を流れる。この結果、出力電圧■。は入力
電圧ｖ１の降下に伴い若干低下するが、依然として第２
図に示したように、スイッチングレギュレータのコント
ロールＩＣの許容動作電圧５５内にあるようにすること
ができる。入力電圧■１がさらに下がって、第３規定電
圧Ｖ３以下になるとＰＮＰ型第３トランジスタ４つには
ベース電流が流れなくなり、このトランジスタ４つは非
道通になる。従って、出力電圧Ｖ０はＯになり、第３図
に示した制御部１５およびスイッチングレギュレータ１
３が動作を停止し、入力電源の供給が停止する。
１よりも小さくなると、ＮＰＮ型第２トランジスタ４６
のベース電流は、入力電圧■、からは供給されなくなる
。しかしながら、出力電圧■ｏから第３抵抗５２．第２
ツェナーダイオード４７を通してこのＮＰＮ型第２トラ
ンジスタ４６のベースに電流が供給されるので、このＮ
ＰＮ型第２トランジスタ４６は導通を維持する。ここで
、第２ツェナーダイオード４７のツェナー電圧をＶ２□
、ＮＰＮ型第２トランジスタ４６のベース・エミッタ間
電圧をＶＢＥ□、ＰＮＰ型第３トランジスタ４９のコレ
クタ・エミッタ間電圧をＶｏ、３．ＮＰＮ型第１トラン
ジスタ４１のコレクタ・エミッタ間電圧を■。８１とし
、Ｖ ３ ＝Ｖ ｚ□＋Ｖ Ｂｉ２ ＋ Ｖ ＣＥＩと
して、このＶ３を第３規定電圧とする。この場合、第１
および第２ツェナーダイオード４４．４７のツェナー電
圧Ｖ ｚｌ、 Ｖ ｚ□は、第１規定電圧Ｖ、＞第３規
定電圧Ｖ３となるように選んである。従って、入力電圧
Ｖ、がｖ３になるまでは、ＰＮＰ型第３トランジスタ４
９のベース電流は第５抵抗４８およびＮＰＮ型第２トラ
ンジスタ４６を流れる。この結果、出力電圧■。は入力
電圧ｖ１の降下に伴い若干低下するが、依然として第２
図に示したように、スイッチングレギュレータのコント
ロールＩＣの許容動作電圧５５内にあるようにすること
ができる。入力電圧■１がさらに下がって、第３規定電
圧Ｖ３以下になるとＰＮＰ型第３トランジスタ４つには
ベース電流が流れなくなり、このトランジスタ４つは非
道通になる。従って、出力電圧Ｖ０はＯになり、第３図
に示した制御部１５およびスイッチングレギュレータ１
３が動作を停止し、入力電源の供給が停止する。
以上説明したように本発明は、制御電源部が入力電源投
入時に入力電圧が規定された値に達するまでは、制御部
に対する制御出力電圧を発生せず、またこの規定値以上
になったときは、一定の安定化制御出力電圧を与えるこ
とにより、入力電源電圧が低いときにヒユーズやサーキ
ットブレーカなどを断路させないようにできると共に、
スイッチングレギュレータ用制御ＩＣに対する印加電圧
を許容値以内の一定値にすることができる効果がある。
入時に入力電圧が規定された値に達するまでは、制御部
に対する制御出力電圧を発生せず、またこの規定値以上
になったときは、一定の安定化制御出力電圧を与えるこ
とにより、入力電源電圧が低いときにヒユーズやサーキ
ットブレーカなどを断路させないようにできると共に、
スイッチングレギュレータ用制御ＩＣに対する印加電圧
を許容値以内の一定値にすることができる効果がある。
さらに、入力電源切断時に上記規定電圧を下まわっても
出力電圧を一定に保持するように入出力電圧特性にヒス
テリシスをもたせることにより、入力電圧が上記規定電
圧近傍でリップルなどに起因して変動しても、スイッチ
ングレギュレータが作動・停止を繰り返すことのない安
定した動作を保証できる効果がある。
出力電圧を一定に保持するように入出力電圧特性にヒス
テリシスをもたせることにより、入力電圧が上記規定電
圧近傍でリップルなどに起因して変動しても、スイッチ
ングレギュレータが作動・停止を繰り返すことのない安
定した動作を保証できる効果がある。
第１図は、本発明による電源回路の制御電源部の一実施
例を示す回路図、第２図は、第１図の実施例における入
出力電圧特性を示す図、第３図は、本発明に係わる電源
回路の一般構成を示すブロック図、第４図は、従来の電
源回路の制御電源部を示す回路図、第５図は、第４図の
入出力電圧特性を示す図、第６図は、他の従来の電源回
路の制御電源部を示すブロック図、第７図は、第６図の
入出力電圧特性を示す図である。 １２・・・制御電源部、１３・・・スイッチングレギュ
レータ、１５・・・制御部、４１・・・ＮＰＮ型第１ト
ランジスタ、４３・・・第１抵抗、４４・・・第１ツェ
ナーダイオード、４５・・・バイパス用第２抵抗、４６
・・・ＮＰＮ型第２トランジスタ、４７・・・第２ツェ
ナーダイオード、４８・・・第５抵抗、４つ・・・ＰＮ
Ｐ型第３トランジスタ、５１・・・バイパス用第４抵抗
、５２・・・第３抵抗。
例を示す回路図、第２図は、第１図の実施例における入
出力電圧特性を示す図、第３図は、本発明に係わる電源
回路の一般構成を示すブロック図、第４図は、従来の電
源回路の制御電源部を示す回路図、第５図は、第４図の
入出力電圧特性を示す図、第６図は、他の従来の電源回
路の制御電源部を示すブロック図、第７図は、第６図の
入出力電圧特性を示す図である。 １２・・・制御電源部、１３・・・スイッチングレギュ
レータ、１５・・・制御部、４１・・・ＮＰＮ型第１ト
ランジスタ、４３・・・第１抵抗、４４・・・第１ツェ
ナーダイオード、４５・・・バイパス用第２抵抗、４６
・・・ＮＰＮ型第２トランジスタ、４７・・・第２ツェ
ナーダイオード、４８・・・第５抵抗、４つ・・・ＰＮ
Ｐ型第３トランジスタ、５１・・・バイパス用第４抵抗
、５２・・・第３抵抗。
Claims (1)
- 【特許請求の範囲】 スイッチングレギュレータと、このスイッチングレギュ
レータを制御する制御部と、前記スイッチングレギュレ
ータに対する入力電源から前記制御部に制御用電源電圧
を供給する制御電源部とを備えた電源回路において、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するＮＰＮ型の第１ト
ランジスタと、 この第１トランジスタのベースにカソード端子が接続さ
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと、 この第１ツェナーダイオードの前記アノード端子にベー
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するＮＰＮ型の第２トランジスタと
、 この第２トランジスタのベースにアノードが接続されて
一定の第２基準電圧を与える第２ツェナーダイオードと
、 この第２ツェナーダイオードのカソードに第３抵抗を介
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたＰＮＰ型の第３ト
ランジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13672389A JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13672389A JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031206A true JPH031206A (ja) | 1991-01-07 |
| JPH0682306B2 JPH0682306B2 (ja) | 1994-10-19 |
Family
ID=15181990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13672389A Expired - Lifetime JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682306B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
-
1989
- 1989-05-29 JP JP13672389A patent/JPH0682306B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
| CN113785255B (zh) * | 2019-05-15 | 2023-02-28 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682306B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376665B1 (en) | Voltage stabilizer | |
| WO1997034211A1 (en) | Circuit arrangement for producing a d.c. current | |
| EP0280514B1 (en) | Voltage regulator and voltage stabilizer | |
| US3368139A (en) | Switching mode series voltage regulator | |
| GB966324A (en) | Improvements in or relating to arrangements for limiting the current supplied by a voltage source to a load and the voltage set up across the load | |
| US4063147A (en) | Stabilized power supply circuit | |
| US4658205A (en) | Reference voltage generating circuit | |
| JPS62174814A (ja) | 安定化電源回路 | |
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| US3419789A (en) | High precision dc voltage regulator | |
| JPH031206A (ja) | 電源回路 | |
| US4103220A (en) | Low dissipation voltage regulator | |
| CA1101061A (en) | Dc series voltage regulator with gating means for output to remain off until regulation level is reached | |
| JPH01164265A (ja) | 電源回路 | |
| JPH01174267A (ja) | 電源回路 | |
| JPH01155411A (ja) | 電源回路 | |
| JP2856482B2 (ja) | 電源回路 | |
| EP0410764A2 (en) | Comparator circuit | |
| US4580069A (en) | Comparator | |
| EP0511819B1 (en) | Variable power source circuit | |
| CN210297253U (zh) | 一种提高芯片输入耐压的保护电路 | |
| JPS6156529B2 (ja) | ||
| SU1541576A1 (ru) | Стабилизатор напр жени посто нного тока | |
| EP0316147B1 (en) | High gain driver circuit and method | |
| US20030006828A1 (en) | Arrangement for forming the reciprocal value of an input current |