JPH01175311A - サンプリング周波数変換回路 - Google Patents
サンプリング周波数変換回路Info
- Publication number
- JPH01175311A JPH01175311A JP33239687A JP33239687A JPH01175311A JP H01175311 A JPH01175311 A JP H01175311A JP 33239687 A JP33239687 A JP 33239687A JP 33239687 A JP33239687 A JP 33239687A JP H01175311 A JPH01175311 A JP H01175311A
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- sampling
- output
- frequency conversion
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は任意のサンプリング周波数に変換したディジタ
ル信号を得るサンプリング周波数変換回路に関する。
ル信号を得るサンプリング周波数変換回路に関する。
従来アンプモード変換を用いた単一段の補間フィルタに
よる多段サンプリング周波数変換が提案されている。こ
れは、人力信号は、サンプリング周波数Ｆｓ、すなわち
Ｆｓ（ｉｎ） のサンプルによって定義され、これか
みサンプリング周波数Ｆｓ２すなわちＦｓ（ｏｕｔ）の
サンプルが計算される。第１図はそのステフプ１を示す
。また第２図はそのステツプ２を示し、サンプリング周
波数は十分な帯域外減衰を持つ１つのオーバーサンプリ
ングディジタルフィルタを用いて固定比率４倍に増加さ
れる。
よる多段サンプリング周波数変換が提案されている。こ
れは、人力信号は、サンプリング周波数Ｆｓ、すなわち
Ｆｓ（ｉｎ） のサンプルによって定義され、これか
みサンプリング周波数Ｆｓ２すなわちＦｓ（ｏｕｔ）の
サンプルが計算される。第１図はそのステフプ１を示す
。また第２図はそのステツプ２を示し、サンプリング周
波数は十分な帯域外減衰を持つ１つのオーバーサンプリ
ングディジタルフィルタを用いて固定比率４倍に増加さ
れる。
この第２図において破線はどこで出力サンプルが必要か
を示す。従来第３図に示す如き二段の可変比率フィルタ
が用いられ、４回のオーバーサンプリングの後、２つの
隣合うサンプルが計算され、そして最終出力が線型補間
によって計算されていた。しかし、代表的な３２．００
０個の係数と大きいけれども扱えるフィルタを用いて出
力を４倍のサンプリング周波数４ Ｆｓ、のサンプルか
ら直接計算することは可能である。この単一段の補間は
第４図のブロック図に示す如（ハードウェアが簡素化さ
れるので非常に有利である。
を示す。従来第３図に示す如き二段の可変比率フィルタ
が用いられ、４回のオーバーサンプリングの後、２つの
隣合うサンプルが計算され、そして最終出力が線型補間
によって計算されていた。しかし、代表的な３２．００
０個の係数と大きいけれども扱えるフィルタを用いて出
力を４倍のサンプリング周波数４ Ｆｓ、のサンプルか
ら直接計算することは可能である。この単一段の補間は
第４図のブロック図に示す如（ハードウェアが簡素化さ
れるので非常に有利である。
この第４図は単一段の補間フィルタを伴うアップモード
多段サンプリング周波数変換回路を示す。
多段サンプリング周波数変換回路を示す。
この単一段の補間フィルタを用いた出力サンプルの計算
は第５図のように表すことができる。この第４図におい
て↑にはサンプリング周波数がｋだけ増加することを示
し、↓・ｋはサンプリング周波数がｋだけ減少すること
を示す。また（１）及び（２）は夫々ディジタルフィル
タであり、（３）はバッファ回路、（４）はりｏ ’７
り周波数Ｆｓ、及びＦＳ２が供給されるタロツクプロセ
ンサーである。
は第５図のように表すことができる。この第４図におい
て↑にはサンプリング周波数がｋだけ増加することを示
し、↓・ｋはサンプリング周波数がｋだけ減少すること
を示す。また（１）及び（２）は夫々ディジタルフィル
タであり、（３）はバッファ回路、（４）はりｏ ’７
り周波数Ｆｓ、及びＦＳ２が供給されるタロツクプロセ
ンサーである。
フィルタの動作を表すのに用いられる方法は係数の計算
と相対時間差を理解するための鍵になる。
と相対時間差を理解するための鍵になる。
設定されたフィルタの係数（４Ｆｓ（ｉｎ） に関す
る）は、シフトして示されており、従って中央線は所望
の出力サンプリング時間にあたる。もしこの長さが２の
べき乗に選択されると、正確に４人力サンプリング期間
の長さをカバーする。４つの係数に対応する４人力サン
プルのみがカバーされ、従って、池のフィルタ係数は人
力サンプルが雪であることになり、乗算値を計算する必
要がない。２つの連続するアドレス間の差は係数の１／
４、即ち２のべき乗となることに注意する。
る）は、シフトして示されており、従って中央線は所望
の出力サンプリング時間にあたる。もしこの長さが２の
べき乗に選択されると、正確に４人力サンプリング期間
の長さをカバーする。４つの係数に対応する４人力サン
プルのみがカバーされ、従って、池のフィルタ係数は人
力サンプルが雪であることになり、乗算値を計算する必
要がない。２つの連続するアドレス間の差は係数の１／
４、即ち２のべき乗となることに注意する。
次に低価格サンプリング周波数変換フィルタを使用した
場合につき説明する。第６図はこのアンプモードを示し
、開始点は基本的な構成である。
場合につき説明する。第６図はこのアンプモードを示し
、開始点は基本的な構成である。
第１段は、十分な帯域外減衰を有する１チツプオーバー
サンプリングフイルタと、単一段補間フィルタと４ Ｆ
ｓ（ｏｕｔ）でのクロック処理と、上述のような簡素化
したバッファとで構成することができる。
サンプリングフイルタと、単一段補間フィルタと４ Ｆ
ｓ（ｏｕｔ）でのクロック処理と、上述のような簡素化
したバッファとで構成することができる。
インターフェイスに必要な回路は含まれていない。全て
のインターフェイスを含む外枠で囲まれた回路は、低倍
率回路を含む単一チンプで作ることができよう。ダウン
モードの場合も同様な方法が使える。補間フィルタとそ
のマイクロバッファはほとんど同一であるが、低価格ダ
ウンモード変換器または切り換え可能な変換器は簡単に
実施できる。
のインターフェイスを含む外枠で囲まれた回路は、低倍
率回路を含む単一チンプで作ることができよう。ダウン
モードの場合も同様な方法が使える。補間フィルタとそ
のマイクロバッファはほとんど同一であるが、低価格ダ
ウンモード変換器または切り換え可能な変換器は簡単に
実施できる。
第７図は次の段階の簡素化したバッファ単一段補間を示
す。第７図において〈１３）はマイクロバッファ、（１
４）はＲＯＭである。単一段のアンプモードでは次の点
で有利である。
す。第７図において〈１３）はマイクロバッファ、（１
４）はＲＯＭである。単一段のアンプモードでは次の点
で有利である。
比率の計算では２段のもので、１つの出力に１０回の乗
算が必要なのに対し、単一段では大体４回でよい。また
、メモリ制御においては、２回必要な二重使用変数の操
作が１回で済む。係数ワード長の点でも有利であり、内
部ワード長においては内部変数がない。メモリーサイズ
は１バンフアセルのみである。
算が必要なのに対し、単一段では大体４回でよい。また
、メモリ制御においては、２回必要な二重使用変数の操
作が１回で済む。係数ワード長の点でも有利であり、内
部ワード長においては内部変数がない。メモリーサイズ
は１バンフアセルのみである。
補間器とバッファは、クロックプロセッサに制御される
１つのユニットとして設計しなければならない。最も有
効なのは、非常に少ないインストラクションセットしか
持たないマイクロエンジンとしてのアプローチであろう
。上述したように、４Ｆｓ処理を基にして時間差の概念
が有効な設計の鍵である。
１つのユニットとして設計しなければならない。最も有
効なのは、非常に少ないインストラクションセットしか
持たないマイクロエンジンとしてのアプローチであろう
。上述したように、４Ｆｓ処理を基にして時間差の概念
が有効な設計の鍵である。
アップモードで使われる乗算器は、１６Ｘ２０ビツトで
あり、出力ワード長（１６ビツト等）で切り捨てるアキ
ニミュレークを有する。
あり、出力ワード長（１６ビツト等）で切り捨てるアキ
ニミュレークを有する。
また、ダウンモードでも単一段補間器−バッファは非常
に有効である。アップモードでセントしたのと同じ係数
が使え、メモリーサイズも最小となる。この場合も４Ｆ
ｓ 量を基にした時間差の概念が有効な設計の鍵である
。
に有効である。アップモードでセントしたのと同じ係数
が使え、メモリーサイズも最小となる。この場合も４Ｆ
ｓ 量を基にした時間差の概念が有効な設計の鍵である
。
ダウンモードに使われる乗算器は未だ定義されていない
。検討用モデルを決め、使ってみなければならない。最
大値は確かに２０Ｘ２０ビツトである。
。検討用モデルを決め、使ってみなければならない。最
大値は確かに２０Ｘ２０ビツトである。
また、１６ビソトデイジタルオ一デイオ用サンプリング
周波数増加フィルタは２−１５サンプルの時間解像力が
なければならない。４倍のオーバーサンプリングの後、
８にの増加が更に必要となる。
周波数増加フィルタは２−１５サンプルの時間解像力が
なければならない。４倍のオーバーサンプリングの後、
８にの増加が更に必要となる。
４倍のオーバーサンプリングの後サンプリング周波数が
６４増加するフィルタは２５６（ビット）長である。係
数の補間または直接合成により、１６に増加用フィルタ
が計算される。その長さは２５６ Ｘ８ Ｋ／６４即ち
３２にである。３２ビツトの係数を単に記憶するのに全
部で１Ｍビン）の容量が必要である。
６４増加するフィルタは２５６（ビット）長である。係
数の補間または直接合成により、１６に増加用フィルタ
が計算される。その長さは２５６ Ｘ８ Ｋ／６４即ち
３２にである。３２ビツトの係数を単に記憶するのに全
部で１Ｍビン）の容量が必要である。
これはマスクプログラマブルＲＯＭ（１２８Ｘ ８ビツ
ト）１つで実施できる。２０ビア）のワード長で十分で
ある。２Ｍビットの容量を持ち（２５６Ｋ ｘ ８ビツ
ト）、解像力が改善されたＲＯＭでも可能である。係数
の対称のためにメモリーサイズを減少することができる
。１６ビツトを越える解像力に対しては、係数を記憶せ
ずに補間によって最祢係数を計算するのがよい。
ト）１つで実施できる。２０ビア）のワード長で十分で
ある。２Ｍビットの容量を持ち（２５６Ｋ ｘ ８ビツ
ト）、解像力が改善されたＲＯＭでも可能である。係数
の対称のためにメモリーサイズを減少することができる
。１６ビツトを越える解像力に対しては、係数を記憶せ
ずに補間によって最祢係数を計算するのがよい。
現存のサンプリング周波数変換回路は人力にっながれた
クロックでサンプリング周波数を増加し、１つの周波数
で値をバッファに供給する。値はバッファから別の周波
数で読み出され、最終的な補間は出力サンプリング周波
数につながれたクロックで行われる。言い替えれば、正
確な出力時間に属する出力サンプルは正確にその同一時
間に計算される。これは単なる原理であって、必要では
ない。別のタイミングを選択すれば、もっと安〈実施で
きるかもしれない。
クロックでサンプリング周波数を増加し、１つの周波数
で値をバッファに供給する。値はバッファから別の周波
数で読み出され、最終的な補間は出力サンプリング周波
数につながれたクロックで行われる。言い替えれば、正
確な出力時間に属する出力サンプルは正確にその同一時
間に計算される。これは単なる原理であって、必要では
ない。別のタイミングを選択すれば、もっと安〈実施で
きるかもしれない。
第８図は従来の原理を示し、出力タイムグリッドで計算
するようにしたものである。この原理に対応した実施例
を第９図に示す。この第９図はアップモードの多段サン
プリング周波数変換器である。この第９図例で使用され
たバッファメモリは複雑であり両側で独立してそれら自
身の周波数で動作が可能である。
するようにしたものである。この原理に対応した実施例
を第９図に示す。この第９図はアップモードの多段サン
プリング周波数変換器である。この第９図例で使用され
たバッファメモリは複雑であり両側で独立してそれら自
身の周波数で動作が可能である。
全処理を入力側か出力側に移し、中間バッファをなくし
てしまうことは有益である。このような場合、出力信号
は正確に計算されるが、不規則な時間間隔で人力タイミ
ンググリッドに発生される。
てしまうことは有益である。このような場合、出力信号
は正確に計算されるが、不規則な時間間隔で人力タイミ
ンググリッドに発生される。
従って、出ツノサンプルは、例えばＴＢＣのようなＦＩ
ＦＯで正確に出力サンプリング時間に合わせなければな
らない。
ＦＯで正確に出力サンプリング時間に合わせなければな
らない。
より簡単な型のバッファメモリーやメモリー制（卸によ
って、ＦＩＦＯバＺファとして実方缶される別の改良の
可能である。
って、ＦＩＦＯバＺファとして実方缶される別の改良の
可能である。
先ず最初に、ＦＩＦＤの人力／出力バッファを使った全
く新しい構成を様々な系で紹介する。これを実際に採り
入れてもほとんど利点がない。次により簡単な中間バッ
ファを使った構成を紹介する。
く新しい構成を様々な系で紹介する。これを実際に採り
入れてもほとんど利点がない。次により簡単な中間バッ
ファを使った構成を紹介する。
これは低価格サンプリングレート変換に対する最良の解
決法であろう。
決法であろう。
以下、本発明によるサンプリング周波数変換回路の実施
例につき説明する。
例につき説明する。
中間バッファを使わずに入力または出力にのみバッファ
を使うことによってサンプリング周波数変換回路を作る
ことは可能である。この原理を出カバ゛ツフ孔を用いた
アップモード変換について説明する。その他の例は後述
する。
を使うことによってサンプリング周波数変換回路を作る
ことは可能である。この原理を出カバ゛ツフ孔を用いた
アップモード変換について説明する。その他の例は後述
する。
入力タイミングを基にして出力サンプルを計算するため
の新しい原理を時間を軸にとって第２図に示す。これは
いくつかの選択できる例の内の１つにすぎないことに注
意する。
の新しい原理を時間を軸にとって第２図に示す。これは
いくつかの選択できる例の内の１つにすぎないことに注
意する。
簡単な実施例では、出力ＦＩＦＯを用い、更に２Ｆｓ（
１ｎ）のようにサンプリング周波数が非常に高い最１、
％フィルタ段を設ける。必要な出力は時として２Ｆｓ（
ｉｎ） タイムグリッドに現れ、そしてＦＩＦＯに入
力される。これはＦ ｓ （ｏｕｔ）で読み出される。
１ｎ）のようにサンプリング周波数が非常に高い最１、
％フィルタ段を設ける。必要な出力は時として２Ｆｓ（
ｉｎ） タイムグリッドに現れ、そしてＦＩＦＯに入
力される。これはＦ ｓ （ｏｕｔ）で読み出される。
この実施例は２倍の計算比の計算回路を必要とする。
この本例の原理は第１１図に示す如く人力タイムグリッ
ドを基に相対時間差を計算する時にのみ作動する。従来
のト目対時間差の計算は出力サンプリング周波数で行わ
れるが、これは前述のように出力Ｔｓ（ｏｕｔ） ｑを
測定し、２ Ｆｓ（ｉｎ） のように十分高い周波数
でサンプリングすることにより、何の不利や回路のＩＤ
Ｉ化を伴わずに人ノｊ側に移すことができる。
ドを基に相対時間差を計算する時にのみ作動する。従来
のト目対時間差の計算は出力サンプリング周波数で行わ
れるが、これは前述のように出力Ｔｓ（ｏｕｔ） ｑを
測定し、２ Ｆｓ（ｉｎ） のように十分高い周波数
でサンプリングすることにより、何の不利や回路のＩＤ
Ｉ化を伴わずに人ノｊ側に移すことができる。
この第１１図は本例のアップモード多段サンブリンク周
波数変換回路を示す。
波数変換回路を示す。
更に効果的なアップ愛換の方法は、Ｆｓ（ｉｎ） か
らＦ ｓ （ｏｕｔ） まで人力バッファを用いるこ
とである。サンプリング周波数が高くなってもサンプル
が失われることはないが、サンプリング時間Ｆｓ（ｏｕ
ｔ） でサンプリングが行われないことがある。
らＦ ｓ （ｏｕｔ） まで人力バッファを用いるこ
とである。サンプリング周波数が高くなってもサンプル
が失われることはないが、サンプリング時間Ｆｓ（ｏｕ
ｔ） でサンプリングが行われないことがある。
固定比率のサンプル比増加はＦｓ（ｏｕｔ）を基に行え
、前述のように正確な補間が可能である。クロック処理
のタイミングは不変であるが、サンプリング周波数増加
用フィルタはバースト状態で作動しなければならなく、
クロック周波数はＦｓ（ｉｎ） からＦｓ（ｏｕｔ）
に高くなる。
、前述のように正確な補間が可能である。クロック処理
のタイミングは不変であるが、サンプリング周波数増加
用フィルタはバースト状態で作動しなければならなく、
クロック周波数はＦｓ（ｉｎ） からＦｓ（ｏｕｔ）
に高くなる。
第１２図は平均をとり蓄積するために継続的にＴｓ（ｏ
ｕｔ） ｑを測定し、２Ｔｓ（ｉｎ） のタイミング
に人力する図を示す。
ｕｔ） ｑを測定し、２Ｔｓ（ｉｎ） のタイミング
に人力する図を示す。
第１３図は本例によるアップモード多段サンプリング周
波数変換回路の人力ＦＩＦＯを用いた出力に同期した補
間処理を行った例を示し、従来の出力側クロック処理が
使え、計算比率は２倍に増加しない。これに相当する構
成は、第１４図に示す如く、先ず２ＦＳ２を使ってオー
バーサンプリングを行うバッファを用いて、ダウンモー
ド変換に対しても適用できる。
波数変換回路の人力ＦＩＦＯを用いた出力に同期した補
間処理を行った例を示し、従来の出力側クロック処理が
使え、計算比率は２倍に増加しない。これに相当する構
成は、第１４図に示す如く、先ず２ＦＳ２を使ってオー
バーサンプリングを行うバッファを用いて、ダウンモー
ド変換に対しても適用できる。
第１４図は、本例によるダウンモード多段サンプリング
周波数変換回路の例を示す。
周波数変換回路の例を示す。
また第１５図は出カバソファを用いて本例によるダウン
モードの多段サンプリング周波数変換回路を示す。
モードの多段サンプリング周波数変換回路を示す。
以上述べた如く本例によれば第１６図に示す如く人力サ
ンプリング周波数を基にすべての計算をおこない、複数
の人力サンプリング周波数から出力サンプリング周波数
に移るサンプルと動作フラグと出力部のＦＩＦＯとを含
む、多段サンプリング周波数変換と、出力サンプリング
周波数を基に全ての計算を行ない、複数の出力サンプリ
ング周波数から人力サンプリング周波数に移るサンプル
と動作フラグと、人力部のＦＩＦＯとを含む、多段サン
プリング周波数変換と、出力（人力）サンプリング周波
数で相対時間差ｄｔ及び／またはフィルタ係数アドレス
を計算し、複数の人力（出力）サンプリング周波数に用
いるためにそれらをサンプリングすることを提案するも
のである。
ンプリング周波数を基にすべての計算をおこない、複数
の人力サンプリング周波数から出力サンプリング周波数
に移るサンプルと動作フラグと出力部のＦＩＦＯとを含
む、多段サンプリング周波数変換と、出力サンプリング
周波数を基に全ての計算を行ない、複数の出力サンプリ
ング周波数から人力サンプリング周波数に移るサンプル
と動作フラグと、人力部のＦＩＦＯとを含む、多段サン
プリング周波数変換と、出力（人力）サンプリング周波
数で相対時間差ｄｔ及び／またはフィルタ係数アドレス
を計算し、複数の人力（出力）サンプリング周波数に用
いるためにそれらをサンプリングすることを提案するも
のである。
尚本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が取り得ることは勿論
である。
脱することなくその他種々の構成が取り得ることは勿論
である。
第１図は、第２図、第３図、第５図、第８図、第１０図
、第１２図及び第１６図は夫々本発明の説明に供する線
図、第４図、第６図、第７図及び第９図は夫々サンプリ
ング周波数変換回路の例を示す構成図、第１１図、第１
３図、第１４図及び第１５図は夫々本発明サンプリング
周波数変換回路の実施例を示す構成図である。 （１）及び（２）は夫々ディジタルフィルタ、（３）は
バッファ回路、（４）はクロンクプロセッサである。 代 理 人 伊 係 真向
松 隈 秀 盛Ｌ 第１図 工 第２図 第４図
、第１２図及び第１６図は夫々本発明の説明に供する線
図、第４図、第６図、第７図及び第９図は夫々サンプリ
ング周波数変換回路の例を示す構成図、第１１図、第１
３図、第１４図及び第１５図は夫々本発明サンプリング
周波数変換回路の実施例を示す構成図である。 （１）及び（２）は夫々ディジタルフィルタ、（３）は
バッファ回路、（４）はクロンクプロセッサである。 代 理 人 伊 係 真向
松 隈 秀 盛Ｌ 第１図 工 第２図 第４図
Claims (1)
- 【特許請求の範囲】 １、ディジタル・フィルタを用いてサンプリング周波数
ｆｓ＿１の第一のディジタル信号を任意のサンプリング
周波数ｆｓ＿２の第二のディジタル信号に変換する際に
、入力及び出力標本化時点の瞬時時間差をサンプリング
周波数変換のための制御量として用いるようにしたサン
プリング周波数変換回路において、すべての計算は上記
サンプリング周波数ｆｓ＿１に基づいて実行されるとと
もに、イベント・フラッグが複数の上記サンプリング周
波数ｆｓ＿１からサンプリング周波数ｆｓ＿２へ変換さ
れることを特徴とするサンプリング周波数変換回路。 ２、ディジタル・フィルタを用いてサンプリング周波数
ｆｓ＿１の第一のディジタル信号を任意のサンプリング
周波数ｆｓ＿２の第二のディジタル信号に変換する際に
、入力及び出力標本化時点の瞬時時間差をサンプリング
周波数変換のための制御量として用いるようにしたサン
プリング周波数変換回路において、すべての計算は上記
サンプリング周波数ｆｓ＿２に基づいて実行されるとと
もに、イベント・フラッグが複数の上記サンプリング周
波数ｆｓ＿２からサンプリング周波数ｆｓ＿１へ変換さ
れることを特徴とするサンプリング周波数変換回路。 ３、ディジタル・フィルタを用いてサンプリング周波数
ｆｓ＿１の第一のディジタル信号を任意のサンプリング
周波数ｆｓ＿２の第二のディジタル信号に変換する際に
、入力及び出力標本化時点の瞬時時間差をサンプリング
周波数変換のための制御量として用いるようにしたサン
プリング周波数変換回路において、上記時間差及び／又
はフィルタ係数アドレスを上記サンプリング周波数ｆｓ
＿２で計算し、複数の上記サンプリング周波数ｆｓ＿１
でサンプリングすることを特徴とするサンプリング周波
数変換回路。 ４、ディジタル・フィルタを用いてサンプリング周波数
ｆｓ＿１の第一のディジタル信号を任意のサンプリング
周波数ｆｓ＿２の第二のディジタル信号に変換する際に
、入力及び出力標本化時点の瞬時時間差をサンプリング
周波数変換のための制御量として用いるようにしたサン
プリング周波数変換回路において、上記時間差及び／又
はフィルタ係数アドレスを上記サンプリング周波数ｆｓ
＿１で計算し、複数の上記サンプリング周波数ｆｓ＿２
でサンプリングすることを特徴とするサンプリング周波
数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332396A JP2600237B2 (ja) | 1987-12-29 | 1987-12-29 | サンプリング周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332396A JP2600237B2 (ja) | 1987-12-29 | 1987-12-29 | サンプリング周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175311A true JPH01175311A (ja) | 1989-07-11 |
| JP2600237B2 JP2600237B2 (ja) | 1997-04-16 |
Family
ID=18254504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332396A Expired - Fee Related JP2600237B2 (ja) | 1987-12-29 | 1987-12-29 | サンプリング周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600237B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372710A (ja) * | 1989-08-11 | 1991-03-27 | Yamaha Corp | デジタル信号処理回路 |
| US5365468A (en) * | 1992-02-17 | 1994-11-15 | Yamaha Corporation | Sampling frequency converter |
| WO2000077775A1 (en) * | 1999-06-11 | 2000-12-21 | Nec Corporation | Sound switching device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525537A (en) * | 1978-08-10 | 1980-02-23 | Toyota Motor Corp | Intake apparatus of multicylinder internal combustion engine |
| JPS5745711A (en) * | 1980-09-02 | 1982-03-15 | Fujitsu Ltd | Conversion circuit for sampling frequency |
| JPS61204700A (ja) * | 1985-03-07 | 1986-09-10 | ソニー株式会社 | サンプリング周波数変換装置 |
| JPS62101112A (ja) * | 1985-10-28 | 1987-05-11 | Sony Corp | サンプリング周波数変換回路 |
-
1987
- 1987-12-29 JP JP62332396A patent/JP2600237B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525537A (en) * | 1978-08-10 | 1980-02-23 | Toyota Motor Corp | Intake apparatus of multicylinder internal combustion engine |
| JPS5745711A (en) * | 1980-09-02 | 1982-03-15 | Fujitsu Ltd | Conversion circuit for sampling frequency |
| JPS61204700A (ja) * | 1985-03-07 | 1986-09-10 | ソニー株式会社 | サンプリング周波数変換装置 |
| JPS62101112A (ja) * | 1985-10-28 | 1987-05-11 | Sony Corp | サンプリング周波数変換回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372710A (ja) * | 1989-08-11 | 1991-03-27 | Yamaha Corp | デジタル信号処理回路 |
| US5365468A (en) * | 1992-02-17 | 1994-11-15 | Yamaha Corporation | Sampling frequency converter |
| WO2000077775A1 (en) * | 1999-06-11 | 2000-12-21 | Nec Corporation | Sound switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600237B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5732002A (en) | Multi-rate IIR decimation and interpolation filters | |
| JPH01175310A (ja) | サンプリング周波数変換回路 | |
| EP0469159A1 (en) | Sampling rate conversion apparatus | |
| JPH07202634A (ja) | プログラム可能な分割法または補間法係数を備えたデータコンバータ | |
| CA2160045A1 (en) | Parallel Cascaded Integrator-Comb Filter | |
| JPH07245593A (ja) | Ｆｉｆｏ付きデータ変換器 | |
| JPS61232706A (ja) | 信号の周波数変換装置 | |
| JPH08508374A (ja) | デシメーション・フィルター | |
| JP2002506603A (ja) | 多項式補間を用いたサンプルレート変換器 | |
| JPH0720045B2 (ja) | サンプリング周波数変換回路 | |
| AU724637B2 (en) | Decimation method and decimation filter | |
| JPH05206957A (ja) | シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器 | |
| JPH07297679A (ja) | ディジタルフィルタ | |
| JP2600237B2 (ja) | サンプリング周波数変換回路 | |
| JPH04323910A (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| KR20000014092A (ko) | 인터폴레이션 필터 및 데시메이션 필터 | |
| JP2583610B2 (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| KR100270165B1 (ko) | 디지털 인터폴레이션 기능이 있는 병렬 fir 필터 시스템 | |
| JP3172046B2 (ja) | サンプリングレートコンバータ | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| KR100195863B1 (ko) | 멀티레이트 fir 필터 | |
| JPS5897968A (ja) | ディジタル信号の標本化周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |