JPH01175343U - - Google Patents
Info
- Publication number
- JPH01175343U JPH01175343U JP7112588U JP7112588U JPH01175343U JP H01175343 U JPH01175343 U JP H01175343U JP 7112588 U JP7112588 U JP 7112588U JP 7112588 U JP7112588 U JP 7112588U JP H01175343 U JPH01175343 U JP H01175343U
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- amount
- limit setting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Description
第１図はこの考案の実施例を示すブロツク図、
第２図Ａ，Ｂ，Ｃ，ＤはＣＰＵのメイン・ルーチ
ンおよび割込処理を示すフローチヤートである。 １０……ＣＰＵ、１３……バツフアＲＡＭ、２
１，２２……ラツチ回路、２５……減算回路、２
６……データ量判定回路。
第２図Ａ，Ｂ，Ｃ，ＤはＣＰＵのメイン・ルーチ
ンおよび割込処理を示すフローチヤートである。 １０……ＣＰＵ、１３……バツフアＲＡＭ、２
１，２２……ラツチ回路、２５……減算回路、２
６……データ量判定回路。
Claims (1)
- 【実用新案登録請求の範囲】 受信したデータをバツフア・メモリにストアし
、バツフア・メモリからデータを読出して処理す
る装置において、 受信したデータをバツフア・メモリに書込むと
きに用いられた書込みアドレスをラツチする第１
のラツチ回路、 処理のためにバツフア・メモリからデータを読
出すときに用いられた読出しアドレスをラツチす
る第２のラツチ回路、 第１のラツチ回路の書込みアドレスと第２のラ
ツチ回路の読出しアドレスとの差を演算する減算
回路、 減算回路の減算結果をデータ量下限設定値およ
びデータ量上限設定値と比較し、比較結果を表わ
す信号を発生するデータ量判定回路、および データ量判定回路からデータ量が下限設定値以
下になつたことを表わす信号が入力したときにデ
ータ送信要求信号を、データ量が上限設定値以上
になつたことを表わす信号が入力したときにデー
タ送信不可信号をそれぞれ発生して、データ送信
側の装置に送信する手段、 を備えた受信データ管理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112588U JPH01175343U (ja) | 1988-05-31 | 1988-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112588U JPH01175343U (ja) | 1988-05-31 | 1988-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175343U true JPH01175343U (ja) | 1989-12-13 |
Family
ID=31296336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7112588U Pending JPH01175343U (ja) | 1988-05-31 | 1988-05-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175343U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129823A (en) * | 1979-03-27 | 1980-10-08 | Toshiba Corp | Information processing system |
-
1988
- 1988-05-31 JP JP7112588U patent/JPH01175343U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129823A (en) * | 1979-03-27 | 1980-10-08 | Toshiba Corp | Information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01175343U (ja) | ||
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPS6384650U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPH0196047U (ja) | ||
| JPS61103745U (ja) | ||
| JPS60135945U (ja) | デ−タ端末装置 | |
| JPH0191959U (ja) | ||
| JPH02145449U (ja) | ||
| JPS62118297U (ja) | ||
| JPS6361063U (ja) | ||
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPH0317836U (ja) | ||
| JPS62195863U (ja) | ||
| JPS61168761U (ja) | ||
| JPS59118042U (ja) | 情報処理装置 | |
| JPS5815245U (ja) | メモリ・アクセス装置 | |
| JPH0452247U (ja) | ||
| JPS5937633U (ja) | キ−ボ−ド付プリンタ | |
| JPS60144148U (ja) | 記憶装置 | |
| JPH0272500U (ja) | ||
| JPS6312242U (ja) | ||
| JPS6284845U (ja) | ||
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS60179923U (ja) | 水中用記録計 |