JPH02145449U - - Google Patents

Info

Publication number
JPH02145449U
JPH02145449U JP1271789U JP1271789U JPH02145449U JP H02145449 U JPH02145449 U JP H02145449U JP 1271789 U JP1271789 U JP 1271789U JP 1271789 U JP1271789 U JP 1271789U JP H02145449 U JPH02145449 U JP H02145449U
Authority
JP
Japan
Prior art keywords
microprocessor
memory
response
logic circuit
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1271789U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1271789U priority Critical patent/JPH02145449U/ja
Publication of JPH02145449U publication Critical patent/JPH02145449U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【図面の簡単な説明】
第１図は、本考案の一実施例によるデータ転送
システムの全体構成を示すブロツク図、第２図は
、一実施例によるメモリ切換回路の構成成を示す
ブロツク図、第３図は、第２図のメモリ切換回路
の動作を説明するための各部の信号のタイミング
図、第４図は、実施例の送信側ＣＰＵのデータ転
送に関する処理動作を示すフローチヤート、およ
び第５図は、実施例の受信側ＣＰＵのデータ転送
に関する処理動作を示すフローチヤートである。 図面において、１０…送信側ＣＰＵ、１２…受
信側ＣＰＵ、２０，２２…ＲＡＭ、２６…メモリ
切換回路、３６〜５０…ゲートバツフア、６０，
６４，７４，７６，８０…Ｆ／Ｆ、８２…セレク
タ、８４，８６…ゲートバツフア。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 送信側のマイクロプロセツサからメモリを
    介して受信側のマイクロプロセツサへデータを転
    送するシステムにおいて、 随時書込みおよび読出の可能な第１および第２
    のメモリと、 前記送信側マイクロプロセツサが前記第１また
    は第２のメモリのいずれかにデータを書き込み終
    えた時に発生する書込終了信号と、前記受信側マ
    イクロプロセツサが前記第１または第２のメモリ
    のいずれかよりデータを読み出し終えた時に発生
    する読出終了信号とに応動し、前記第１および第
    ２のメモリを交互に前記送信側および受信側マイ
    クロプロセツサの一方および他方へそれぞれ接続
    させる切換信号を発生する手段と、 前記送信側マイクロプロセツサへ接続された前
    記第１もしくは第２のメモリが書込可能状態であ
    るかどうかを示す信号を随時前記送信側マイクロ
    プロセツサからの要求に応じて出力し、前記受信
    側マイクロプロセツサへ接続された前記第１もし
    くは第２のメモリが読出可能状態であるかどうか
    を示す信号を随時前記受信側マイクロプロセツサ
    からの要求に応じて出力する手段と、 を備えることを特徴とするデータ転送システム
    。 (2) 送信側マイクロプロセツサからメモリを介
    して受信側マイクロプロセツサへデータを転送す
    るシステムにおいて、 前記送信側マイクロプロセツサが第１また第２
    のメモリのいずれかにデータを書き込み終えた時
    に発生する書込終了信号と、前記受信側マイクロ
    プロセツサが第１または第２のメモリのいずれか
    よりデータを読み出し終えた時に発生する読出終
    了信号とに応動し、前記第１のメモリについてそ
    れが書込可能な状態なのか読出可能な状態なのか
    を表す信号を出力する第１の論理回路と、 前記送信側マイクロプロセツサからの書込終了
    信号と前記受信側マイクロプロセツサからの読出
    終了信号とに応動し、前記第２のメモリについて
    それが書込可能な状態なのか読出可能な状態なの
    かを表す信号を出力する第２の論理回路と、 前記送信側マイクロプロセツサからの書込終了
    信号と前記受信側マイクロプロセツサからの読出
    終了信号とに応動し、前記第１および第２のメモ
    リを交互に前記送信側および受信側マイクロプロ
    セツサの一方および他方へそれぞれ接続させる切
    換信号を発生する第３の論理回路と、 前記送信側マイクロプロセツサに接続されてい
    る第１もしくは第２のメモリが書込可能状態にな
    っている否かを表す前記第１もしくは第２の論理
    回路の出力信号を前記送信側マイクロプロセツサ
    からの要求に対して与えるとともに、前記受信側
    マイクロプロセツサに接続されている第１もしく
    は第２のメモリが読出可能状態になっているか否
    かを表す前記第１もしくは第２の論理回路の出力
    信号を前記受信側マイクロプロセツサからの要求
    に対して与える出力回路と、 を備えることを特徴とするメモリ切換回路。
JP1271789U 1989-02-06 1989-02-06 Pending JPH02145449U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1271789U JPH02145449U (ja) 1989-02-06 1989-02-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1271789U JPH02145449U (ja) 1989-02-06 1989-02-06

Publications (1)

Publication Number Publication Date
JPH02145449U true JPH02145449U (ja) 1990-12-10

Family

ID=31516175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1271789U Pending JPH02145449U (ja) 1989-02-06 1989-02-06

Country Status (1)

Country Link
JP (1) JPH02145449U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144929A (ja) * 1983-02-04 1984-08-20 Mitsubishi Electric Corp 周辺機器制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144929A (ja) * 1983-02-04 1984-08-20 Mitsubishi Electric Corp 周辺機器制御装置

Similar Documents

Publication Publication Date Title
JPH02145449U (ja)
JPH0115100B2 (ja)
JP2884943B2 (ja) アドレス調停回路
JP2699482B2 (ja) データ転送制御装置
JPS5858650U (ja) プロセッサ間情報転送装置
JPS60116758U (ja) デ−タ転送制御装置
JPH0436653U (ja)
JPH01125637U (ja)
JPH0255325U (ja)
JPH0366243U (ja)
JPS63260235A (ja) 送信制御方式
JPS55147745A (en) Data transfer unit between memory units
JPS5667466A (en) Data processing system
JPS6178387U (ja)
JPH01173857U (ja)
JPS6047359U (ja) デ−タ伝送装置
JPH01172773U (ja)
JPH01124040A (ja) Ｒａｍ診断方式
JPH03286355A (ja) マイクロコンピュータ
JPH05224827A (ja) ディスクミラーリング機構
JPS61168444U (ja)
JPS60207946A (ja) デ−タ転送制御方式
JPH04264612A (ja) キーボード入力装置
JPS63268056A (ja) バス変換装置
JPS58179536U (ja) 入出力チヤネルの制御装置