JPH01175468A - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JPH01175468A JPH01175468A JP62333620A JP33362087A JPH01175468A JP H01175468 A JPH01175468 A JP H01175468A JP 62333620 A JP62333620 A JP 62333620A JP 33362087 A JP33362087 A JP 33362087A JP H01175468 A JPH01175468 A JP H01175468A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output
- signal
- circuit
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、固体撮像素子の用カ電荷を検出する電荷検
出回路に関するものである。
出回路に関するものである。
第６図は従来の電荷検出回路の一例を示す図であり、破
線内は撮像素子、破線外は外部回路であるＯ 第６図において、（１）は読み出しレジスタ、（２）は
コンデンサ、（３）はバッファ用ＦＥＴ、（４１け撮像
素子の出力端、（５）けリセット用ＰＥＴ、（６１は出
力信号電圧を発生させるための負荷抵抗、（７）はサン
プルホールド回路、（８）はビデオ信号用力である。
線内は撮像素子、破線外は外部回路であるＯ 第６図において、（１）は読み出しレジスタ、（２）は
コンデンサ、（３）はバッファ用ＦＥＴ、（４１け撮像
素子の出力端、（５）けリセット用ＰＥＴ、（６１は出
力信号電圧を発生させるための負荷抵抗、（７）はサン
プルホールド回路、（８）はビデオ信号用力である。
第７図は上記電荷検出回路の各部信号電圧波形を図示し
たものでありｙ ”８ ｒ ＶＯｒ ”ｂ は各々第
６図に示しである部分の波形をあられす。
たものでありｙ ”８ ｒ ＶＯｒ ”ｂ は各々第
６図に示しである部分の波形をあられす。
従来の電荷検出回路は、上記のように構成され。
以下の説明のように動作する。
撮像素子内の図示していない光検出部で蓄積された電荷
が読み出しレジスタ（１）に転送され、さらに一画素づ
つ時系列的にコンデンサ（２）で電圧に変換され、ドレ
インに直流電圧Ｅ。が供給されているＦ Ｅ Ｔ （３
１をバンファとして出力端（４）から出力される。一方
、リセット用Ｆ Ｅ Ｔ （５）のドレインには直流電
圧ＥＲが供給され、’ＦＥＴｆ５１のゲートには。
が読み出しレジスタ（１）に転送され、さらに一画素づ
つ時系列的にコンデンサ（２）で電圧に変換され、ドレ
インに直流電圧Ｅ。が供給されているＦ Ｅ Ｔ （３
１をバンファとして出力端（４）から出力される。一方
、リセット用Ｆ Ｅ Ｔ （５）のドレインには直流電
圧ＥＲが供給され、’ＦＥＴｆ５１のゲートには。
読み出しレジスタ（１）の転送りロックに同期したパル
スＰ８ が印加され、この時コンデンサ（２）ばＥＲ
に近い電位まで充電される。パルスＰ８ がローレベル
に々るとＦ Ｅ Ｔ （５）けオフとなり、読み川しレ
ジスタ（１）からの出力信号電荷に応じてコンデンサ（
２）の両端の電圧が下がる。第１図Ｖ。において。
スＰ８ が印加され、この時コンデンサ（２）ばＥＲ
に近い電位まで充電される。パルスＰ８ がローレベル
に々るとＦ Ｅ Ｔ （５）けオフとなり、読み川しレ
ジスタ（１）からの出力信号電荷に応じてコンデンサ（
２）の両端の電圧が下がる。第１図Ｖ。において。
時刻ｔｏ からｔ３ までが撮像素子の一画素分に
相半しておシ、前刻１ｏ からｔｌ までけＦ Ｅ
Ｔ （５１がオンになっている時間であシ、用力電圧Ｖ
。けりセット電位００）のレベルにある。又２時刻ｔ１
からｔ２ までは、ＰＥＴ（５１がオフで、読み
用しレジス◆ り（１）からの転送電荷がない状態であり、出力電圧■
ｏ は基準電位［１，１）Ｋなる。次の時刻ｔ２ か
らｔ３までけＦ Ｅ Ｔ （５１がオフで、読み出しレ
ジスタ（１）から電荷が転送されコンデンサｆ２１で電
圧に変換された状態であり、出力電圧ｖ０ け、信号電
位０２に変化する。この信号電位ａ２を読み出しレジス
タ（１）の転送りロックに同期したパルスＰｂ のオン
のタイミンクテ、サンプルホールド回路（７）により、
サンプルホールドを行い、ビデオ信号出力（８）を得る
。
相半しておシ、前刻１ｏ からｔｌ までけＦ Ｅ
Ｔ （５１がオンになっている時間であシ、用力電圧Ｖ
。けりセット電位００）のレベルにある。又２時刻ｔ１
からｔ２ までは、ＰＥＴ（５１がオフで、読み
用しレジス◆ り（１）からの転送電荷がない状態であり、出力電圧■
ｏ は基準電位［１，１）Ｋなる。次の時刻ｔ２ か
らｔ３までけＦ Ｅ Ｔ （５１がオフで、読み出しレ
ジスタ（１）から電荷が転送されコンデンサｆ２１で電
圧に変換された状態であり、出力電圧ｖ０ け、信号電
位０２に変化する。この信号電位ａ２を読み出しレジス
タ（１）の転送りロックに同期したパルスＰｂ のオン
のタイミンクテ、サンプルホールド回路（７）により、
サンプルホールドを行い、ビデオ信号出力（８）を得る
。
ところでＰ Ｅ Ｔ （５１が導通状態の時、ＦＥ’１
１５）のオン抵抗による熱雛音や電源ＥＲの雑音等の雑
音電圧が生じ、リセット電位０＠け変動する。この雑音
電圧け、ＦｇＴｆ５）がオフ状態になった時、その瞬間
の値がコンデンサ（２）にホールドされる形になり、基
準電位ａｎ及び信号電位ａ２に重畳される。従って、上
記のような従来の電荷検出回路のように。
１５）のオン抵抗による熱雛音や電源ＥＲの雑音等の雑
音電圧が生じ、リセット電位０＠け変動する。この雑音
電圧け、ＦｇＴｆ５）がオフ状態になった時、その瞬間
の値がコンデンサ（２）にホールドされる形になり、基
準電位ａｎ及び信号電位ａ２に重畳される。従って、上
記のような従来の電荷検出回路のように。
信号電位ａ２を単にサンプルホールドして信号゛トシて
取シ出す場合には２本来の信号に雑音が混入したものが
取、！ｌｌｌ出されてしまうという問題点があった。
取シ出す場合には２本来の信号に雑音が混入したものが
取、！ｌｌｌ出されてしまうという問題点があった。
この発明の目的は、信号に重畳しているリセット時のノ
イズを除去する電荷検出回路を提供することにある。
イズを除去する電荷検出回路を提供することにある。
この発明に係る電荷検出回路は、撮像素子用力とサンプ
ルホールド入力との間に、撮像素子用力の電圧レベル変
換を、読み出しレジスタの転送りロックに同期して行う
同期信号変換回路と適切な位相で按分とリセットを行う
積分回路を挿入したものである。
ルホールド入力との間に、撮像素子用力の電圧レベル変
換を、読み出しレジスタの転送りロックに同期して行う
同期信号変換回路と適切な位相で按分とリセットを行う
積分回路を挿入したものである。
この発明においては、同期信号変換回路と積分回路によ
り、信号と基準電位の差に比例した出力が得られ、信号
と基準電位に重畳している一定レベルの雑音成分を除去
することができる。
り、信号と基準電位の差に比例した出力が得られ、信号
と基準電位に重畳している一定レベルの雑音成分を除去
することができる。
第１図はこの発明の一実施例を示す図であり。
（１）〜（８）は前記従来の回路と同じである。０．］
ｌけ符号反転アンプ、０４）はスイッチ、０９は同期信
号変換回路ｔ Ｇ６１は抵抗、θηけアンプ、Ｇ８１は
コンデンサで（１６１〜０秒で積分回路を構成しており
、０９けスイッチである。
ｌけ符号反転アンプ、０４）はスイッチ、０９は同期信
号変換回路ｔ Ｇ６１は抵抗、θηけアンプ、Ｇ８１は
コンデンサで（１６１〜０秒で積分回路を構成しており
、０９けスイッチである。
第２図は第１図の各部の波形を示す図であシａＱ〜ａｚ
け第１図と同一の部分である。なお、第１図の構成は、
（ｔ２−ｔりと（ｔ３− ｔ２）が等しい場合に適用で
きるものである。
け第１図と同一の部分である。なお、第１図の構成は、
（ｔ２−ｔりと（ｔ３− ｔ２）が等しい場合に適用で
きるものである。
撮像素子用力Ｖ（、をスイッチ０４）の接続状態が第２
図Ｓに示すように変化する同期信号変換回路０９を逆す
とｍカミ圧Ｖ１ としては、第２図ｖ１ に示す波
形が得られる。すなわち、Ｖ。 のリセット電位（１
０）の期間は、零電位に、基準電位ＱＩＩＶｃ同一電位
に、又、信号電位ａ２は絶対値が等しく符号を反転した
電位にそれぞれ変換される。とのＶｌ を（１６１〜
０梯で構成される積分回路を通すと、出力電圧Ｖ２とし
て第２図Ｖ２ に示す通シの波形があられれる。
図Ｓに示すように変化する同期信号変換回路０９を逆す
とｍカミ圧Ｖ１ としては、第２図ｖ１ に示す波
形が得られる。すなわち、Ｖ。 のリセット電位（１
０）の期間は、零電位に、基準電位ＱＩＩＶｃ同一電位
に、又、信号電位ａ２は絶対値が等しく符号を反転した
電位にそれぞれ変換される。とのＶｌ を（１６１〜
０梯で構成される積分回路を通すと、出力電圧Ｖ２とし
て第２図Ｖ２ に示す通シの波形があられれる。
ただし、波形四及びＱＤに関する部分は以下に説明する
とおりである。第２図Ｐ。に示すようＫｔ。
とおりである。第２図Ｐ。に示すようＫｔ。
〜ｔ１ の期間の後半にスイッチａ湧をオンにし、コ
ンデンサ錦の電荷を放電する。これにより、積分回路出
力電圧Ｖ２ け、第２図Ｖ２ の０１１で示すよう
に零電位になる。第２図Ｐｂ のサンプルホールドパル
スＰｌ）は、スイッチ０イ）の出力が入力端子ａＫ接続
され、かつ、スイツチ時がオフの時、すなわち第２図Ｖ
２ の（イ）に示す平担部分で、サンプルホールドが
行われるように、サンプルホールド回路（７）に印加さ
れる。以上の動作により、出力ｆ８１ Ｋ ／−ｉ。
ンデンサ錦の電荷を放電する。これにより、積分回路出
力電圧Ｖ２ け、第２図Ｖ２ の０１１で示すよう
に零電位になる。第２図Ｐｂ のサンプルホールドパル
スＰｌ）は、スイッチ０イ）の出力が入力端子ａＫ接続
され、かつ、スイツチ時がオフの時、すなわち第２図Ｖ
２ の（イ）に示す平担部分で、サンプルホールドが
行われるように、サンプルホールド回路（７）に印加さ
れる。以上の動作により、出力ｆ８１ Ｋ ／−ｉ。
撮像素子用力■０ の基準電位０１１と信号電位ｏ２の
差に比例した電圧が得られ、０１）及びａｚに重畳して
いる雑音が同一であれば、この雑音成分が除去された信
号が取り出せる。
差に比例した電圧が得られ、０１）及びａｚに重畳して
いる雑音が同一であれば、この雑音成分が除去された信
号が取り出せる。
第３図は、第１図の同期信号変換回路Ｏｅの他の実施例
であり、 （１３ａ）は入出力の符号が反転しないゲ
インＧ１ のアンプ、 （１３ｂ）は入出力の符号
が反転するゲイン−０２のアンプである。この構成は、
（Ｃ２’ｈ）と（Ｃ３−Ｃ２）が異なる一般的な場
合に使用でき、△Ｔ１：ｔ２−ｔ１ 、△Ｔ２＝
Ｃ３−Ｃ２と置いたとき、△’ｒ１ｘ １）１＝△Ｔ２
Ｘ Ｇ２となるようＫ ＧｌＬ Ｇ２を設定する。こ
れにより、ｖｏ の０１）と圓に重畳している雑音レベ
ルをＶｎ（一定）とし、ａｌ）の電位をｘ、ｎ２の電位
をＹとすれば。
であり、 （１３ａ）は入出力の符号が反転しないゲ
インＧ１ のアンプ、 （１３ｂ）は入出力の符号
が反転するゲイン−０２のアンプである。この構成は、
（Ｃ２’ｈ）と（Ｃ３−Ｃ２）が異なる一般的な場
合に使用でき、△Ｔ１：ｔ２−ｔ１ 、△Ｔ２＝
Ｃ３−Ｃ２と置いたとき、△’ｒ１ｘ １）１＝△Ｔ２
Ｘ Ｇ２となるようＫ ＧｌＬ Ｇ２を設定する。こ
れにより、ｖｏ の０１）と圓に重畳している雑音レベ
ルをＶｎ（一定）とし、ａｌ）の電位をｘ、ｎ２の電位
をＹとすれば。
Ｖｌの出力け（Ｃ２−ｔｓ）間が（Ｘ十Ｖｎ）ｘＧ。
（Ｃ３−Ｃ２） 間が、 −（Ｙ＋Ｖｎ） ＸＧ２
でアシ。
でアシ。
これを０６１〜（ｌ＆で構成される積分回路に通したと
きの出力Ｖ２ の第２図Ｖ２ の電位（イ）に相当
する部分は２次のようＶＣ計算される。
きの出力Ｖ２ の第２図Ｖ２ の電位（イ）に相当
する部分は２次のようＶＣ計算される。
電位＋２Ｇ＝ （Ｘ＋Ｖ２）ＸＧ、Ｘ△Ｔｉ−（Ｙ＋Ｖ
ｎ）ＸＧ２Ｘ△Ｔ２・・・−（１） ここでＧＩＸ△’ｒ４＝Ｇ２ｘ△Ｔ２であるから電位Ｃ
）Ｑ＝ （Ｘ −Ｙ ） Ｘ Ｇ１Ｘ△Ｔｌ ・−
４２）とな−リ、雑音成分Ｖｎ が除去され、かつ、基
準電位ａｎと信号電位＋１２の差に比例した信号用力が
得られることがわかる。
ｎ）ＸＧ２Ｘ△Ｔ２・・・−（１） ここでＧＩＸ△’ｒ４＝Ｇ２ｘ△Ｔ２であるから電位Ｃ
）Ｑ＝ （Ｘ −Ｙ ） Ｘ Ｇ１Ｘ△Ｔｌ ・−
４２）とな−リ、雑音成分Ｖｎ が除去され、かつ、基
準電位ａｎと信号電位＋１２の差に比例した信号用力が
得られることがわかる。
第４図は、第１図の同期信号変換回路αつの他の実施例
であｐ、（２ｖは読み出しレジスタ（］＋の転送りロッ
クと同期した信号を発生する信号発生回路。
であｐ、（２ｖは読み出しレジスタ（］＋の転送りロッ
クと同期した信号を発生する信号発生回路。
Ｃ２３１は乗算回路を示す。
第５図Ｖ。、 Ｖ３ け、それぞれ第４図Ｖ。、 Ｖ３
の波形を示したものであシ、 Ｖ５ としては、
００）に対応する期間は零、旧１に対応する期間は＋α
、 ０２に対応する期間は一βの電位の信号となってい
る。
の波形を示したものであシ、 Ｖ５ としては、
００）に対応する期間は零、旧１に対応する期間は＋α
、 ０２に対応する期間は一βの電位の信号となってい
る。
ただし、α、βけ△Ｔ１ ”” Ｃ２−ｔｉ ｔ△Ｔ２
＝、、 Ｃ５−Ｃ２と置いたとき、△Ｔ１×α＝△Ｔ
２ Ｘβになるように設定されであるものとする。Ｖｌ
、 ｖ２ の波形は第２図と同様でありこれによシ第
４図の構成により前述と同様なノイズ除去効果が得られ
ることば明らかである。なお、第５図Ｖ３ け、十α
と一βの各電位の出力時間をそれぞれＣ１〜Ｃ２とＣ２
〜Ｃ３に等しいとしたが、△Ｔ１′×α＝△Ｔ２′×β
が成立する。Ｃ１〜Ｃ２とＣ２〜Ｃ３に含まれる。
＝、、 Ｃ５−Ｃ２と置いたとき、△Ｔ１×α＝△Ｔ
２ Ｘβになるように設定されであるものとする。Ｖｌ
、 ｖ２ の波形は第２図と同様でありこれによシ第
４図の構成により前述と同様なノイズ除去効果が得られ
ることば明らかである。なお、第５図Ｖ３ け、十α
と一βの各電位の出力時間をそれぞれＣ１〜Ｃ２とＣ２
〜Ｃ３に等しいとしたが、△Ｔ１′×α＝△Ｔ２′×β
が成立する。Ｃ１〜Ｃ２とＣ２〜Ｃ３に含まれる。
任童の時間ΔＴ１′ と△Ｔ２′に変更してもよいこと
はいうまでもない。
はいうまでもない。
この発明は以上説明したとお句、撮像素子の読み出しレ
ジスタの転送りロックに同期して撮像素子出力の電圧レ
ベル変換を行う回路及び積分回路をサンプルホールド回
路の前に設けることにより。
ジスタの転送りロックに同期して撮像素子出力の電圧レ
ベル変換を行う回路及び積分回路をサンプルホールド回
路の前に設けることにより。
雑音が除去された信号出力を得るための電荷検出第１図
はこの発明の一実施例を示す図、第２図けこの実施例の
各部信号波形を示す図、第３図及び第４図はこの発明の
別の実施例を示すＩｒ、＜１ 、第５図は第４図に示す
実施例の各部信号波形を示す図。
はこの発明の一実施例を示す図、第２図けこの実施例の
各部信号波形を示す図、第３図及び第４図はこの発明の
別の実施例を示すＩｒ、＜１ 、第５図は第４図に示す
実施例の各部信号波形を示す図。
第６図は従来の電荷検出回路を示す図、第１Ｍは従来の
電荷＠用回路の各部信号波形を示す図である。
電荷＠用回路の各部信号波形を示す図である。
図において、（７）はサンプルホールド回路、 Ｇ３１
゜（１３ａ）、 （１３ｂ）はいずれもアンプ、ａイ
）はスイッチ。
゜（１３ａ）、 （１３ｂ）はいずれもアンプ、ａイ
）はスイッチ。
０９は同期信号変換回路、帥は抵抗２面はアンプ゛。
Ｏｇｌはコンデンタ、帥はスイッチ、器は信号発生回路
、 （２３＋は乗算回路である。
、 （２３＋は乗算回路である。
なお、各図中同一符号は同−又は相当部分を示す０
Claims (1)
- 電荷転送素子からの出力の一画素分毎に基準レベル期間
と信号出力とを有し、基準レベル電位と信号出力電位の
うちの片方の符号を反転させ、かつ、両電位を前記両電
位の大きさ及び前記基準レベル期間と前記信号出力期間
との相関にもとずく絶対値を持つた電位に変換し、それ
ぞれ前記基準レベル期間と前記信号出力期間以内の期間
に出力する手段と、前記出力手段の出力を一定時間積分
する手段と、この積分手段の積分出力をリセットする手
段と、前記リセット動作の直前のタイミングで積分出力
をサンプルホールドする手段とを備えたことを特徴とす
る電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333620A JPH01175468A (ja) | 1987-12-29 | 1987-12-29 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333620A JPH01175468A (ja) | 1987-12-29 | 1987-12-29 | 電荷検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175468A true JPH01175468A (ja) | 1989-07-11 |
Family
ID=18268089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62333620A Pending JPH01175468A (ja) | 1987-12-29 | 1987-12-29 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234578A (ja) * | 1989-03-08 | 1990-09-17 | Toshiba Corp | ディジタルカメラ回路 |
-
1987
- 1987-12-29 JP JP62333620A patent/JPH01175468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02234578A (ja) * | 1989-03-08 | 1990-09-17 | Toshiba Corp | ディジタルカメラ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0310473A (ja) | 光電変換装置の信号補正装置 | |
| JP4330791B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法 | |
| JPS5858716B2 (ja) | 自己走査型光感知回路 | |
| US4802012A (en) | Image sensor driving device with noise reduction circuits | |
| US5373295A (en) | Digital interface circuit for high dynamic range analog sensors | |
| ES542409A0 (es) | "un dispositivo semiconductor acoplado en carga" | |
| JP2001045377A (ja) | Ｍｏｓ型イメージセンサ | |
| JP2629603B2 (ja) | 抵抗測定装置 | |
| JPS62165281A (ja) | 積分回路 | |
| Antonets et al. | USING A CHARGE-COUPLED DEVICE ON THE BASE OF ILX554 LINE IN THE PRESSURE SENSOR | |
| JPS63200679A (ja) | Ｃｃｄイメ−ジセンサの駆動処理回路 | |
| JPH0611370A (ja) | 電磁流量計 | |
| JPS6318278A (ja) | 電荷検出回路 | |
| JP2534717B2 (ja) | クランプ回路 | |
| JPH08237557A (ja) | 相関器回路 | |
| JPH0744428B2 (ja) | スイツチドキヤパシタ回路 | |
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPH0147928B2 (ja) | ||
| JPS636976A (ja) | 電荷検出回路 | |
| JP3142278B2 (ja) | 固体撮像装置およびマルチチップ撮像装置 | |
| JPH01288180A (ja) | Ｍｏｓ型イメージセンサー信号処理回路 | |
| JP3038985B2 (ja) | イメージセンサ | |
| JP2001304994A (ja) | 圧力センサ回路 | |
| JPH01269374A (ja) | イメージセンサ | |
| JPS60139060A (ja) | イメ−ジセンサ |