JPH0117877Y2 - - Google Patents
Info
- Publication number
- JPH0117877Y2 JPH0117877Y2 JP18604683U JP18604683U JPH0117877Y2 JP H0117877 Y2 JPH0117877 Y2 JP H0117877Y2 JP 18604683 U JP18604683 U JP 18604683U JP 18604683 U JP18604683 U JP 18604683U JP H0117877 Y2 JPH0117877 Y2 JP H0117877Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- resistor
- operational amplifier
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000013016 damping Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
この考案は二線式伝送器、特にダンピング回路
に特徴を有する二線式伝送器に関する。
に特徴を有する二線式伝送器に関する。
(ロ) 従来技術
従来よりよく使用される二線式伝送器の回路接
続図を第１図に示している。同図において、１は
その入力に圧力、温度あるいは流量等の物理量Ｐ
を受けると、その物理量を容量変化、インダクタ
ンス変化、抵抗変化等に変換し、さらにこの変化
に応じた電圧変化e1，e2を出力する変換回路、２
は抵抗Ｒ１，Ｒ２等から構成され、電圧変化e1，
e2を加算する加算（演算）回路、３は演算増幅器
である。演算増幅器３の−（マイナス）入力端と、
cc電位間に接続される可変抵抗RDと、演算増幅
器３の出力端と、可変抵抗RDの可動端子に接続
されるコンデンサＣによりダンピング回路４が構
成されている。演算増幅器３の出力端は、トラン
ジスタTrと出力抵抗Rpは直列接続されて出力回
路５を構成し、電源回路（定電圧源もしくは定電
流源）６とcc電位間に接続されている。
続図を第１図に示している。同図において、１は
その入力に圧力、温度あるいは流量等の物理量Ｐ
を受けると、その物理量を容量変化、インダクタ
ンス変化、抵抗変化等に変換し、さらにこの変化
に応じた電圧変化e1，e2を出力する変換回路、２
は抵抗Ｒ１，Ｒ２等から構成され、電圧変化e1，
e2を加算する加算（演算）回路、３は演算増幅器
である。演算増幅器３の−（マイナス）入力端と、
cc電位間に接続される可変抵抗RDと、演算増幅
器３の出力端と、可変抵抗RDの可動端子に接続
されるコンデンサＣによりダンピング回路４が構
成されている。演算増幅器３の出力端は、トラン
ジスタTrと出力抵抗Rpは直列接続されて出力回
路５を構成し、電源回路（定電圧源もしくは定電
流源）６とcc電位間に接続されている。
Bfは帰還抵抗であつて、この抵抗の両端に発
生した電圧efは、抵抗Ｒ３を介して演算増幅器３
の＋（プラス）入力端に帰還されるようになつて
いる。なお、７は電源（たとえばDC23V）、８は
負荷である。この電源７及び負荷８は計器室側に
置かれ、二線式伝送線９により、変換回路側と接
続されている。
生した電圧efは、抵抗Ｒ３を介して演算増幅器３
の＋（プラス）入力端に帰還されるようになつて
いる。なお、７は電源（たとえばDC23V）、８は
負荷である。この電源７及び負荷８は計器室側に
置かれ、二線式伝送線９により、変換回路側と接
続されている。
上記回路において、抵抗RD及びコンデンサＣ
の時定数回路すなわちダンピング回路４は、入力
信号が場合によつて大きく変動する場合（たとえ
ばポンプ直後の流量信号）出力信号の変動を少な
くするために設けられている。このダンピング回
路４は、可変抵抗RDの可動端子をその電位が演
算増幅器３の−入力端と同電位となるように移動
したとき時定数が最大（Ｒ２RD）となり、逆
に可変抵抗RDの可動端子をその電位がcc電位と
なるように移動したとき時定数が最小（０）とな
る。
の時定数回路すなわちダンピング回路４は、入力
信号が場合によつて大きく変動する場合（たとえ
ばポンプ直後の流量信号）出力信号の変動を少な
くするために設けられている。このダンピング回
路４は、可変抵抗RDの可動端子をその電位が演
算増幅器３の−入力端と同電位となるように移動
したとき時定数が最大（Ｒ２RD）となり、逆
に可変抵抗RDの可動端子をその電位がcc電位と
なるように移動したとき時定数が最小（０）とな
る。
このようなダンピング回路４を含む従来の二線
式伝送器の欠点は、可変抵抗RDのの可動端子を
急激に移動させると、時定数の変化のみならずコ
ンデンサＣの充電電圧のため出力変動が生じるこ
とと、コンデンサＣの初期条件により、すなわち
演算増幅器３の出力端が０電位である初期条件下
において、電源投入すると電源回路６よりトラン
ジスタTrあるいは演算増幅器３を形成するICを
通じてコンデンサＣに充電電流が流れ、その出力
電流が第３図に示すように一旦上昇することであ
る。
式伝送器の欠点は、可変抵抗RDのの可動端子を
急激に移動させると、時定数の変化のみならずコ
ンデンサＣの充電電圧のため出力変動が生じるこ
とと、コンデンサＣの初期条件により、すなわち
演算増幅器３の出力端が０電位である初期条件下
において、電源投入すると電源回路６よりトラン
ジスタTrあるいは演算増幅器３を形成するICを
通じてコンデンサＣに充電電流が流れ、その出力
電流が第３図に示すように一旦上昇することであ
る。
(ハ) 目的
この考案の目的は、上記従来の二線式伝送器の
欠点を解消し、時定数を変化させても出力変動を
生じさせない、また電源投入時に出力電流上昇の
生じない二線式伝送器を提供するにある。
欠点を解消し、時定数を変化させても出力変動を
生じさせない、また電源投入時に出力電流上昇の
生じない二線式伝送器を提供するにある。
(ニ) 構成
上記目的を達成するために、この考案の二線式
伝送器は、加算回路の出力側と演算増幅器の一方
の入力端間に時定数回路を構成する可変抵抗を接
続するとともに、この可変抵抗の可変端子と帰還
抵抗の他端（二線式伝送線接続側）に時定数回路
を構成するコンデンサを接続するようにしてい
る。
伝送器は、加算回路の出力側と演算増幅器の一方
の入力端間に時定数回路を構成する可変抵抗を接
続するとともに、この可変抵抗の可変端子と帰還
抵抗の他端（二線式伝送線接続側）に時定数回路
を構成するコンデンサを接続するようにしてい
る。
(ホ) 実施例
以下、実施例により、この考案をさらに詳細に
説明する。
説明する。
第２図は、この考案の一実施例を示す二線式伝
送器の回路接続図である。
送器の回路接続図である。
同図において、ダンピング回路１０を設けたこ
とと、加算回路２を抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４
で構成したことを除いて、他の回路部は第１図に
示す回路と同様に構成されている。ダンピング回
路１０は、可変抵抗RDとコンデンサＣから構成
されている。
とと、加算回路２を抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４
で構成したことを除いて、他の回路部は第１図に
示す回路と同様に構成されている。ダンピング回
路１０は、可変抵抗RDとコンデンサＣから構成
されている。
可変抵抗RDは、加算回路２を構成する抵抗Ｒ
１と抵抗Ｒ３の接続端と演算増幅器３の＋入力端
間に接続されており、この可変抵抗RDの可動端
子と帰還抵抗Rfの二線式伝送線９の接続側端間
にコンデンサＣが接続されている。
１と抵抗Ｒ３の接続端と演算増幅器３の＋入力端
間に接続されており、この可変抵抗RDの可動端
子と帰還抵抗Rfの二線式伝送線９の接続側端間
にコンデンサＣが接続されている。
以上のように接続構成される実施例回路におい
て、可変抵抗RDの抵抗値を変化させても、演算
増幅器３の入力インピーダンスは通常無限大と考
えて、定常状態では可変抵抗RDに電流が流れて
いないので、演算増幅器３の入力は変化しない。
したがつて出力変動は生じない。
て、可変抵抗RDの抵抗値を変化させても、演算
増幅器３の入力インピーダンスは通常無限大と考
えて、定常状態では可変抵抗RDに電流が流れて
いないので、演算増幅器３の入力は変化しない。
したがつて出力変動は生じない。
また、電源７すなわちDC24Vの投入時は、コ
ンデンサＣの両端電圧は０（電源断時に抵抗Ｒ３
を通して放電）なので、演算増幅器３の出力e0は
０からスタートし、出力電流は第４図に示すよう
になり、何らオーバシユートすることはない。
ンデンサＣの両端電圧は０（電源断時に抵抗Ｒ３
を通して放電）なので、演算増幅器３の出力e0は
０からスタートし、出力電流は第４図に示すよう
になり、何らオーバシユートすることはない。
なお、第３図、第４図において、tiは電源投入
時点を示している。
時点を示している。
(ヘ) 効果
以上のようにこの考案の二線式伝送器によれ
ば、ダンピング回路の時定数回路構成用の可変抵
抗を加算回路と演算増幅器の入力の一端間に接続
し、かつ時定数回路構成用のコンデンサを上記可
変抵抗の可変端子と帰還抵抗の二線式伝送線接続
端側に接続するものであるから、上記抵抗値等を
変化して時定数を変えても、出力に変動を与える
ことはないし、また電源投入時のコンデンサの両
端電圧が常に０なので、電源投入時に出力電流が
一旦上昇する現象、すなわちオーバシユートが生
じることも防止できる。しかも、上記改善をはか
るために、可変抵抗とコンデンサの接続を変える
のみなので、そのためにコスト高となることもな
い。
ば、ダンピング回路の時定数回路構成用の可変抵
抗を加算回路と演算増幅器の入力の一端間に接続
し、かつ時定数回路構成用のコンデンサを上記可
変抵抗の可変端子と帰還抵抗の二線式伝送線接続
端側に接続するものであるから、上記抵抗値等を
変化して時定数を変えても、出力に変動を与える
ことはないし、また電源投入時のコンデンサの両
端電圧が常に０なので、電源投入時に出力電流が
一旦上昇する現象、すなわちオーバシユートが生
じることも防止できる。しかも、上記改善をはか
るために、可変抵抗とコンデンサの接続を変える
のみなので、そのためにコスト高となることもな
い。
第１図は従来の二線式伝送器の回路接続図、第
２図はこの考案の一実施例を示す二線式伝送器の
回路接続図、第３図は第１図に示す二線式伝送器
の電源投入時の出力電流特性を示す図、第４図は
第２図に示す二線式伝送器の電源投入時の出力電
流特性を示す図である。 １：変換回路、２：加算回路、３：演算増幅
器、５：出力回路、６：電源回路、８：負荷、
９：二線式伝送線、１０：ダンピング回路、
Rf：帰還抵抗、Rp：出力抵抗、Tr：出力トラン
ジスタ、RD：可変抵抗（時定数回路構成用）、
Ｃ：コンデンサ（時定数回路構成用）。
２図はこの考案の一実施例を示す二線式伝送器の
回路接続図、第３図は第１図に示す二線式伝送器
の電源投入時の出力電流特性を示す図、第４図は
第２図に示す二線式伝送器の電源投入時の出力電
流特性を示す図である。 １：変換回路、２：加算回路、３：演算増幅
器、５：出力回路、６：電源回路、８：負荷、
９：二線式伝送線、１０：ダンピング回路、
Rf：帰還抵抗、Rp：出力抵抗、Tr：出力トラン
ジスタ、RD：可変抵抗（時定数回路構成用）、
Ｃ：コンデンサ（時定数回路構成用）。
Claims (1)
- 【実用新案登録請求の範囲】 圧力、温度あるいは流量等の物理量を受けて電
気信号e1，e2に変換する変換回路１と、この変換
回路１よりの電気信号e1，e2を受けて両信号を加
算する加算回路２と、この加算回路２で加算され
た信号を増幅する演算増幅器３と、この演算増幅
器３の出力を入力に受けるトランジスタTrと出
力抵抗Rpが直列接続される出力回路５と、これ
ら各回路に電源電圧を供給する電源回路６と、前
記各回路の基準電位端CCに、一端が接続される
帰還抵抗Rfと、前記電源回路６と前記帰還抵抗
Rfの他端に、二線式伝送線９を介して接続され
る負荷回路８とを備える二線式伝送器において、 前記加算回路２の出力側と前記演算増幅器３の
一方の入力端間に、時定数回路１０を構成する可
変抵抗RDを接続するとともに、この可変抵抗RD
の可変端子と前記帰還抵抗Rfの他端間に時定数
回路１０を構成するコンデンサＣを接続してなる
ことを特徴とする二線式伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604683U JPS6093345U (ja) | 1983-11-30 | 1983-11-30 | 二線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604683U JPS6093345U (ja) | 1983-11-30 | 1983-11-30 | 二線式伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093345U JPS6093345U (ja) | 1985-06-26 |
| JPH0117877Y2 true JPH0117877Y2 (ja) | 1989-05-24 |
Family
ID=30401964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18604683U Granted JPS6093345U (ja) | 1983-11-30 | 1983-11-30 | 二線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093345U (ja) |
-
1983
- 1983-11-30 JP JP18604683U patent/JPS6093345U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6093345U (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667279A (en) | Transformer coupled pard bucker for DC power supplies | |
| US5319265A (en) | Comparator with hysteresis | |
| EP0048477A1 (en) | Subscriber line interface circuit utilizing impedance synthesizer and shared voltage source for loop current regulation control | |
| JPS59171B2 (ja) | 電子切替回路 | |
| US4227095A (en) | Deviation driver circuit | |
| JPH0117877Y2 (ja) | ||
| US4544875A (en) | Variable current transducer system | |
| JPS58149595A (ja) | 電流送信機 | |
| JPH035992Y2 (ja) | ||
| JPS6339788Y2 (ja) | ||
| JPH0414904B2 (ja) | ||
| JPH0883316A (ja) | 対数増幅器 | |
| JP7770846B2 (ja) | 電圧レギュレータ | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
| JPS6324651Y2 (ja) | ||
| JPH0247907B2 (ja) | Bosokuonkairo | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| KR920015697A (ko) | 이득제어장치 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS6220080Y2 (ja) | ||
| JPH0124443B2 (ja) | ||
| JPH0216447B2 (ja) | ||
| JPH0112414Y2 (ja) | ||
| JPH0125284Y2 (ja) | ||
| JPS6119141B2 (ja) |